JPH05791B2 - - Google Patents

Info

Publication number
JPH05791B2
JPH05791B2 JP57022290A JP2229082A JPH05791B2 JP H05791 B2 JPH05791 B2 JP H05791B2 JP 57022290 A JP57022290 A JP 57022290A JP 2229082 A JP2229082 A JP 2229082A JP H05791 B2 JPH05791 B2 JP H05791B2
Authority
JP
Japan
Prior art keywords
address
data
block
write
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57022290A
Other languages
English (en)
Other versions
JPS58139317A (ja
Inventor
Takahiko Watanabe
Masato Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP57022290A priority Critical patent/JPS58139317A/ja
Priority to CA000421215A priority patent/CA1193025A/en
Priority to US06/465,462 priority patent/US4492989A/en
Priority to DE8383300741T priority patent/DE3371829D1/de
Priority to EP83300741A priority patent/EP0086658B1/en
Publication of JPS58139317A publication Critical patent/JPS58139317A/ja
Publication of JPH05791B2 publication Critical patent/JPH05791B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1201—Formatting, e.g. arrangement of data block or words on the record carriers on tapes
    • G11B20/1202—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with longitudinal tracks only
    • G11B20/1204—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with longitudinal tracks only for continuous data, e.g. digitised analog information signals, pulse code modulated [PCM] data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G11B20/1813—Pulse code modulation systems for audio signals by adding special bits or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
    • G11B20/225—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions for reducing wow or flutter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1201—Formatting, e.g. arrangement of data block or words on the record carriers on tapes
    • G11B20/1202—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with longitudinal tracks only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/90—Tape-like record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Error Detection And Correction (AREA)

Description

【発明の詳細な説明】
この発明は、データの各ブロツク毎にブロツク
アドレスを付加し、このブロツクアドレスと対応
するアドレスに各ブロツクのデータを書込むよう
にした時間軸補正装置に使用して好適なメモリ装
置に関する。 ビデオ信号、オーデイオ信号等をPCM信号に
変換して記録再生するときに、再生側に時間軸補
正装置（以下、TBCと略す）が用いられる。
TBCは、再生データに含まれる時間軸変動分を
除去することが本来の機能である。このため、再
生データを、これと同期するクロツクパルスによ
つてメモリーに書込み、基準のクロツクパルスに
よつて読出すようになされる。オーデイオPCM
信号等を記録再生するときには、エラー訂正可能
なコーデイングがなされて、複数ワードのPCM
データ及びこれに対するエラー検出（或いは訂
正）コードを１ブロツクとし、ブロツク毎に同期
信号が付加されており、TBCのメモリーに対し
ては、１ブロツク毎のデータが所定のアドレスに
書込まれる。 TBCからの出力データがエラー訂正デコーダ、
Ｄ／Ａ変換器等に供給され、エラー訂正、Ｄ／Ａ
変換等がなされるので、これらの処理を正しく行
なうためには、TBCからの出力データの時系列
が再生データと同一である必要がある。ところ
で、従来のTBCは、再生データから分離された
同期信号に基いて書込アドレスを形成していた。
再生データに含まれる同期信号は、ドロツプアウ
ト、ノイズ等の影響をうけているので、かかる同
期信号に基く書込アドレスの制御は、不安定とな
らざるをえず、１ブロツクのデータが異なるブロ
ツクアドレスに書込まれたりし、したがつてメモ
リーから読出されたデータの時系列が再生データ
と異なつたものとなる。特に、ドロツプアウトに
よるバーストエラーに対処するために、インター
リーブを用いている場合には、再生データの時系
列を厳格に保つ必要がある。従来のTBCにおい
ても、再生データから同期信号を分離する場合
に、ドロツプアウトやノイズの影響をなくし、正
規の同期信号のみを取り出すようにしているが、
それでも不充分であつた。 そこで、本願出願人は、各ブロツク毎にブロツ
クアドレスを付加し、このブロツクアドレスと対
応するTBCのアドレスに各ブロツクのデータを
書込むことにより、書込アドレス制御を正しく行
なうようにしたTBCについて先に提案している。 ところで、TBCが適用されるテープレコーダ
で、スプライス編集などの原因により、磁気テー
プに記録されているサーボ用のコントロール信号
の位相の不連続が生じる。したがつて、再生時に
磁気テープの走行を基準信号に位相ロツクさせる
PLLサーボがこの不連続により不安定となり、
位相ロツクするまでのセトリング時間が長くなる
問題が生じる。このような問題点を解決するため
に、基準信号として多相例えば４相のものを用
い、その何れにもロツクできるようにしたサーボ
回路が用いられる。この多相サーボ回路を用いて
いる場合には、基準信号に対する再生データの位
相関係が複数個存在する。上述のTBCの読出ア
ドレスは、基準信号から形成されるので、入力デ
ータの位相関係によつては、時間軸エラーが恰も
増加したような現象が生じ、TBCの補正能力が
実質的に低下する。 この発明の目的は、入力データのブロツクアド
レスと読出アドレスとに加えて、入力データの基
準信号に対する位相関係を示すロツク情報を用い
て、TBCのメモリーに対する書込アドレスを生
成することによつて、上述の問題点を回避するこ
とにある。 以下、この発明を固定ヘツド式のPCM録音機
に適用した一実施例について説明する。第１図に
示すように、この例では、1/4インチ幅の磁気テ
ープ１に対して８本のデータトラツクTD0〜TD7
と２本のアナログトラツクTA1，TA2とコント
ロールトラツクTCとタイムコードトラツクTT
とを形成するようにしている。この８本のデータ
トラツクTD0〜TD7には、計８チヤンネルの各オ
ーデイオPCM信号を所定のコード化によつて記
録する。第２図Ａに示すように、データトラツク
TD（TD0〜TD7）とコントロールトラツクTCと
は、互いの記録位置が１セクターを単位として幅
方向で一致している。データトラツクTDの１セ
クター内には、４ブロツクのデータが含まれる。
第２図Ｂに示すように、１ワードを16ビツトとす
る16ワードのデータとその最初に付加されたデー
タ同期信号（斜線で示す）とその終わりに付加さ
れたCRCコードとによつて１伝送ブロツク（単
に１ブロツクと称する）が構成されている。デー
タ同期信号区間には、３ビツトのブロツクアドレ
ス信号が挿入されており、このブロツクアドレス
信号とデータとの両者がCRCによるエラー検出
の対象とされている。また、コントロールトラツ
クTCの１セクターは、４ビツトの同期信号（斜
線区間で示す）と、16ビツトのコントロールワー
ドと、28ビツトのセクターアドレス信号と、16ビ
ツトのCRCコードとから構成されている。コン
トロールワードは、記録されるPCMオーデイオ
信号のサンプリング周波数、記録フオーマツトの
判別用のもので、セクターアドレスは、０番地か
ら歩進する絶対番地であり、このコントロールワ
ード及びセクターアドレスがCRCによるエラー
検出の対象とされている。データトラツクTDに
記録するための変調法としては、3PM方式など
の高密度記録が可能なものが用いられ、コントロ
ールトラツクTCに記録するための変調法として
は、FM方式などのものが用いられる。セクター
アドレス信号の最下位ビツトS0がそのセクター内
に含まれる４ブロツクの各ブロツクアドレス信号
の最上位ビツトと一致するようにされている。つ
まり、ブロツクアドレス〔B2B1B0〕は、そのセ
クター内において、〔S000〕〔S001〕〔S010〕
〔S011〕と順次変化する。 第３図に示すように、磁気テープ１の走行方向
に対して記録ヘツドHR，再生ヘツドHP，記録
ヘツドHR′が順次位置するようなヘツド配置とさ
れている。各ヘツドは、磁気テープ１の幅方向に
インラインに配列された10個の記録又は再生用の
磁気ギヤツプを有しており、そのうちの８個がデ
ータトラツクTD0〜TD7と対応し、他の２個がコ
ントロールトラツクTC及びタイムコードトラツ
クTTと夫々対応している。磁気テープ１に対す
る最初の記録は、記録ヘツドHRによりなされ、
シンク録音、カツトイン／アウトなどのときは、
記録ヘツドHR′が用いられる。記録ヘツドHRに
よつて一且形成されたコントロールトラツクTC
は、書き換えがなされず、データトラツクのみが
書き換えられる。 更に、第４図は、この発明の一実施例の構成を
示し、再生ヘツドHPによつてデータトラツクか
らPCM信号が再生されると共に、コントロール
ヘツドHCによつてコントロールトラツクTCが
再生される。 コントロールヘツドHCの出力は、再生アンプ
２を介してCTL検出回路３に供給され、１セク
ター毎の同期信号を検出することによりCTL信
号が検出される。このCTL信号が波形整形回路
４に供給され、その出力にサーボパルスが取り出
される。このサーボパルスが位相比較用のＤ形フ
リツプフロツプ５のクロツク入力として供給され
る。 ６は、クロツクパルスCKを計数するカウンタ
を示し、このカウンタの上位の２ビツトを除く他
の複数ビツトが基準信号としてフリツプフロツプ
５に並列に供給される。第５図Ａに示すように、
カウンタ６の上位の２ビツトは、１セクターに対
応する周期で０，１，２，３と繰り返し変化し、
その下位のビツトが、第５図Ｂにおいてのこぎり
波として示すように、クロツクパルスCK毎にス
テツプ的にその大きさが変化する。このステツプ
的変化する基準信号は、2′コンプリメンタリーコ
ードのもので、０を中心として正負対称にその値
が変化し、また、１セクターにおいて４回繰り返
すようになされる。 フリツプフロツプ５において、この４個の基準
信号の何れかがサーボパルスによつてサンプリン
グされ、その出力に位相比較出力及びロツクモー
ド信号が発生する。位相比較出力は、加算回路７
に供給され、速度検出回路８の出力と加算され
る。速度検出は、キヤプスタンモータ９の回転数
と比例する周波数の信号をタコジエネレータ１０
により発生させ、この周波数をレベルに変換する
ことでなされる。加算回路７の出力がＤ／Ａコン
バータ１１によつてアナログ信号とされ、サーボ
アンプ１２を介してDCモータの構成のキヤプス
タンモータ９に供給される。 このようなサーボ回路によつて磁気テープ１が
規定の速度で基準信号に位相ロツクした状態で走
行する。この位相ロツクは、４相の基準信号の何
れかに対してなされる。第５図Ｃにおいて、P10，
P11，P12，P13の夫々は、第０モード，第１モー
ド，第２モード，第３モードの夫々の基準位相に
ロツクしている状態でのサーボパルスを示してい
る。また、フリツプフロツプ５において、カウン
タ６の上位の２ビツトもサンプリングされるの
で、第０モード〜第３モードにロツクしているの
に応じて、第５図Ｄに示すようなロツクモード信
号が発生する。 また、再生ヘツドHPからの再生データ（簡単
のため１チヤンネルとして考える）が再生アンプ
１３を介してシンク検出及び復調回路１４に供給
される。これよりの再生データ及びブロツク同期
信号が遅延回路１５に供給される。この遅延回路
１５は、前述のフリツプフロツプ回路５から発生
するロツクモード信号との時間合わせのために設
けられている。この遅延回路１５からの再生デー
タWDT及び再生同期パルスPSY並びにロツクモ
ード信号がTBCに供給される。 第４図において、１６は、TBC用メモリー
（RAM）を示す。また、再生データWDTは、遅
延回路１７及びCRCチエツカ１８に供給される。
CRCチエツカ１８は、各ブロツク毎のブロツク
アドレス信号及びデータについてエラーの有無を
チエツクするためのもので、エラーが有るときに
は、“１”，エラーがないときには、“０”となる
エラー検出出力EDTがCRCチエツカ１８から発
生する。 RAM１６は、１ブロツクのうちの同期信号及
びブロツクアドレス信号（第２図等では、この両
者をSYNCとして表している）を除くデータを記
憶するためのもので、ジツタ量を考慮して例えば
８ブロツク分の容量を有している。この容量の場
合、±２ブロツクまでのジツタを補正することが
できる。RAM１６には、遅延回路１７を介され
た入力データWDT′と、書込制御パルスと、
アドレスセレクタ１９を介されたアドレスとが供
給され、また出力データRDTが取り出される。
アドレスセレクタ１９は、書込アドレス又は読出
アドレスを選択するためのもので、一定間隔毎に
切替えられる。書込アドレス及び読出アドレスの
夫々は、ビツトアドレス及びブロツクアドレスか
らなる。 書込アドレスは、ビツトアドレスカウンタ２０
とブロツクアドレスカウンタ２１とによつて生成
される。クロツク抽出回路から得られる再生ビツ
トクロツクが端子２２からビツトアドレスカウン
タ２０に供給される。遅延回路２７の出力に現れ
る再生同期パルスPSY′がアドレスカウンタ２０
のクリア端子及びアドレスカウンタ２１のロード
端子に供給される。また、エラー検出出力EDT
が入力として供給されるフリツプフロツプ２８の
イネーブル端子に同期パルスPSY′が供給され、
このフリツプフロツプ２８の出力に書込制御パル
スが取り出される。更に、アドレス生成
ROM２９が設けられ、このROM２９で形成さ
れた書込ブロツクアドレスWAがアドレスカウン
タ２１の並列入力とされ、同期パルスPSY′によ
つてこのカウンタ２１にロードされる。ROM２
９は、再生データWDT′に含まれる再生ブロツク
アドレスBAと読出ブロツクアドレスRAとロツ
クモード信号とに基いて所定の書込ブロツクアド
レスWAを生成するものである。 読出ビツトアドレスは、端子２５から基準のビ
ツトクロツクがビツトアドレスカウンタ２３に供
給されることにより発生し、読出ブロツクアドレ
スRAは、端子２６から基準のブロツククロツク
がブロツクアドレスカウンタ２４に供給されるこ
とにより発生する。この読出ブロツクアドレス
RAは、前述のように書込ブロツクアドレスWA
を生成するROM２９にも与えられている。これ
らのアドレスカウンタ２３，２４の各クリア端子
に、所定のクリアパルスが供給される。 更に、８ビツトのエラーフラツグメモリー３０
が設けられ、このメモリー３０にマルチプレクサ
３１から入力データが供給される。CRCチエツ
カ１８によつて、１ブロツクのデータ又はブロツ
クアドレス信号にエラーがあると判断されるとき
は、エラー検出信号EDTが“１”となり、その
ブロツクのデータの書込が禁止される。つまり、
正しいブロツクアドレスBAに対して正しいデー
タを書込むようにしているので、書込制御パルス
WEによつてマルチプレクサ３１を制御し、書込
動作のときには“０”、それ以外では“１”をエ
ラーフラツグメモリー３０に供給する。エラーフ
ラツグメモリー３０の出力は、ラツチ３２に供給
され、このラツチ３２の出力がエラーフラツグ
EFLGとして取り出される。コントローラ３３に
対して、RAM１６に供給されるのと同一のアド
レス及び書込制御パルスが供給され、RAM
１６の動作と関連してエラーフラツグメモリー３
０が制御される。 上述のこの発明の一実施例においては、４相の
PLLサーボが用いられている。そして、再生デ
ータがどのモードにロツクしているかがロツクモ
ード信号で示されているので、ROM２９におい
ては、各モードに応じて第６図Ａ，同図Ｂ，同図
Ｃ，同図Ｄのテーブルを切り替えるようにされて
いる。 サーボの基準信号と読出ブロツクアドレスRA
とは、一定の位相関係にあり、第７図Ａに示すよ
うに、０番地から７番地まで順次変化する。今、
第０モードにロツクしており、時間軸エラーがな
いときには、再生されたコントロール信号CTL
が第７図Ｂに示す位相となる。そして、再生デー
タWDT′に含まれる再生ブロツクアドレスBAは、
同図Ｃに示すように
〔０〕〔１〕〔２〕〔３〕と順
次変化する。ROM２９は、第６図Ａに示す変換
テーブルを用い、読出ブロツクアドレスRAと再
生ブロツクアドレスBAとから第７図Ｄに示す書
込みブロツクアドレスWAを出力し、これが書込
ブロツクアドレスカウンタ２１にロードされる。
つまり、ROM２９は、書込ブロツクアドレス
WAと読出ブロツクアドレスRAとが最大の差
（４ブロツク）を持つように制御するのである。
したがつて、この実施例におけるTBCは、±２ブ
ロツクの補正能力を有し、また、データは、
TBCを介することで４ブロツク遅延することに
なる。 また、第１モードにロツクしている場合には、
第７図Ａに示す読出ブロツクアドレスに対して、
コントロール信号CTLの位相は、第７図Ｅに示
すものとなり、再生ブロツクアドレスBAは、同
図Ｆに示すものとなる。この場合には、第６図Ｂ
に示す変換テーブルに従つてROM２９は、第７
図Ｇに示すような書込ブロツクアドレスWAを生
成する。 再生されるコントロール信号CTLの位相と再
生ブロツクアドレスBAとは、一定の関係を有し
ており、これは、ロツクモードと無関係である。
ところが磁気テープのスキユーによつて、データ
トラツクとコントロールトラツクとの位置ずれが
生じたりすると、両者の関係が変化する。例え
ば、第７図Ｅに示すコントロール信号CTLに対
して、第７図Ｈに示すような１ブロツク遅れた再
生ブロツクアドレスBAが発生する場合もある。
このような場合でも、ROM２９は、第６図Ｂに
示す変換テーブル基いて第７図Ｉに示す書込ブロ
ツクアドレスWAを生成できる。勿論、時間軸エ
ラーがあるため、読出しブロツクアドレスRAに
対して書込ブロツクアドレスが進み又は遅れると
きに、この時間軸エラーが補正範囲（±２ブロツ
ク）内であれば、読出し動作と書込動作が重なら
ない。 上述のTBCについて、第８図を参照して更に
詳述すると、遅延回路１５から第８図Ａに示す再
生データWDTが供給され、CRCチエツカ１８に
供給されるCRCチエツカ１８からは、１ブロツ
クの終りのタイミングで、そのブロツクのエラー
の有無を示すエラー検出出力EDTが発生する。
第８図では、再生データWDTのうちでブロツク
アドレスBAが〔１〕及び〔２〕の２ブロツクが
示されており、したがつて第８図Ｂに示すエラー
検出出力EDTは、その前の
〔０〕〔１〕のブロツ
クアドレスのブロツクに関するものであり、エラ
ーが有るときで破線図示のように、エラー検出出
力EDTが“１”となる。また、遅延回路１５か
ら第８図Ｄに示す再生同期パルスPSYが供給さ
れる。同期信号SYNCのビツトパターンは、デー
タ中には、決して現れないものとされており、デ
ータと区別されるようにされており、同期信号検
出回路は、このビツトパターンを検出して同期パ
ルスPSYを発生する。遅延回路２７によつて同
期パルスPSYがエラー検出出力EDTと略々一致
するタイミングとなるように遅延され、第８図Ｅ
に示す同期パルスPSY′が発生する。 この同期パルスPSY′によつてビツトアドレス
カウンタ２０がクリアされると共に、ブロツクア
ドレスカウンタ２１に対してROM２９からの書
込ブロツクアドレスWAがロードされる。前述の
ように、第０モードにロツクしており、ジツタが
ないものとすれば、再生データWDT′のブロツク
アドレスBAが
〔０〕〔１〕となるのに対応して
書込ブロツクアドレスWAが４，５と変化する。
これと共に、同期パルスPSY′がフリツプフロツ
プ２８のイネーブル端子に加わるので、書込制御
パルは、第８図Ｇに示すように、変化する。
遅延回路１７によつて、そのブロツクのエラー検
出を行なつた後に、データがRAM１６に供給さ
れるように、データが遅延される。もし、エラー
検出出力EDTが“１”であれば、そのブロツク
のデータの書込が禁止される。 エラーフラツグメモリー３０は、RAM１６が
書込動作のときに“０”となり、それ以外では、
“１”となるマルチプレクサ３１の出力を記憶す
る。０〜７までの８個のアドレスを有する８ビツ
トのメモリーであり、アドレスカウンタ２１の出
力に現れる書込ブロツクアドレスWAがコントロ
ーラ３３に供給されることによつて、エラーフラ
ツグメモリー３０のアドレスは、RAM１６のブ
ロツクアドレスと一致させられる。また、RAM
１６の書込ビツトアドレスが最大値までなること
を確認してから、エラーフラツグメモリー３０が
書込動作を行なうようになされる。これは、再生
同期パルスPSYとしてノイズ等の影響により、
正規でないものが発生し、１ブロツクのデータが
全てRAM１６に書込まれないうちに、ブロツク
アドレスが変化してしまうときには、エラーフラ
ツグメモリー３０に“０”を書込まないようにす
るものである。 エラーフラツグメモリー３０の読出は、カウン
タ２４からの読出ブロツクアドレスRAと一致す
るアドレスからなされる。読出ビツトアドレスを
用いて、メモリー３０の読出しのタイミングとラ
ツチ３２のラツチのタイミングとが制御される。
例えば指定されたブロツクの最初で所定のアドレ
スの１ビツトを読出した後に、ラツチが行なわれ
るようになされ、ラツチ３２からエラーフラツグ
EFLGが取り出される。RAM１６の読出データ
RDTとエラーフラツグEFLGとは、互いに同期
しており、次段のエンコーダにおいてエラーフラ
ツグEFLGを用いてエラー訂正が行なわれる。か
かるエラーフラツグメモリー３０の読出動作にお
いて、ラツチ３２に対してメモリー３０の出力が
ラツチされると同時に、そのときのアドレス
（RAと一致している）に常に“１”を書込むよ
うになす。これは、RAM１６に対してエラーを
含むデータの書込を禁止しているので、以前に書
かれていたデータがRAM１６から再度読出され
た場合、このデータを正しいものとして処理する
誤動作を防止するためである。 なお、この発明の一実施例では、エラー訂正コ
ードとしてパリテイを用いており、ひとつの符号
ブロツクの中の１ワードのエラーは、他のPCM
ワード及びパリテイワードを加算（mod.2）する
ことで訂正することができ、エラー訂正にとつて
エラーワードは、必要としない。 上述の一実施例の説明から理解されるように、
この発明に依れば、多相PLLサーボを用いるた
めに、基準信号と再生データとの関係が複数通り
存在していても、補正範囲が狭くなることを防止
できるTBCを実現できる。また、この発明に依
れば、TBC自体の遅延量がロツクモードによつ
て変化することを防止でき、シンク録音を行なう
場合に、何等不都合が生じない。 なお、上述のこの発明の一実施例のように、デ
ータ用のRAM１６と別個にエラーフラツグメモ
リー３０を設けずに、データとエラーフラツグと
を共通のメモリーによつて記憶するようにしても
良い。
【図面の簡単な説明】
第１図はこの発明の一実施例のトラツクパター
ンを示す略線図、第２図はデータトラツク及びコ
ントロールトラツクに記録される信号の構成を示
す図、第３図はヘツド配置の構成を示す図、第４
図はこの発明の一実施例のブロツク図、第５図は
この発明の一実施例における多相サーボ回路の説
明に用いるタイムチヤート、第６図はこの発明の
一実施例における書込ブロツクアドレスの生成の
ためのROMのテーブルを示す略線図、第７図及
び第８図はこの発明の一実施例の説明に用いるタ
イムチヤートである。 １……磁気テープ、３……コントロール信号検
出回路、９……キヤプスタンモータ、１６……
RAM、１８……CRCチエツカ、２９……アドレ
ス生成のためのROM。

Claims (1)

  1. 【特許請求の範囲】 １ 基準信号と、該基準信号に対し予め定められ
    た複数の位相関係のうちいずれかの位相関係にロ
    ツクされ、循環するブロツクアドレスを有する入
    力データと、上記入力データが上記複数の位相関
    係のうちどの位相関係にロツクされているかを示
    すロツク情報とが供給されるメモリ装置におい
    て、 上記基準信号に基づいて読出アドレスを生成す
    る読出アドレス生成手段と、 上記ブロツクアドレスと上記生成された読出ア
    ドレスと上記ロツク情報とに基づいて書込アドレ
    スを生成する書込アドレス生成手段と、 上記書込アドレス生成手段によつで生成された
    書込アドレスに基づいて上記入力データが書込ま
    れるとともに、上記読出アドレス生成手段によつ
    て生成された読出アドレスに基づいて上記書込ま
    れている入力データが読出されるメモリ手段とを
    有することを特徴とするメモリ装置。
JP57022290A 1982-02-15 1982-02-15 メモリ装置 Granted JPS58139317A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57022290A JPS58139317A (ja) 1982-02-15 1982-02-15 メモリ装置
CA000421215A CA1193025A (en) 1982-02-15 1983-02-09 Time base correcting apparatus
US06/465,462 US4492989A (en) 1982-02-15 1983-02-10 Time base correcting apparatus
DE8383300741T DE3371829D1 (en) 1982-02-15 1983-02-15 Time base correcting apparatus
EP83300741A EP0086658B1 (en) 1982-02-15 1983-02-15 Time base correcting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57022290A JPS58139317A (ja) 1982-02-15 1982-02-15 メモリ装置

Publications (2)

Publication Number Publication Date
JPS58139317A JPS58139317A (ja) 1983-08-18
JPH05791B2 true JPH05791B2 (ja) 1993-01-06

Family

ID=12078610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57022290A Granted JPS58139317A (ja) 1982-02-15 1982-02-15 メモリ装置

Country Status (5)

Country Link
US (1) US4492989A (ja)
EP (1) EP0086658B1 (ja)
JP (1) JPS58139317A (ja)
CA (1) CA1193025A (ja)
DE (1) DE3371829D1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613908A (en) * 1982-04-16 1986-09-23 Victor Company Of Japan, Ltd. Digital video signal reproducing apparatus
JPH07101541B2 (ja) * 1983-06-28 1995-11-01 ソニー株式会社 デイジタル情報信号の記録装置
NL8303061A (nl) * 1983-09-02 1985-04-01 Philips Nv Inrichting voor het uitlezen van een optisch uitleesbare registratiedrager.
NL8303765A (nl) * 1983-11-02 1985-06-03 Philips Nv Dataverwerkend systeem waarbij in het geheugen onbetrouwbare woorden zijn vervangen door een onbetrouwbaarheidsindicator.
US4622600A (en) * 1983-12-26 1986-11-11 Hitachi, Ltd. Rotary-head type PCM data recording/reproducing method and apparatus with a redundancy-reduced control data format
JPS61156979A (ja) * 1984-12-27 1986-07-16 Sony Corp 録音機能付き電子スチルカメラ装置
KR900008446B1 (ko) * 1985-11-13 1990-11-22 가부시끼가이샤 히다찌세이사꾸쇼 음성신호를위한표본화주파수와회전헤드스캔너의회전주파수사이에서비동기관계를갖는음성신호의pcm기록재생장치
JPH0690853B2 (ja) * 1986-12-23 1994-11-14 ソニー株式会社 デイジタル信号の時間軸補正装置
DE3789543T2 (de) * 1987-01-27 1994-11-10 Hitachi Ltd Verfahren und Gerät zur PCM-Aufzeichnung und -Wiedergabe eines Audiosignals.
GB9008932D0 (en) * 1990-04-20 1990-06-20 British Broadcasting Corp Synchronisation of digital audio signals
WO2002086869A1 (fr) * 2001-04-19 2002-10-31 Sony Corporation Appareil lecteur/enregistreur numerique

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145683A (en) * 1977-11-02 1979-03-20 Minnesota Mining And Manufacturing Company Single track audio-digital recorder and circuit for use therein having error correction
JPS5750307A (en) * 1980-09-05 1982-03-24 Sony Corp Time base correcting device

Also Published As

Publication number Publication date
JPS58139317A (ja) 1983-08-18
EP0086658A3 (en) 1984-07-25
US4492989A (en) 1985-01-08
DE3371829D1 (en) 1987-07-02
EP0086658B1 (en) 1987-05-27
CA1193025A (en) 1985-09-03
EP0086658A2 (en) 1983-08-24

Similar Documents

Publication Publication Date Title
KR880000322B1 (ko) 시간축 보정장치
US4402021A (en) Method and apparatus for recording digitized information on a record medium
JPS6412033B2 (ja)
JPH0250547B2 (ja)
US4772959A (en) Digital signal recording and reproducing apparatus
JPS649676B2 (ja)
JPH05791B2 (ja)
US4234896A (en) PCM Recording and reproducing system
US4903148A (en) Digital signal editing apparatus
EP0086659B1 (en) Apparatus for recording and reproducing a digital signal
CA2022024C (en) Decoder apparatus
KR900007373B1 (ko) 디지탈 신호 복조장치
JPH0158578B2 (ja)
JP2606202B2 (ja) 再生装置
JP2615684B2 (ja) ディジタル信号再生装置
JPH0463579B2 (ja)
JP2822186B2 (ja) ディジタル信号の記録再生方法
JP2703935B2 (ja) ビデオデータ再生装置
JPH0731880B2 (ja) デイジタル信号復調装置
JPH0782713B2 (ja) Ｐｃｍ信号記録再生装置及び再生装置
JP3601128B2 (ja) ディジタルオーディオ信号の処理装置および処理方法
KR870000853B1 (ko) 전자편집방법
JP2714013B2 (ja) ビデオデータ記録再生装置及び再生装置
JPH0782712B2 (ja) ディジタル信号記録再生装置
JPS649678B2 (ja)