JPH057885B2 - - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、集積回路化に好適な利得制御回路
に関する。

「背景技術とその問題点」 この発明が適用される利得制御回路の一例につ
いて第１図を参照して説明する。第１図におい
て、１が入力信号電圧源で、入力信号電圧源１が
コンデンサ２及び抵抗３を介してダイオード４及
び５の直列接続の接続点に接続される。ダイオー
ド４，５は、コレクタ及びベースが共通接続され
たトランジスタであつて、以下に述べるダイオー
ドも同様である。ダイオード４，５の直列回路の
一端に定電流源８が接続され、その他端にバイア
ス電圧源９が接続され、ダイオード４，５の直列
回路に対してその順方向に定電流２₁が供給さ
れる。

ダイオード５がトランジスタ７のベース・エミ
ツタ間に接続され、トランジスタ７のコレクタに
ダイオード６を通じて定電流源８が接続され、ト
ランジスタ７のベースがダイオード４及び５の接
続点に接続される。更に、トランジスタ１１，１
２，２₂の定電流源１３、負荷抵抗１４，１５
からなる差動アンプが設けられ、トランジスタ７
のベースとトランジスタ１１のベースが接続され
ると共に、トランジスタ７のコレクタとトランジ
スタ１２のベースが接続される。１６，１７は、
差動の出力電圧が取り出される出力端子、１８は
電源端子である。

この第１図に示す構成において、抵抗３によつ
て信号電圧v_iが信号i_sに変換され、ダイオード４
及び６には、図示のように、差動信号電流（₁
−１／２i_s）及び（₁＋１／２i_s）（但し、トランジ
ス タ７のベース電流を無視している）が流れる。

今、信号電流i_sが加えられたときに、ダイオー
ド４を通ずる電流が（₁−i₁）に変化したもの
と仮定する。このとき、トランジスタ７のベース
電流を無視すれば、ダイオード５を流れる電流
は、（₁−i₁＋i_s）でなければならない。トラン
ジスタ５の順方向電圧降下がトランジスタ７のベ
ース・エミツタ間に加えられているので、トラン
ジスタ７のコレクタ電流も（₁−i₁＋i_s）とな
る。ダイオード４及び６に対して供給される電流
の総和は、２₁であるから （₁−i₁）＋（₁−i₁＋i_s）＝２₁ ∴ i₁＝１／２i_s となり、ダイオード４及び６の夫々に（₁−１／２ i_s）及び（₁＋１／２i_s）の差動信号電流i_sが流れ る。

また、信号電流i_sによつてトランジスタ１１及
び１２のコレクタ電流が（₂＋i_x）及び（₂−
i_x）に変化したものと仮定すると、ダイオード４
及び６のベース・エミツタ間電圧降下V_BE4及び
V_BE6とトランジスタ１１及び１２のベース・エミ
ツタ間電圧降下V_BE11及びV_BE12の夫々は、次式で
示すものとなる。

V_BE4＝kT／ｑln（₁−１／２i_s／ｓ V_BE6＝kT／ｑln（₁＋１／２i_s／ｓ V_BE11＝kT／ｑln（₂＋i_x／Is V_BE12＝kT／ｑln（₂−i_x／Is 但し、Is：逆方向飽和電流、ｑ：電子の電荷、
ｋ：ボルツマン定数、Ｔ：絶対温度。そして、
（V_BE4＋V_BE11）＝（V_BE6＋V_BE12）の関係があるの
で、 （₁−１／２i_s）（₂＋i_x）＝
（₁＋１／２i_s）（₂−i_x） ∴ i_x＝I₂／2I₁i_S 一方の出力端子１６に得られる出力信号電圧
Vo（直流分を含まない）は、負荷抵抗１４の値を
R_Lとすると Vo＝R_Li_x＝I₂／2I₁R_Li_s となる。また、入力信号源側から信号電流供給端
を見た入力インピーダンスZ_iは、（I₁≫i_s）のとき
に、r_e／２（＝１／２ kT／qI₁）で近似される。した
がつ て、抵抗３の値をR₃とすると i_s＝v_i／（R₃＋r_e／２） ∴ Vo＝R_L／２（R₃＋r_e／２）・I₂／I₁V_i となる。上式から明かなように、定電流I₁又はI₂
の少なくとも一方を可変することによつて利得制
御を行なうことができる。通常、バイアス電圧源
９としてダイオードが設けられるが、このダイオ
ードが１個の場合のゲインＧ（＝Vo／Vi）は Ｇ＝R_L／２（R₃＋r_e／２＋r_e／２）・I₂／I₁ となる。

上式から明かなように、第１図に示す利得制御
回路は、次段の差動アンプの定電流源１３を動作
させるためのバイアス電圧源９をダイオードによ
つて構成すると、その抵抗r_eによつてゲインが低
下し、また、抵抗r_eの温度ドリフトにより生じる
ゲインの温度ドリフトが大きい問題点があつた。

また、入力信号源に対して、第１図に示す利得
制御回路と並列にリミツタ、スライサなど他の信
号処理回路を接続する場合、コンデンサ２及び抵
抗３の接続点をエミツタホロワ形のトランジスタ
などを介して入力信号電圧を他の信号処理回路に
供給するようになされる。この場合、エミツタホ
ロワ形トランジスタのベース電流により抵抗３で
電圧降下が発生し、抵抗３の温度ドリフトなどに
より、他の信号処理回路に供給される入力信号電
圧の直流レベルが不安定になる欠点があつた。

「発明の目的」 この発明は、ゲインの低下が小さいと共に、ゲ
インの温度ドリフトが抑えられた利得制御回路の
提供を目的とするものである。

また、この発明は、利得制御回路と並列に設け
られた他の信号処理回路に対して入力信号を安定
に供給することができる利得制御回路である。

「発明の概要」 この発明は、抵抗を介さずに入力信号電圧を、
２個のダイオードからなる第１の回路配置とダイ
オード及びトランジスタからなる第２の回路配置
とに加え、この第１及び第２の回路配置と基準電
位との間に抵抗を挿入するようにしたものであ
る。

「実施例」 第１図に示す構成の利得制御回路に対してこの
発明を適用した一実施例が第２図に示されてい
る。

入力信号電圧源１がコンデンサ２を介してダイ
オード４及び５の接続点とトランジスタ７のベー
スとに接続される。ダイオード４，５が第１の回
路配置で、ダイオード６及びトランジスタ７が第
２の回路配置であり、電源端子１８と第１及び第
２の回路配置との間に、2I₁の定電流源８が挿入
され、第１及び第２の回路配置と接地との間に抵
抗２１が挿入される。また、トランジスタ７のベ
ースとそのベースが接続されたトランジスタ１１
並びにトランジスタ７のコレクタとそのベースが
接続されたトランジスタ１２により、差動アンプ
が構成される。

更に、利得制御回路と並列に接続される他の信
号処理回路に対して入力信号電圧を供給するため
に、コンデンサ２とダイオード４，５との間の接
続点がエミツタホロワ形のトランジスタ２２のベ
ースに接続される。図示せずも、トランジスタ２
２のエミツタに対してリミツタ、スライサなどの
回路が設けられており、利得制御された出力信号
とリミツト、スライスなどの処理がされた出力信
号とを得るようにしている。

上述のこの発明の一実施例では、入力信号電圧
Viが入力インピーダンスZi及び抵抗２１によつ
て信号電流i_Sに変換され、前述と同様に、定電流
源８の値I₁又は定電流源１３の値I₂を変えること
で、ゲインを可変することができる。また、定電
流2I₁により抵抗２１に生じる電圧降下は、差動
アンプの定電流源１３を充分動作させることがで
きるものである。抵抗２１の値をR₂₁とすると、
この発明の一実施例のゲインは、次式により表わ
される。

Ｇ＝R_L／２（R₂₁＋１／２r_e）・I₂／I₁ 上式から明かなように、第１図に示す構成のよ
うに、バイアス電圧源９を構成するダイオードの
抵抗が分母の項に含まれていない。

第３図は、この発明の他の実施例を示す。この
例では、ダイオード５、トランジスタ７のエミツ
タ及び抵抗２１の接続点と電源端子１８との間
に、抵抗２３を付加したものである。これは、定
電流I₁を小さくして、ゲインを増加させる制御を
行なう時に、抵抗２１における電圧降下が減少
し、差動アンプの定電流源１３を構成するトラン
ジスタのコレクタ・エミツタ間電圧V_CEが小さく
なり、定電流源として動作しなくなることを防止
するためである。この例のゲインは、抵抗２１及
び２３の並列抵抗値がゲインに関する前式のR₂₁
の代わりに挿入されたものとして表わされる。

第４図は、この発明の更に他の実施例を示す。
この実施例は、トランジスタ７のエミツタと抵抗
２１との間にダイオード２５を挿入し、トランジ
スタ５と抵抗２１との間にトランジスタ２４のコ
レクタ・エミツタ通路を挿入し、ダイオード２５
で生じる電圧降下をトランジスタ２４のベース・
エミツタ接合に加える構成のものである。

第１図に示す利得制御回路は、トランジスタ７
のベース電流によるオフセツトが生じる。直流成
分について考えると、トランジスタ７のベース電
流をI_Bとすると、ダイオード４には、（I₁＋I_B）の
電流が流れ、ダイオード６には、（I₁−I_B）の電
流が流れる。これによつて差動アンプの出力信号
間にもオフセツトが生じる。

これに対して、第４図に示す構成においては、
ダイオード４，６の夫々に対してベース電流成分
を含まない電流（I₁−１／２i_s）及び（I₁＋１／２i_s）
を 生じさせることができ、差動出力信号も電流オフ
セツトを含まないものとできる。この点につい
て、信号電流i_sが加えられたときに、ダイオード
４を流れる電流が（I₁−i₁）に変化したものとし
て説明する。

トランジスタ７のベースには、ベース電流（I_B
＋i_B）が流れるので、ダイオード５を流れる電流
は、（I₁−i₁＋i_s−I_B＋i_B）でなければならない。
トランジスタ２４のベースには、トランジスタの
電流増幅率hfeが充分大きい値のときに、トラン
ジスタ７のベース電流（I_B＋i_B）が流れる。した
がつて、トランジスタ２４のエミツタ電流は、
（I₁−i₁＋i_s）となる。ダイオード２５に流れる電
流も等しく（I₁−i₁＋i_s）となり、トランジスタ
７のエミツタ電流が（I₁−i₁＋i_s−I_B＋i_B）とな
り、そのコレクタ電流即ちダイオード６を流れる
電流が（I₁−i₁＋i_s）となる。ダイオード４及び
６に対して供給される電流の総和は、2I₁である
から （I₁−i₁）＋（I₁−i₁＋i_s）＝2I₁ ∴ i₁＝１／２i_s となり、ダイオード４及び１０の夫々に（I₁−
１／２i_s）及び（I₁＋１／２i_s）の差動信号電流が流れ る。

「発明の効果」 この発明に依れば、バイアス電圧源としてのダ
イオードを必要としないので、このダイオードの
抵抗によつてゲインの低下が生じないと共に、ゲ
インが温度的に安定な利得制御回路を構成するこ
とができる。

また、この発明では、入力信号電圧を利得制御
回路と共に、並列に他の信号処理回路に供給する
時に、この供給される信号電圧が抵抗の電圧降下
の成分を含まないので、この信号電圧を温度的に
安定なものとすることができる。

【図面の簡単な説明】

第１図はこの発明を適用することができる利得
制御回路の接続図、第２図はこの発明の一実施例
の接続図、第３図はこの発明の他の実施例の接続
図、第４図はこの発明の更に他の実施例の接続図
である。 １……入力信号電圧源、４，５，６……ダイオ
ード、８，１３……定電流源、１１，１２……差
動アンプを構成するトランジスタ、１６，１７…
…出力端子。

Claims (1)

【特許請求の範囲】
1. １ 第１のダイオード素子及び第２のダイオード
   素子を含み、この第１及び第２のダイオード素子
   の接続点にコンデンサを介して入力信号電圧が加
   えられる第１の回路配置と、第３のダイオード素
   子及びトランジスタのコレクタ・エミツタ通路を
   含み、このトランジスタのベースに上記入力信号
   電圧が加えられる第２の回路配置と、上記第１及
   び第２の回路配置の一端と第１の基準電位点間に
   挿入される定電流源と、上記第１及び第２の回路
   配置の他端と第２の基準電位点間に挿入される抵
   抗からなる定電流源と、上記第１及び第２のダイ
   オード素子の接続点がそのベース側に接続された
   トランジスタ並びに上記第３のダイオード素子及
   びトランジスタのコレクタ間の接続点がそのベー
   ス側に接続されたトランジスタからなる差動アン
   プとを備え、上記定電流源又は上記差動アンプの
   定電流源を変化させて利得制御を行うようにした
   利得制御回路。