JPH0578275B2 - - Google Patents
Info
- Publication number
- JPH0578275B2 JPH0578275B2 JP61088511A JP8851186A JPH0578275B2 JP H0578275 B2 JPH0578275 B2 JP H0578275B2 JP 61088511 A JP61088511 A JP 61088511A JP 8851186 A JP8851186 A JP 8851186A JP H0578275 B2 JPH0578275 B2 JP H0578275B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- control circuit
- switching element
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 12
- 230000007257 malfunction Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000010356 wave oscillation Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、多出力のスイツチングレギユレータ
方式の電源装置に関するものである。
方式の電源装置に関するものである。
従来の技術
近年、液晶ポケツトテレビ等、多出力の直流安
定化電源が必要な機器が増え、しかも戸外での使
用および電池動作寿命の点から、その電源装置の
小形化、高効率化のための開発が重要視されてき
た。
定化電源が必要な機器が増え、しかも戸外での使
用および電池動作寿命の点から、その電源装置の
小形化、高効率化のための開発が重要視されてき
た。
以下、図面を参照しながら、従来の電源装置の
一例について説明する。
一例について説明する。
第２図は従来例の電源装置の回路図を示すもの
である。
である。
同図において、１は直流電源が入力される端
子、２ａ，３ａ，４ａは出力電圧の変化を検出す
る抵抗、５は誤差増幅器、６は基準電圧源、７は
発振回路、８はPWM比較器、９は保護回路、１
０はANDゲート、１１は制御出力トランジスタ、
１２，１３はプリドライブトランジスタ、１４は
スイツチングトランジスタ、１５ａはスナバー用
コンデンサ、１６ａはトランス、１７〜２１は整
流ダイオード、２２〜２６はコンデンサであり、
２７ａは制御回路、２８ａはフライバツク・コン
バータ型出力回路である。
子、２ａ，３ａ，４ａは出力電圧の変化を検出す
る抵抗、５は誤差増幅器、６は基準電圧源、７は
発振回路、８はPWM比較器、９は保護回路、１
０はANDゲート、１１は制御出力トランジスタ、
１２，１３はプリドライブトランジスタ、１４は
スイツチングトランジスタ、１５ａはスナバー用
コンデンサ、１６ａはトランス、１７〜２１は整
流ダイオード、２２〜２６はコンデンサであり、
２７ａは制御回路、２８ａはフライバツク・コン
バータ型出力回路である。
以上のように構成された電源装置について、以
下その動作について簡単に説明する。
下その動作について簡単に説明する。
まず、入力端子１に直流電源が印加されると、
基準電圧源６が立上がり、制御回路２７ａの破線
内全体がスタートする。発振回路７の三角波発振
出力がPWM比較器８に加えられパルス幅変調さ
れて、制御出力トランジスタ１１のベースに加え
られる。このトランジスタ１１がオン状態のと
き、トランジスタ１２はオン、トランジスタ１３
はカツトオフとなり、トランジスタ１４はオン状
態となる。また、トランジスタ１１がカツトオフ
状態のとき、トランジスタ１２はカツトオフ、ト
ランジスタ１３はオンとなり、トランジスタ１４
はカツトオフ状態となる。
基準電圧源６が立上がり、制御回路２７ａの破線
内全体がスタートする。発振回路７の三角波発振
出力がPWM比較器８に加えられパルス幅変調さ
れて、制御出力トランジスタ１１のベースに加え
られる。このトランジスタ１１がオン状態のと
き、トランジスタ１２はオン、トランジスタ１３
はカツトオフとなり、トランジスタ１４はオン状
態となる。また、トランジスタ１１がカツトオフ
状態のとき、トランジスタ１２はカツトオフ、ト
ランジスタ１３はオンとなり、トランジスタ１４
はカツトオフ状態となる。
このようにしてトランス１６ａの１次巻線に接
続されたトランジスタ１４がスイツチング動作を
繰り返すと、トランス１６ａの２次巻線の各中間
タツプには、それぞれ巻数比に応じた振動電圧が
発生する。
続されたトランジスタ１４がスイツチング動作を
繰り返すと、トランス１６ａの２次巻線の各中間
タツプには、それぞれ巻数比に応じた振動電圧が
発生する。
この振動電圧を整流ダイオード１７〜２１およ
びコンデンサ２２〜２６からなる各整流回路で平
滑し、多出力の直流電圧、図の例では、＋28V、＋
14V、＋10V、＋5V、−7Vを得る。
びコンデンサ２２〜２６からなる各整流回路で平
滑し、多出力の直流電圧、図の例では、＋28V、＋
14V、＋10V、＋5V、−7Vを得る。
これら出力のうち、最も安定化したい＋5Vの
出力電圧の変化を抵抗２ａ〜４ａにより検出し、
誤差増幅器５において基準電圧と比較し、変化分
に応じた出力をPWM比較器８の入力の一端に加
える。PWM比較器８の入力の他端には発振回路
７の三角波発振出力が加えられて、パルス幅変調
された出力が得られる。
出力電圧の変化を抵抗２ａ〜４ａにより検出し、
誤差増幅器５において基準電圧と比較し、変化分
に応じた出力をPWM比較器８の入力の一端に加
える。PWM比較器８の入力の他端には発振回路
７の三角波発振出力が加えられて、パルス幅変調
された出力が得られる。
また保護回路９は、低入力時の誤動作防止およ
び出力短絡時の過電流防止のために出力をカツト
オフさせる保護回路であり、誤差増幅器５の出力
を検出し、異常時に保護回路９の出力を零にする
ことにより、ANDゲート１０の出力も零になり、
トランジスタ１１、およびトランジスタ１４がカ
ツトオフになり、出力回路全体の動作を停止させ
るものである。
び出力短絡時の過電流防止のために出力をカツト
オフさせる保護回路であり、誤差増幅器５の出力
を検出し、異常時に保護回路９の出力を零にする
ことにより、ANDゲート１０の出力も零になり、
トランジスタ１１、およびトランジスタ１４がカ
ツトオフになり、出力回路全体の動作を停止させ
るものである。
発明が解決しようとする問題点
しかしながら、上記のような構成では、装置の
小形化を図る場合、トランス１６ａの小形化がど
うしても必要となるが、小形化の際、まず第１に
巻線を細くすることによる銅損の増加やコア損の
増加、結合率の低下等により変換効率は大きく低
下し、小形化の主な目的であるアウトドアユース
機器の電池動作寿命を短くしてしまう。
小形化を図る場合、トランス１６ａの小形化がど
うしても必要となるが、小形化の際、まず第１に
巻線を細くすることによる銅損の増加やコア損の
増加、結合率の低下等により変換効率は大きく低
下し、小形化の主な目的であるアウトドアユース
機器の電池動作寿命を短くしてしまう。
第２に必要な全出力を得る２次巻線を巻ききれ
なくなりある出力を削除して、別にAVR回路等
を設ける必要が発生することもある。
なくなりある出力を削除して、別にAVR回路等
を設ける必要が発生することもある。
第３図は一般的なAVR回路の一例を示すもの
である。同図において、１は直流電源が入力され
る端子、５２は起動用の抵抗、５６はツエナーダ
イオードである。回路動作の詳しい説明は省略す
るが、入力端子１に印加される入力電圧と＋5V
の出力電圧の差に負荷電流を掛けたパワーがトラ
ンジスタ５３で消費され、その分が全てロスとな
るとともにトランジスタ５３には大きな放熱板が
必要となる。
である。同図において、１は直流電源が入力され
る端子、５２は起動用の抵抗、５６はツエナーダ
イオードである。回路動作の詳しい説明は省略す
るが、入力端子１に印加される入力電圧と＋5V
の出力電圧の差に負荷電流を掛けたパワーがトラ
ンジスタ５３で消費され、その分が全てロスとな
るとともにトランジスタ５３には大きな放熱板が
必要となる。
上述したように、装置の小形化において２つの
大きな問題点を有していた。
大きな問題点を有していた。
本発明は上記問題点に鑑み、小形、高効率で、
しかも高信頼性の電源装置を提供するものであ
る。
しかも高信頼性の電源装置を提供するものであ
る。
問題点を解決するための手段
上記問題を解決するために本発明の電源装置
は、直流電源が入力される第１のスイツチング素
子と、前記第１のスイツチング素子の出力が１次
巻線に入力されかつ２次巻線に巻数比に応じた複
数の振動電圧を得るための中間タツプを設けたト
ランスと、前記トランスの２次巻線の各々の中間
タツプの出力を整流する複数の整流素子と、前記
整流素子のうちのいずれかの出力電圧変化を検出
しその出力電圧が安定するように第１のスイツチ
ング素子を駆動する第１の制御回路と、前記直流
電流が入力される第２のスイツチング素子と、前
記第２のスイツチング素子の出力が入力されるチ
ヨークコイルによりなるチヨツパ型出力回路と、
前記チヨツパ型出力回路のチヨークコイルの出力
電圧変化を検出しその出力電圧が安定するように
第２のスイツチング素子を駆動する第２の制御回
路と、前記第１の制御回路と前記第２の制御回路
とに共通に接続されるとともに低入力時に前記第
１の制御回路と前記第２の制御回路との誤動作防
止および出力短絡を防止する保護回路とを備える
ことで安定した複数の出力電圧を得るとともに複
数の出力電圧のうち負荷の重い出力電圧を前記チ
ヨツパ型出力回路により供給する構成としたもの
である。
は、直流電源が入力される第１のスイツチング素
子と、前記第１のスイツチング素子の出力が１次
巻線に入力されかつ２次巻線に巻数比に応じた複
数の振動電圧を得るための中間タツプを設けたト
ランスと、前記トランスの２次巻線の各々の中間
タツプの出力を整流する複数の整流素子と、前記
整流素子のうちのいずれかの出力電圧変化を検出
しその出力電圧が安定するように第１のスイツチ
ング素子を駆動する第１の制御回路と、前記直流
電流が入力される第２のスイツチング素子と、前
記第２のスイツチング素子の出力が入力されるチ
ヨークコイルによりなるチヨツパ型出力回路と、
前記チヨツパ型出力回路のチヨークコイルの出力
電圧変化を検出しその出力電圧が安定するように
第２のスイツチング素子を駆動する第２の制御回
路と、前記第１の制御回路と前記第２の制御回路
とに共通に接続されるとともに低入力時に前記第
１の制御回路と前記第２の制御回路との誤動作防
止および出力短絡を防止する保護回路とを備える
ことで安定した複数の出力電圧を得るとともに複
数の出力電圧のうち負荷の重い出力電圧を前記チ
ヨツパ型出力回路により供給する構成としたもの
である。
作 用
本発明は、上記した構成によつて、負荷の最も
重い出力をチヨツパ型出力回路に置き換えること
により、その高効率化を図り、負荷の軽くなつた
フライバツク・コンバータ型出力回路は、トラン
スの小形化、スイツチングトランジスタ１４の小
形化が図れるとともに、トランジスタ１２のエミ
ツタ電流の削減、スイツチングノイズ低減用（ス
ナバー用）コンデンサ１５の低容量化による高効
率化によつて、小形化に伴なう効率の低下を抑え
ることができ、装置全体として小形でしかも従来
よりも変換効率を高められる。
重い出力をチヨツパ型出力回路に置き換えること
により、その高効率化を図り、負荷の軽くなつた
フライバツク・コンバータ型出力回路は、トラン
スの小形化、スイツチングトランジスタ１４の小
形化が図れるとともに、トランジスタ１２のエミ
ツタ電流の削減、スイツチングノイズ低減用（ス
ナバー用）コンデンサ１５の低容量化による高効
率化によつて、小形化に伴なう効率の低下を抑え
ることができ、装置全体として小形でしかも従来
よりも変換効率を高められる。
しかも２組の制御回路と、共通に作用する保護
回路により、出力の安定化と信頼性の向上が図れ
る。
回路により、出力の安定化と信頼性の向上が図れ
る。
実施例
以下本発明の一実施例の電源装置について、図
面を参照しながら説明する。
面を参照しながら説明する。
第１図は本発明の一実施例における電源装置の
回路を示すものである。
回路を示すものである。
同図において、１は直流電源が入力される端
子、２ｂ，３ｂ，４ｂおよび３１，３２，３３は
出力電圧変化を検出する抵抗、５，３４は誤差増
幅器、６は基準電圧源、７は発振回路、８，３５
はPWM比較器、９は保護回路、１０，３６は
ANDゲート、１１，３７は制御出力トランジス
タ、１２，１３はプリドライブトランジスタ、１
４，３８はスイツチングトランジスタ、１５ｂ，
３９はスナバー用コンデンサ、１６ｂはトラン
ス、１７〜１９，２１は整流ダイオード、２０は
キヤツチダイオード、２２〜２６はコンデンサ、
２７ｂは制御回路、２８ｂはフライバツク・コン
バータ型出力回路、２９ｂはチヨツパ型出力回
路、４１は第１の制御回路、４２は第２の制御回
路、４０はチヨークコイルである。
子、２ｂ，３ｂ，４ｂおよび３１，３２，３３は
出力電圧変化を検出する抵抗、５，３４は誤差増
幅器、６は基準電圧源、７は発振回路、８，３５
はPWM比較器、９は保護回路、１０，３６は
ANDゲート、１１，３７は制御出力トランジス
タ、１２，１３はプリドライブトランジスタ、１
４，３８はスイツチングトランジスタ、１５ｂ，
３９はスナバー用コンデンサ、１６ｂはトラン
ス、１７〜１９，２１は整流ダイオード、２０は
キヤツチダイオード、２２〜２６はコンデンサ、
２７ｂは制御回路、２８ｂはフライバツク・コン
バータ型出力回路、２９ｂはチヨツパ型出力回
路、４１は第１の制御回路、４２は第２の制御回
路、４０はチヨークコイルである。
すなわち、直流電源が入力される第１のスイツ
チング素子であるスイツチングトランジスタ１４
と、このスイツチングトランジスタ１４により矩
形波とされた直流電圧が１次巻線に入力されかつ
２次巻線に巻数比に応じた複数の振動電圧を得る
ための中間タツプを設けたトランス１６ｂと、こ
のトランス１６ｂの２次巻線の各々の中間タツプ
の出力を整流する複数の整流素子１７〜２１によ
りなるフライバツク・コンバータ型出力回路２８
ｂと、このフライバツク・コンバータ型出力回路
２８ｂの複数ある整流素子のうち整流素子１９の
出力電圧変化を検出しその出力電圧が安定するよ
うにスイツチングトランジスタ１４を駆動する第
１の制御回路４１と、前記直流電源が入力される
第２のスイツチング素子であるスイツチングトラ
ンジスタ３８と、このスイツチングトランジスタ
３８の出力が入力されるチヨークコイル４０によ
りなるチヨツパ型出力回路２９ｂと、このチヨツ
パ型出力回路２９ｂのチヨークコイル４０の出力
電圧変化を検出しその出力電圧が安定するように
スイツチングトランジスタ３８を駆動する第２の
制御回路４２と、前記第１の制御回路４１と前記
第２の制御回路４２とに共通に接続されるととも
に低入力時に前記第１の制御回路４１と前記第２
の制御回路４２との誤動作防止および出力短絡を
防止する保護回路とを備えることで安定した複数
の出力電圧を得るとともに複数の出力電圧のうち
負荷の重い出力電圧である＋5Vの出力電圧を前
記チヨツパ型出力回路２９ｂにより供給する構成
としている。
チング素子であるスイツチングトランジスタ１４
と、このスイツチングトランジスタ１４により矩
形波とされた直流電圧が１次巻線に入力されかつ
２次巻線に巻数比に応じた複数の振動電圧を得る
ための中間タツプを設けたトランス１６ｂと、こ
のトランス１６ｂの２次巻線の各々の中間タツプ
の出力を整流する複数の整流素子１７〜２１によ
りなるフライバツク・コンバータ型出力回路２８
ｂと、このフライバツク・コンバータ型出力回路
２８ｂの複数ある整流素子のうち整流素子１９の
出力電圧変化を検出しその出力電圧が安定するよ
うにスイツチングトランジスタ１４を駆動する第
１の制御回路４１と、前記直流電源が入力される
第２のスイツチング素子であるスイツチングトラ
ンジスタ３８と、このスイツチングトランジスタ
３８の出力が入力されるチヨークコイル４０によ
りなるチヨツパ型出力回路２９ｂと、このチヨツ
パ型出力回路２９ｂのチヨークコイル４０の出力
電圧変化を検出しその出力電圧が安定するように
スイツチングトランジスタ３８を駆動する第２の
制御回路４２と、前記第１の制御回路４１と前記
第２の制御回路４２とに共通に接続されるととも
に低入力時に前記第１の制御回路４１と前記第２
の制御回路４２との誤動作防止および出力短絡を
防止する保護回路とを備えることで安定した複数
の出力電圧を得るとともに複数の出力電圧のうち
負荷の重い出力電圧である＋5Vの出力電圧を前
記チヨツパ型出力回路２９ｂにより供給する構成
としている。
以上のように構成された電源装置について、以
下その動作について説明する。
下その動作について説明する。
まず、制御回路２７ｂは、誤差増幅器、PWM
比較器、ANDゲート、制御出力トランジスタを
２組持ち、基準電圧源６の出力は各々の誤差増幅
器へ、発振回路７の出力は各々のPWM比較器へ
加えられ、完全な同期動作をしている、また保護
回路９は各々の誤差増幅器の出力を入力し、この
入力のいずれか一方あるいは双方に異常がある場
合に双方の制御出力トランジスタをカツトオフ状
態にするよう出力が双方のANDゲートに加えら
れている。
比較器、ANDゲート、制御出力トランジスタを
２組持ち、基準電圧源６の出力は各々の誤差増幅
器へ、発振回路７の出力は各々のPWM比較器へ
加えられ、完全な同期動作をしている、また保護
回路９は各々の誤差増幅器の出力を入力し、この
入力のいずれか一方あるいは双方に異常がある場
合に双方の制御出力トランジスタをカツトオフ状
態にするよう出力が双方のANDゲートに加えら
れている。
フライバツク・コンバータ型出力回路２８ｂ
は、第２図の２８ａから＋5V出力を削除し、ト
ランス１６ｂの小形化スナバー用コンデンサ１５
ｂの小容量化等を行なつた以外は同じであり、そ
の動作説明は省略する。
は、第２図の２８ａから＋5V出力を削除し、ト
ランス１６ｂの小形化スナバー用コンデンサ１５
ｂの小容量化等を行なつた以外は同じであり、そ
の動作説明は省略する。
チヨツパ型出力回路２９ｂは、降圧チヨツパの
基本回路であり、トランジスタ３８がオン状態の
とき、入力からチヨークコイル４０を通つて出力
に電流が流れ、トランジスタ３８がカツトオフ状
態になるとチヨークコイル４０には電流を流し続
けようとする起電力が生じ、電流はキヤツチダイ
オード２０からチヨークコイル４０を通つて流れ
続ける。
基本回路であり、トランジスタ３８がオン状態の
とき、入力からチヨークコイル４０を通つて出力
に電流が流れ、トランジスタ３８がカツトオフ状
態になるとチヨークコイル４０には電流を流し続
けようとする起電力が生じ、電流はキヤツチダイ
オード２０からチヨークコイル４０を通つて流れ
続ける。
その他の動作については第２図における説明で
述べた通りである。
述べた通りである。
ここで装置全体の変換効率は、フライバツク・
コンバータ型出力回路２８ｂの効率とチヨツパ型
出力回路２９ｂの効率にそれぞれ負荷の電力配分
を掛けた和で近似できる。
コンバータ型出力回路２８ｂの効率とチヨツパ型
出力回路２９ｂの効率にそれぞれ負荷の電力配分
を掛けた和で近似できる。
特に降圧チヨツパは、フライバツク・コンバー
タ型出力回路２８ｂの効率が一般に65％から75％
程度であるのに対し、チヨツパ型出力回路２９ｂ
の効率は85％以上が確実に得られるため、その占
める割合が大きいほど装置全体の高効率化に貢献
する。また、負荷が軽減されたフライバツク・コ
ンバータ型出力回路は、その軽減された分だけ、
スイツチングノイズ低減用（スナバー用）コンデ
ンサを小容量化できるとともに、トランジスタ１
２のエミツタ電流も削減でき、これらのロス分を
抑えられ、効率の低下を少なくできる。
タ型出力回路２８ｂの効率が一般に65％から75％
程度であるのに対し、チヨツパ型出力回路２９ｂ
の効率は85％以上が確実に得られるため、その占
める割合が大きいほど装置全体の高効率化に貢献
する。また、負荷が軽減されたフライバツク・コ
ンバータ型出力回路は、その軽減された分だけ、
スイツチングノイズ低減用（スナバー用）コンデ
ンサを小容量化できるとともに、トランジスタ１
２のエミツタ電流も削減でき、これらのロス分を
抑えられ、効率の低下を少なくできる。
出力電圧のばらつきや温度変化についても制御
回路を２組にしたことおよびフライバツク・コン
バータ型出力回路２８ｂの出力変位検出点を＋
5Vから＋10Vに上げられたことにより改善され
る。
回路を２組にしたことおよびフライバツク・コン
バータ型出力回路２８ｂの出力変位検出点を＋
5Vから＋10Vに上げられたことにより改善され
る。
また、降圧チヨツパにより装置のカツトオフ電
圧が決まるため、蓄電池使用時には、過放電防止
にもなる。
圧が決まるため、蓄電池使用時には、過放電防止
にもなる。
さらに制御回路２７ｂは、近年、この破線内の
機能を１チツプに納めたコントロールICが容易
に得られるため実装上の不都合はあまりないとい
える。
機能を１チツプに納めたコントロールICが容易
に得られるため実装上の不都合はあまりないとい
える。
以上のように、本実施例によれば、多出力のフ
ライバツク・コンバータ型出力回路と、チヨツパ
型出力回路とこれらを制御する２組の制御回路
と、共通に作用する保護回路とを備え、かつ複数
の出力電圧のうち負荷の重い出力電圧をチヨツパ
型出力回路により得る構成としたことにより、装
置の小形・高効率化と出力の安定化、信頼性の向
上が図れる。なお、本実施例ではチヨツパ型出力
回路２９ｂを降圧チヨツパ型で説明したが、入力
端子１に印加される直流電源電圧よりも負荷の重
い出力電圧の方が高い場合には昇圧チヨツパ型で
構成することにより同様の効果を得ることができ
る。
ライバツク・コンバータ型出力回路と、チヨツパ
型出力回路とこれらを制御する２組の制御回路
と、共通に作用する保護回路とを備え、かつ複数
の出力電圧のうち負荷の重い出力電圧をチヨツパ
型出力回路により得る構成としたことにより、装
置の小形・高効率化と出力の安定化、信頼性の向
上が図れる。なお、本実施例ではチヨツパ型出力
回路２９ｂを降圧チヨツパ型で説明したが、入力
端子１に印加される直流電源電圧よりも負荷の重
い出力電圧の方が高い場合には昇圧チヨツパ型で
構成することにより同様の効果を得ることができ
る。
発明の効果
以上のように、本発明によれば、多出力のフラ
イバツク・コンバータ型出力回路と、チヨツパ型
出力回路と、これらを制御する２組の制御回路
と、この制御回路に共通に作用する保護回路とを
備え、かつ複数の出力電圧のうち負荷の重い出力
電圧をチヨツパ型出力回路により得るように構成
したことにより、装置の小形化を図ることがで
き、しかも高効率化、出力の安定化、信頼性の向
上を図ることができる。
イバツク・コンバータ型出力回路と、チヨツパ型
出力回路と、これらを制御する２組の制御回路
と、この制御回路に共通に作用する保護回路とを
備え、かつ複数の出力電圧のうち負荷の重い出力
電圧をチヨツパ型出力回路により得るように構成
したことにより、装置の小形化を図ることがで
き、しかも高効率化、出力の安定化、信頼性の向
上を図ることができる。
第１図は本発明の一実施例における電源装置の
回路図、第２図は従来例の電源装置の回路図、第
３図は一般的なAVR回路の一例を示す回路図で
ある。 １……直流電圧入力端子、９……保護回路、１
６ａ，１６ｂ……トランス、２７ａ，２７ｂ……
制御回路、２８ａ，２８ｂ……フライバツク・コ
ンバータ型出力回路、２９ｂ……チヨツパ型出力
回路、４０……チヨークコイル、５６……ツエナ
ーダイオード。
回路図、第２図は従来例の電源装置の回路図、第
３図は一般的なAVR回路の一例を示す回路図で
ある。 １……直流電圧入力端子、９……保護回路、１
６ａ，１６ｂ……トランス、２７ａ，２７ｂ……
制御回路、２８ａ，２８ｂ……フライバツク・コ
ンバータ型出力回路、２９ｂ……チヨツパ型出力
回路、４０……チヨークコイル、５６……ツエナ
ーダイオード。
Claims (1)
- １ 直流電源が入力される第１のスイツチング素
子と、前記第１のスイツチング素子の出力が１次
巻線に入力されかつ２次巻線に巻数比に応じた複
数の振動電圧を得るための中間タツプを設けたト
ランスと、前記トランスの２次巻線の各々の中間
タツプの出力を整流する複数の整流素子と、前記
整流素子のうちのいずれかの出力電圧変化を検出
しその出力電圧が安定するように第１のスイツチ
ング素子を駆動する第１の制御回路と、前記直流
電源が入力される第２のスイツチング素子と、前
記第２のスイツチング素子の出力が入力されるチ
ヨークコイルによりなるチヨツパ型出力回路と、
前記チヨツパ型出力回路のチヨークコイルの出力
電圧変化を検出しその出力電圧が安定するように
第２のスイツチング素子を駆動する第２の制御回
路と、前記第１の制御回路と前記第２の制御回路
とに共通に接続されるとともに低入力時に前記第
１の制御回路と前記第２の制御回路との誤動作防
止および出力短絡を防止する保護回路とを備える
ことで安定した複数の出力電圧を得るとともに複
数の出力電圧のうち負荷の重い出力電圧を前記チ
ヨツパ型出力回路により供給する構成とした電源
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61088511A JPS62244274A (ja) | 1986-04-17 | 1986-04-17 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61088511A JPS62244274A (ja) | 1986-04-17 | 1986-04-17 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62244274A JPS62244274A (ja) | 1987-10-24 |
| JPH0578275B2 true JPH0578275B2 (ja) | 1993-10-28 |
Family
ID=13944847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61088511A Granted JPS62244274A (ja) | 1986-04-17 | 1986-04-17 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62244274A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01148061A (ja) * | 1987-12-01 | 1989-06-09 | Fuji Electric Co Ltd | 多出力ｄｃ−ｄｃコンバータ |
| JPH0626478B2 (ja) * | 1988-04-28 | 1994-04-06 | 横河電機株式会社 | 直流電源装置 |
| JPH0340886U (ja) * | 1989-08-31 | 1991-04-19 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688516A (en) * | 1979-12-21 | 1981-07-18 | Fujitsu Ltd | Control circuit for voltage droop of multiple-output constant-voltage power source |
| JPS5852873U (ja) * | 1981-09-25 | 1983-04-09 | 株式会社 正興電機製作所 | 端子台 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5992589U (ja) * | 1982-12-15 | 1984-06-23 | 株式会社東芝 | 電源装置 |
-
1986
- 1986-04-17 JP JP61088511A patent/JPS62244274A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688516A (en) * | 1979-12-21 | 1981-07-18 | Fujitsu Ltd | Control circuit for voltage droop of multiple-output constant-voltage power source |
| JPS5852873U (ja) * | 1981-09-25 | 1983-04-09 | 株式会社 正興電機製作所 | 端子台 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62244274A (ja) | 1987-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5336985A (en) | Tapped inductor slave regulating circuit | |
| US7564228B2 (en) | Switching regulator | |
| JP4853182B2 (ja) | 非安定絶縁型ｄｃ−ｄｃコンバータおよび電源装置 | |
| JP2600843B2 (ja) | 電源制御回路 | |
| US11356029B2 (en) | Rectifying circuit and switched-mode power supply incorporating rectifying circuit | |
| KR100430965B1 (ko) | 다출력 ｄｃ－ｄｃ 컨버터 및 이를 이용한 전자 장치 | |
| JPH0578275B2 (ja) | ||
| US6717826B2 (en) | Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit | |
| JP2004274824A (ja) | スイッチング電源装置 | |
| JP3500791B2 (ja) | スイッチング電源装置 | |
| US7746674B2 (en) | Self-oscillating power converter | |
| JP3251192B2 (ja) | 過電流保護回路 | |
| JP2005137191A (ja) | スイッチモード電源用制御回路 | |
| JPS60197162A (ja) | スイツチング電源 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JPS5937667B2 (ja) | 電圧変換装置 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JPS5836588B2 (ja) | スイッチング型定電圧回路 | |
| JP2799749B2 (ja) | 昇降圧形コンバータ回路の制御方法 | |
| JP2004320858A (ja) | スイッチング電源装置 | |
| JP2600224Y2 (ja) | スイッチング電源装置 | |
| JP2575346Y2 (ja) | スイッチング電源 | |
| KR0122819Y1 (ko) | 과부하 보호회로 | |
| US20220271670A1 (en) | Converter with hold-up circuit and inrush-control circuit | |
| JPS6219105Y2 (ja) |