JPS62244274A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPS62244274A JPS62244274A JP61088511A JP8851186A JPS62244274A JP S62244274 A JPS62244274 A JP S62244274A JP 61088511 A JP61088511 A JP 61088511A JP 8851186 A JP8851186 A JP 8851186A JP S62244274 A JPS62244274 A JP S62244274A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- type output
- output circuit
- chopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims description 4
- 230000007257 malfunction Effects 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010356 wave oscillation Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000366880 Quadrans Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、多出力のスイッチングレギュレータ方式の電
源装置に関するものである。
源装置に関するものである。
従来の技術
近年、液晶ポケットテレビ等、多出力の直流安定化電源
が必要な機器が増え、しかも戸外での使用および電池動
作寿命の点から、その電源装置の小形化、高効率化のた
めの開発が重要視されてきた。
が必要な機器が増え、しかも戸外での使用および電池動
作寿命の点から、その電源装置の小形化、高効率化のた
めの開発が重要視されてきた。
以下、図面を参照しながら、従来の電源装置の一例につ
いて説明する。
いて説明する。
第2図は従来例の電源装置の回路図を示すものである。
同図において、1は直流電源が入力される端子、2a、
3aL、4&は出力電圧の変化を検出する抵抗、6は誤
差増幅器、6は基準電圧源、7は発振回路、8はPWM
比較器、9は保護回路、10はANDゲート、11は制
御出力トランジスタ12゜13はプリドライブトランジ
スタ、14はスイッチングトランジスタ、、 15 a
はスナバ−用コンデンサ、16aはトランス、17〜2
1は整流ダイオード、22〜26はコンデンサ、272
Lは制御回路、28aはフライバック・コンバータ型出
力回路である。
3aL、4&は出力電圧の変化を検出する抵抗、6は誤
差増幅器、6は基準電圧源、7は発振回路、8はPWM
比較器、9は保護回路、10はANDゲート、11は制
御出力トランジスタ12゜13はプリドライブトランジ
スタ、14はスイッチングトランジスタ、、 15 a
はスナバ−用コンデンサ、16aはトランス、17〜2
1は整流ダイオード、22〜26はコンデンサ、272
Lは制御回路、28aはフライバック・コンバータ型出
力回路である。
以上のように構成された電源装置について、以下その動
作について簡単に説明する。
作について簡単に説明する。
まず、入力端子1に直流電源が印加されると、基準電圧
源6が立上がり、制御回路271Lの破線円全体がスタ
ートする。発振回路7の三角波発振出力がPWM比較器
8に加えられパルス幅変調されて、制御出力トランジス
タ11のベースに加えられる。このトランジスタ11が
オン状態のと六、トランジスタ12はオン、トランジス
タ13はカットオフとなり、トランジスタ14はオン状
態となる。また、トランジスタ11がカットオフ状態の
とき、トランジスタ12はカットオフ、トランジスタ1
3はオンとなり、トランジスタ14は力11、ツ′トオ
フ状態となる。
源6が立上がり、制御回路271Lの破線円全体がスタ
ートする。発振回路7の三角波発振出力がPWM比較器
8に加えられパルス幅変調されて、制御出力トランジス
タ11のベースに加えられる。このトランジスタ11が
オン状態のと六、トランジスタ12はオン、トランジス
タ13はカットオフとなり、トランジスタ14はオン状
態となる。また、トランジスタ11がカットオフ状態の
とき、トランジスタ12はカットオフ、トランジスタ1
3はオンとなり、トランジスタ14は力11、ツ′トオ
フ状態となる。
このようにしてトランス162Lの1次巻線に接続され
たトランジスタ14がスイッチング動作を繰り返すと、
トランス16aの2次巻線の各中間′ タップには、そ
れぞれ巻数比に応じた振動電圧が発生する。
たトランジスタ14がスイッチング動作を繰り返すと、
トランス16aの2次巻線の各中間′ タップには、そ
れぞれ巻数比に応じた振動電圧が発生する。
この振動電圧を整流ダイオード17〜21およびコンデ
ンサ22〜26からなる各整流回路で平滑し、多出力の
直流電圧、図の例では、+28V。
ンサ22〜26からなる各整流回路で平滑し、多出力の
直流電圧、図の例では、+28V。
+14V 、 +1 ov 、 +sV 、 −TVを
得る。
得る。
これら出力のうち、最も安定化したい+6vの出力電圧
の変化を抵抗21L〜41Lにより検出し、誤差増幅器
5におaて基準電圧と比較し、変化分に応じた出力をP
WM比較器8の入力の一端に加える。PWM比較器8の
入力の他端には発振回路7の三角波発振出力が加えられ
て、パルス幅変調された出力が得られる。
の変化を抵抗21L〜41Lにより検出し、誤差増幅器
5におaて基準電圧と比較し、変化分に応じた出力をP
WM比較器8の入力の一端に加える。PWM比較器8の
入力の他端には発振回路7の三角波発振出力が加えられ
て、パルス幅変調された出力が得られる。
また保護回路9は、低入力時の誤動作防止および出力短
絡時の過電流防止の為に出力をカフ)オフさせる保護回
路であり、誤差増幅器5の出力を検出し、異常時に保護
回路9の出力を零にすることにより、ANDゲート1o
の出力も零になり、トランジスタ11、およびトランジ
スタ14がカットオフになり、出力回路全体の動作を停
止させるものである。
絡時の過電流防止の為に出力をカフ)オフさせる保護回
路であり、誤差増幅器5の出力を検出し、異常時に保護
回路9の出力を零にすることにより、ANDゲート1o
の出力も零になり、トランジスタ11、およびトランジ
スタ14がカットオフになり、出力回路全体の動作を停
止させるものである。
・発明が解決しようとする問題点
しかしながら、上記のような構成では、装置の小形化を
図る場合、トランス161Lの小形化がどうしても必要
となるが、小形化の際、まず第1に巻線を細くすること
による銅損の増加やエア損の増加、結合率の低下等によ
り変換効率は大きく低下し、小形化の主な目的であるア
ウトドアユース機器の電池動作寿命を短かくしてしまう
。
図る場合、トランス161Lの小形化がどうしても必要
となるが、小形化の際、まず第1に巻線を細くすること
による銅損の増加やエア損の増加、結合率の低下等によ
り変換効率は大きく低下し、小形化の主な目的であるア
ウトドアユース機器の電池動作寿命を短かくしてしまう
。
第2に必要な全出力を得る2次巻線を巻ききれなくなり
ある出力を削除して、別にムVR回路等を設ける必要が
発生することもある。
ある出力を削除して、別にムVR回路等を設ける必要が
発生することもある。
第3図は一般的なムVR回路の一例を示すものである。
同図において、1は直流電源が入力される端子、62は
起動用の抵抗、56はツェナーダイオードである。回路
動作の詳しい説明は省略するが、入力端子1に印加され
る入力電圧と+6vの出力電圧の差に負荷電流を掛けだ
パワーがトランジスタ63で消費され、その分が全てロ
スとなるとともにトランジスタ63には大きな放熱板が
必要となる。
起動用の抵抗、56はツェナーダイオードである。回路
動作の詳しい説明は省略するが、入力端子1に印加され
る入力電圧と+6vの出力電圧の差に負荷電流を掛けだ
パワーがトランジスタ63で消費され、その分が全てロ
スとなるとともにトランジスタ63には大きな放熱板が
必要となる。
上述したように、装置の小形化において2つの大きな問
題点を有していた。
題点を有していた。
本発明は上記問題点に鑑み、小形、高効率で、しかも高
信頼性の電源装置を提供するものである。
信頼性の電源装置を提供するものである。
問題点を解決するための手段
上記問題点を解決するために、本発明の電源装置は、多
出力のフライバック・コンバータ型出力回路と、チョッ
パ型出力回路と、これらを制御する2組の制御回路と、
それらに共通に作用する保護回路とを而えたものである
。
出力のフライバック・コンバータ型出力回路と、チョッ
パ型出力回路と、これらを制御する2組の制御回路と、
それらに共通に作用する保護回路とを而えたものである
。
作用
本発明は、上記した構成によって、負荷の最も重い出力
をチョッパ型出力回路に置き換えることにより、その高
効率化を図り、負荷の軽くなったフライバック・コンバ
ータ型出力回路は、トラン・スの小型化、スイッチング
トランジスタ14の小型化が図れるとともに、トランジ
スタ12のエミッタ電流の削減、スイッチングノイズ低
減用(スナバ−用)コンデンサ15の低容量化による高
効率化によって、小型化に伴なう効率の低下を抑えるこ
とができ、装置全体として小型でしかも従来よりも変換
効率を高められる。
をチョッパ型出力回路に置き換えることにより、その高
効率化を図り、負荷の軽くなったフライバック・コンバ
ータ型出力回路は、トラン・スの小型化、スイッチング
トランジスタ14の小型化が図れるとともに、トランジ
スタ12のエミッタ電流の削減、スイッチングノイズ低
減用(スナバ−用)コンデンサ15の低容量化による高
効率化によって、小型化に伴なう効率の低下を抑えるこ
とができ、装置全体として小型でしかも従来よりも変換
効率を高められる。
しかも2組の制御回路と、共通に作用する保護回路によ
り、出力の安定化と信頼性の向上が図れる。
り、出力の安定化と信頼性の向上が図れる。
実施例
以下本発明の一実施例の電源装置について、図面を参照
しながら説明する。
しながら説明する。
同図において、1は直流電源が入力される端子、2b
、3b 、abおよび31.32.33は出力電圧変化
を検出する抵抗、5.34は誤差増幅器、6は基準電圧
源、7は発振回路、8.35はPWM比鮫器、9は保護
回路、10.36はANDゲート、11.37は制御出
力トランジスタ、12゜13はプリドライブトランジス
タ、14.38はスイッチングトランジスタ、15b、
39はスナバ−用コンデンサ、1eb(d)ランス、1
7〜19.21は整流ダイオード、20はキャッチダイ
オード、22〜26はコンデンサ、27bは制御回路、
28bはフライバック・コンバータ型出力回路、29b
はチョッパ型出力回路、40はチョークコイルである。
、3b 、abおよび31.32.33は出力電圧変化
を検出する抵抗、5.34は誤差増幅器、6は基準電圧
源、7は発振回路、8.35はPWM比鮫器、9は保護
回路、10.36はANDゲート、11.37は制御出
力トランジスタ、12゜13はプリドライブトランジス
タ、14.38はスイッチングトランジスタ、15b、
39はスナバ−用コンデンサ、1eb(d)ランス、1
7〜19.21は整流ダイオード、20はキャッチダイ
オード、22〜26はコンデンサ、27bは制御回路、
28bはフライバック・コンバータ型出力回路、29b
はチョッパ型出力回路、40はチョークコイルである。
以上のように溝数された電源装置について、以下その動
作について説明する。
作について説明する。
まず、制御回路27bは、誤差増幅器、PWM比1校器
、ANDゲート、制御出力トランジスタを2組持ち、基
準電圧源6の出力は各々の誤差増幅器へ、発振回路7の
出力は各々のPWM比較器へ加えられ、完全な同期動作
をしている。また保護回路9は各々の誤差増幅器の出力
を入力し、この入力のいずれか一方あるいは双方に異常
がある場合に双方の制御量カドランミスタをカットオフ
状態にするよう出力が双方のANDゲートに加えられて
いる。
、ANDゲート、制御出力トランジスタを2組持ち、基
準電圧源6の出力は各々の誤差増幅器へ、発振回路7の
出力は各々のPWM比較器へ加えられ、完全な同期動作
をしている。また保護回路9は各々の誤差増幅器の出力
を入力し、この入力のいずれか一方あるいは双方に異常
がある場合に双方の制御量カドランミスタをカットオフ
状態にするよう出力が双方のANDゲートに加えられて
いる。
フライバック・コンバータ型出力回路28bは、第2図
の28aから+5v出力を削除し、トラン、t、1eb
の小形化スナバ−用コンデンサ15bの小容量化等を行
なった以外は同じであり・その動作説明は省略する。
の28aから+5v出力を削除し、トラン、t、1eb
の小形化スナバ−用コンデンサ15bの小容量化等を行
なった以外は同じであり・その動作説明は省略する。
チョッパ型出力回路29bは、降圧チョッパの基本回路
であり、トランジスタ38がオン状態のとき、入力から
チョークコイル4oを通って出力に電流が流れ、トラン
ジスタ38がカットオフ状態になるとチョークコイル4
0には電流を流し続けようとする起電力が生じ、電流は
キャッチダイオード20からチョークコイル4oを通っ
て流れ続ける。
であり、トランジスタ38がオン状態のとき、入力から
チョークコイル4oを通って出力に電流が流れ、トラン
ジスタ38がカットオフ状態になるとチョークコイル4
0には電流を流し続けようとする起電力が生じ、電流は
キャッチダイオード20からチョークコイル4oを通っ
て流れ続ける。
その他の動作については第2図における説明で述べた通
りである。
りである。
ここで装置全体の変換効率は、フライバック・コンバー
タ型出力回路28bの効率とチョッパ型出力回路29b
の効率にそれぞれ負荷の電力配分を掛けた和で近似でき
る。
タ型出力回路28bの効率とチョッパ型出力回路29b
の効率にそれぞれ負荷の電力配分を掛けた和で近似でき
る。
特に降圧チョッパは、効率86%以上が確実に得られる
ため、その占める割合が大きいほど装置全体の高効率化
に貢献する。また、負荷が軽減されたフライバック・コ
ンバータ型出力回路は、その軽減された分だけ、スイッ
チングノイズ低減用(スナバ−用)コンデンサを小容量
化できるとともに、トランジスタ12のエミッタ電流も
削減でき、これらのロス分を抑えられ、効率の低下を少
なくできる。
ため、その占める割合が大きいほど装置全体の高効率化
に貢献する。また、負荷が軽減されたフライバック・コ
ンバータ型出力回路は、その軽減された分だけ、スイッ
チングノイズ低減用(スナバ−用)コンデンサを小容量
化できるとともに、トランジスタ12のエミッタ電流も
削減でき、これらのロス分を抑えられ、効率の低下を少
なくできる。
出力電圧のばらつきや温度変化についても制御回路を2
組にしたことおよびフライバック・コンバータ出力回路
28bの出力変位検出点を+6vから+1ovに上げら
れたことにより改善でれる。
組にしたことおよびフライバック・コンバータ出力回路
28bの出力変位検出点を+6vから+1ovに上げら
れたことにより改善でれる。
また、降圧チョッパにより装置のカットオフ電圧が決ま
るため、蓄電池使用時には、過放電防止にもなる。
るため、蓄電池使用時には、過放電防止にもなる。
さらに制御回路27bは、近年、この破線内の機能を1
チツプに納めたコントロールICが容易に得られるため
実装上の不都合はあまりないといえる。
チツプに納めたコントロールICが容易に得られるため
実装上の不都合はあまりないといえる。
以上のように、本実施例によれば、多出力のフライバッ
ク・コンバータ型出力回路と、チョッパ型出力回路とこ
れらを制御する2組の制御回路と、共通に作用する保護
回路とを備えだことにより、装置の小形・高効率化と出
力の安定化、言頼性の向上が図れる。
ク・コンバータ型出力回路と、チョッパ型出力回路とこ
れらを制御する2組の制御回路と、共通に作用する保護
回路とを備えだことにより、装置の小形・高効率化と出
力の安定化、言頼性の向上が図れる。
発明の効果
以上のように、本発明によれば、多出力のフライバック
・コンバータ型出力回路と、チロツバ型出力回路と、こ
れらを制御する2組の制御回路と、この制御回路に共通
に作用する保護回路とを備えたことにより、装置の小形
化を図ることができ、しかも高効率化、出力の安定化、
言頼性の向上を図ることができる。
・コンバータ型出力回路と、チロツバ型出力回路と、こ
れらを制御する2組の制御回路と、この制御回路に共通
に作用する保護回路とを備えたことにより、装置の小形
化を図ることができ、しかも高効率化、出力の安定化、
言頼性の向上を図ることができる。
第1図は本発明の一実施例における電源装置の回路図、
第2図は従来例の電源装置の回路図、第3図は一般的な
AVR回路の一例を示す回路図である。 1・・・・・・直流電圧入力端子、9・・・・・・保護
回路、162L116b・・・・・・トランス、271
L 、2アb・・・・・・制御回路、28fL 、28
b・・・・・・フライバック・コンバータ型出力回路、
29b・・・・・・チョッパ型出力回路、4o・・・・
チコークコイル、56・・・・・ツェナーダイオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名8、
35−−−PwM比較器 10、36−ANDゲート 第1図 6一−−PwM比較器 y、2 z 1O−−
−AND’y−−ト第3図
第2図は従来例の電源装置の回路図、第3図は一般的な
AVR回路の一例を示す回路図である。 1・・・・・・直流電圧入力端子、9・・・・・・保護
回路、162L116b・・・・・・トランス、271
L 、2アb・・・・・・制御回路、28fL 、28
b・・・・・・フライバック・コンバータ型出力回路、
29b・・・・・・チョッパ型出力回路、4o・・・・
チコークコイル、56・・・・・ツェナーダイオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名8、
35−−−PwM比較器 10、36−ANDゲート 第1図 6一−−PwM比較器 y、2 z 1O−−
−AND’y−−ト第3図
Claims (1)
- 直流電源が入力される端子と、第1のスイッチング素子
および2次巻線に中間タップを設け巻数比に応じた複数
の振動電圧を得るトランスおよび第1の整流素子を有す
るフライバック・コンバータ型出力回路と、第2のスイ
ッチング素子およびチョークコイルおよび第2の整流素
子を有するチョッパ型出力回路と、前記フライバック・
コンバータ型出力回路の複数の出力のうちいずれかの出
力電圧変化を検出しその出力電圧を安定化するように第
1のスイッチング素子を駆動する第1の制御回路と、前
記チョッパ型出力回路の出力電圧変化を検出しその出力
電圧を安定化するように第2のスイッチング素子を駆動
する第2の制御回路と、前記第1の制御回路および前記
第2の制御回路に共通に接続された低入力時誤動作防止
および出力短絡保護回路とを備えたことを特徴とする電
源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61088511A JPS62244274A (ja) | 1986-04-17 | 1986-04-17 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61088511A JPS62244274A (ja) | 1986-04-17 | 1986-04-17 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62244274A true JPS62244274A (ja) | 1987-10-24 |
JPH0578275B2 JPH0578275B2 (ja) | 1993-10-28 |
Family
ID=13944847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61088511A Granted JPS62244274A (ja) | 1986-04-17 | 1986-04-17 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62244274A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01148061A (ja) * | 1987-12-01 | 1989-06-09 | Fuji Electric Co Ltd | 多出力dc−dcコンバータ |
JPH01278259A (ja) * | 1988-04-28 | 1989-11-08 | Yokogawa Electric Corp | 直流電源装置 |
JPH0340886U (ja) * | 1989-08-31 | 1991-04-19 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5688516A (en) * | 1979-12-21 | 1981-07-18 | Fujitsu Ltd | Control circuit for voltage droop of multiple-output constant-voltage power source |
JPS5852873U (ja) * | 1981-09-25 | 1983-04-09 | 株式会社 正興電機製作所 | 端子台 |
JPS5992589U (ja) * | 1982-12-15 | 1984-06-23 | 株式会社東芝 | 電源装置 |
-
1986
- 1986-04-17 JP JP61088511A patent/JPS62244274A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5688516A (en) * | 1979-12-21 | 1981-07-18 | Fujitsu Ltd | Control circuit for voltage droop of multiple-output constant-voltage power source |
JPS5852873U (ja) * | 1981-09-25 | 1983-04-09 | 株式会社 正興電機製作所 | 端子台 |
JPS5992589U (ja) * | 1982-12-15 | 1984-06-23 | 株式会社東芝 | 電源装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01148061A (ja) * | 1987-12-01 | 1989-06-09 | Fuji Electric Co Ltd | 多出力dc−dcコンバータ |
JPH01278259A (ja) * | 1988-04-28 | 1989-11-08 | Yokogawa Electric Corp | 直流電源装置 |
JPH0340886U (ja) * | 1989-08-31 | 1991-04-19 |
Also Published As
Publication number | Publication date |
---|---|
JPH0578275B2 (ja) | 1993-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5336985A (en) | Tapped inductor slave regulating circuit | |
US6229289B1 (en) | Power converter mode transitioning method and apparatus | |
US7355368B2 (en) | Efficient in-rush current limiting circuit with dual gated bidirectional hemts | |
RU2274939C2 (ru) | Источник питания с двумя входами по переменному и постоянному току с программируемым выходом по постоянному току, использующий вторичный понижающий преобразователь | |
EP0650250A1 (en) | DC-to-DC converter operating in a discontinuous mode | |
US6295211B1 (en) | Switching power supply unit having delay circuit for reducing switching frequency | |
US20140085940A1 (en) | Power System Switch Protection Using Output Driver Regulation | |
US20110019445A1 (en) | Method and apparatus for controlling power converter output characteristics | |
JP4853182B2 (ja) | 非安定絶縁型dc−dcコンバータおよび電源装置 | |
EP1364447B1 (en) | Asymmetric multi-converter power supply | |
KR20020034962A (ko) | 다출력 dc-dc 컨버터 및 이를 이용한 전자 장치 | |
JPS62244274A (ja) | 電源装置 | |
US6717826B2 (en) | Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit | |
JP3500791B2 (ja) | スイッチング電源装置 | |
US7173830B2 (en) | Device for converting an AC voltage from a main electricity supply to a DC voltage at a predetermined level and waveform | |
JP2005137191A (ja) | スイッチモード電源用制御回路 | |
JPH10271817A (ja) | 過電流保護回路 | |
JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
JPS60197162A (ja) | スイツチング電源 | |
CN216905379U (zh) | Led驱动电路 | |
JPH0412665A (ja) | スイッチング電源装置 | |
JP3391201B2 (ja) | Dc−dcコンバータ | |
KR0122819Y1 (ko) | 과부하 보호회로 | |
US20220271670A1 (en) | Converter with hold-up circuit and inrush-control circuit | |
JP2000184702A (ja) | 電源装置 |