JPH0572177U - Circuit module with multi-layer substrate - Google Patents

Circuit module with multi-layer substrate

Info

Publication number
JPH0572177U
JPH0572177U JP1118092U JP1118092U JPH0572177U JP H0572177 U JPH0572177 U JP H0572177U JP 1118092 U JP1118092 U JP 1118092U JP 1118092 U JP1118092 U JP 1118092U JP H0572177 U JPH0572177 U JP H0572177U
Authority
JP
Japan
Prior art keywords
layer
solder
circuit module
hole
solder bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1118092U
Other languages
Japanese (ja)
Inventor
喜一 中村
Original Assignee
ティーディーケイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティーディーケイ株式会社 filed Critical ティーディーケイ株式会社
Priority to JP1118092U priority Critical patent/JPH0572177U/en
Publication of JPH0572177U publication Critical patent/JPH0572177U/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi-Conductor Connections (AREA)

Abstract

(57)【要約】 【目的】 本考案は、多層基板による回路モジュールに
関し、半田バンプが簡単な形成できるようにして、回路
モジュールの製造工程を減らすことを目的とする。 【構成】 多層基板1の第1層(最外層)1−1に貫通
孔8を設け、その下の第2層1−2上には、電極パッド
3を設けて積層する。この場合、電極パッド3が貫通孔
8と同じ位置となるようにする。そして、貫通孔8内に
半田7を入れ、その上から導体ボール6を入れて該半田
7により導体ボール6を固着して半田バンプとする。
(57) [Summary] [Object] The present invention relates to a circuit module using a multi-layer substrate, and it is an object of the present invention to enable easy formation of solder bumps and reduce the number of manufacturing steps of the circuit module. [Structure] A through hole 8 is provided in a first layer (outermost layer) 1-1 of a multilayer substrate 1, and an electrode pad 3 is provided and laminated on a second layer 1-2 thereunder. In this case, the electrode pad 3 is located at the same position as the through hole 8. Then, the solder 7 is put into the through hole 8, the conductor ball 6 is put thereon, and the conductor ball 6 is fixed by the solder 7 to form a solder bump.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、例えば、発振器、増幅器、フィルタ等のモジュールとして利用可能 な多層基板による回路モジュールに関する。 The present invention relates to a circuit module using a multilayer substrate that can be used as a module for an oscillator, an amplifier, a filter, or the like.

【0002】[0002]

【従来の技術】[Prior Art]

図4は従来例における半田バンプ形成時の説明図であり、図4Aは半田バンプ 形成前の回路モジュール(断面図)、図4Bはダム形成後の回路モジュール(断 面図)、図4Cは半田バンプ形成後の回路モジュール(断面図)である。 4A and 4B are explanatory views of solder bump formation in a conventional example. FIG. 4A is a circuit module before solder bump formation (cross-sectional view), FIG. 4B is a circuit module after dam formation (cross-sectional view), and FIG. 4C is solder. It is a circuit module (cross-sectional view) after bump formation.

【0003】 図4中、1は多層基板、2は回路パターン(厚膜導体パターン)、3は電極パ ッド、4はビア(ビアホール:Via hole)、5はダム、6は導体ボール (金属ボール)、7は半田を示す。In FIG. 4, 1 is a multilayer substrate, 2 is a circuit pattern (thick film conductor pattern), 3 is an electrode pad, 4 is a via (via hole), 5 is a dam, 6 is a conductor ball (metal). Balls) and 7 indicate solder.

【0004】 従来、多層基板による回路モジュールとして、発振器、増幅器、フィルタ等の 回路モジュールが知られていた。 このような回路モジュールをSMD(表面実装部品)化する際、その表面の一 部に、半田バンプを形成し、この半田バンプを外部端子としていた。Conventionally, circuit modules such as oscillators, amplifiers, and filters have been known as circuit modules using a multilayer substrate. When such a circuit module is formed into an SMD (Surface Mounted Component), solder bumps are formed on a part of the surface, and the solder bumps are used as external terminals.

【0005】 以下、半田バンプを形成してSMD化した回路モジュールの1例を、図4に基 づいて説明する。 先ず、図4Aに示したように、多層基板1に、所定の回路部品を実装して、回 路モジュールを作る。Hereinafter, an example of a circuit module in which solder bumps are formed to form an SMD will be described with reference to FIG. First, as shown in FIG. 4A, predetermined circuit components are mounted on the multilayer substrate 1 to make a circuit module.

【0006】 この場合、多層基板1の表面(外側)には、電極パッド3を形成し、この電極 パッド3を、ビア(Via)(内部が導体で満たされたスルーホール)4により 、内部の回路パターン(厚膜導体パターン)2と接続しておく。In this case, an electrode pad 3 is formed on the surface (outer side) of the multi-layer substrate 1, and the electrode pad 3 is covered with a via 4 (a through hole whose inside is filled with a conductor) 4. It is connected to the circuit pattern (thick film conductor pattern) 2.

【0007】 次に、図4Bに示したように、多層基板1の表面に形成された電極パッド3の 周囲に、ダム5を形成する。このダム5は、以後の工程で、半田が流れ出ないよ うにするために形成する。Next, as shown in FIG. 4B, a dam 5 is formed around the electrode pad 3 formed on the surface of the multilayer substrate 1. The dam 5 is formed to prevent the solder from flowing out in the subsequent steps.

【0008】 その後、図4Cに示したように、ダム5の内部に、半田(高温半田)7を入れ 、更にその上から導体ボール(例えば、半田Cu、Al等)6を入れて、該半田 7により導体ボール6を固着することにより、半田バンプを形成する。Thereafter, as shown in FIG. 4C, a solder (high-temperature solder) 7 is put inside the dam 5, and a conductor ball (for example, solder Cu, Al, etc.) 6 is further put on the dam 5, and the solder is put in the dam 5. By fixing the conductor balls 6 with 7, solder bumps are formed.

【0009】 このようにすると、導体ボール6は、多層基板1の表面に固着されると共に、 電極パッド3と電気的に接続される。 このようにして、回路モジュールに、半田バンプを形成することができる。例 えば、前記半田バンプは外部端子として用い、マザーボード上への実装に使用す る。In this way, the conductor ball 6 is fixed to the surface of the multilayer substrate 1 and is electrically connected to the electrode pad 3. In this way, solder bumps can be formed on the circuit module. For example, the solder bumps are used as external terminals and used for mounting on the motherboard.

【0010】[0010]

【考案が解決しようとする課題】[Problems to be solved by the device]

上記のような従来のものにおいては、次のような課題があった。 (1) 回路モジュールに、半田バンプを形成する際、ダムを作る必要がある。従 って、製造工程が多くなり、製品のコストアップの原因ともなっている。 The conventional device as described above has the following problems. (1) When forming solder bumps on a circuit module, it is necessary to make a dam. Therefore, the number of manufacturing processes is increased, which also causes an increase in product cost.

【0011】 (2) ダムを形成した部分は、他の用途に使用できず、その分、利用できる面積 が少なくなる。 (3) 厚膜でダムを作る際、一度の厚膜形成では所定の厚さにならないため、印 刷等による厚膜形成処理を繰り返して行う必要がある。このため、ダムの形成工 程に、極めて多くの手間と時間がかかる。(2) The portion where the dam is formed cannot be used for other purposes, and the usable area is reduced accordingly. (3) When making a dam with a thick film, it is necessary to repeat the thick film forming process such as printing because the thickness does not reach a predetermined value with a single thick film formation. Therefore, the dam formation process requires a great deal of time and effort.

【0012】 本考案は、このような従来の課題を解決し、半田バンプが簡単に形成できるよ うにして、回路モジュールの製造工程を減らすことを目的とする。An object of the present invention is to solve such conventional problems and to easily form solder bumps, thereby reducing the manufacturing process of a circuit module.

【0013】[0013]

【課題を解決するための手段】 図1は、本考案の原理説明図であり、図1Aは半田バンプ形成前の回路モジュ ール(断面図)、図1Bは半田バンプ形成後の回路モジュール(断面図)である 。FIG. 1 is a diagram for explaining the principle of the present invention. FIG. 1A is a circuit module (cross-sectional view) before solder bump formation, and FIG. 1B is a circuit module after solder bump formation ( It is a cross-sectional view).

【0014】 図1中、図4と同一符号のものは、同じものを示す。また、8は貫通孔、1− 1は多層基板の第1層、1−2は第2層を示す。 本考案は、上記の課題を解決するため、次のように構成した。In FIG. 1, the same symbols as those in FIG. 4 indicate the same components. Further, 8 is a through hole, 1-1 is the first layer of the multilayer substrate, and 1-2 is the second layer. The present invention has the following configuration to solve the above problems.

【0015】 (1) 少なくとも、多層基板の一面に半田バンプを設けた多層基板による回路モ ジュールにおいて、多層基板1の最外層である第1層1−1には、貫通孔8を設 け、記第1層1−1に隣接した内部層である第2層1−2上には、記貫通孔8内 に臨む位置に、所定の回路と接続された電極パッド3を設けると共に、記貫通孔 8に、半田バンプ6、7を設けた。(1) At least in a circuit module including a multilayer board in which solder bumps are provided on one surface of the multilayer board, a through hole 8 is provided in the first layer 1-1 which is the outermost layer of the multilayer board 1. On the second layer 1-2 which is an inner layer adjacent to the first layer 1-1, the electrode pad 3 connected to a predetermined circuit is provided at a position facing the through hole 8 and the through layer 8 is formed. Solder bumps 6 and 7 were provided in the holes 8.

【0016】 (2) 上記構成(1)の半田バンプ6、7を、外部の回路と接続するための外部 端子とした。 (3) 上記構成(1)の半田バンプ6、7を、上記多層基板1に実装する部品と 接続するための端子とした。(2) The solder bumps 6 and 7 of the above configuration (1) are used as external terminals for connecting to an external circuit. (3) The solder bumps 6 and 7 having the above configuration (1) are used as terminals for connecting to the components mounted on the multilayer substrate 1.

【0017】[0017]

【作用】[Action]

上記構成に基づく本考案の作用を、図1に基づいて説明する。 多層基板による回路モジュールを製造する際、積層前の工程において、第1層 1−1には貫通孔8を形成し、第2層1−2には電極パッド3を形成する。 The operation of the present invention based on the above configuration will be described with reference to FIG. When manufacturing a circuit module using a multi-layer substrate, through holes 8 are formed in the first layer 1-1 and the electrode pads 3 are formed in the second layer 1-2 in a step before stacking.

【0018】 前記電極パッド3は、内部の配線パターン2等に接続すると共に、貫通孔8と 対応した位置に形成する。 その後、各層1−1、1−2・・・を積層し、貫通孔8内に半田7(高温半田 )を入れ、その上から導体ボール6を入れて、該半田7により固着して半田バン プとする。The electrode pad 3 is formed at a position corresponding to the through hole 8 while being connected to the internal wiring pattern 2 and the like. After that, the layers 1-1, 1-2, ... Are laminated, the solder 7 (high-temperature solder) is put into the through hole 8, the conductor ball 6 is put from thereover, and the solder 7 is fixed and fixed. I will

【0019】 このようにすれば、貫通孔8の周辺にある第1層の誘電体層(あるいは絶縁体 層)が、半田7を入れる際のダムの機能を果たす。 従って、半田バンプを形成する際のダムを設けなくても、半田が流れ出ること がなく、半田バンプの製造工程が減り、回路モジュールの製造工程が簡単になる 。With this configuration, the first dielectric layer (or the insulating layer) around the through hole 8 functions as a dam when the solder 7 is inserted. Therefore, even if a dam is not provided for forming solder bumps, the solder does not flow out, the number of solder bump manufacturing steps is reduced, and the circuit module manufacturing steps are simplified.

【0020】[0020]

【実施例】【Example】

以下、本考案の実施例を図面に基づいて説明する。 図2〜図3は、本考案の1実施例を示した図であり、図2は半田バンプ形成前 の回路モジュールの分解斜視図、図3は半田バンプ形成時の回路モジュールの説 明図である。 Embodiments of the present invention will be described below with reference to the drawings. 2 to 3 are views showing an embodiment of the present invention. FIG. 2 is an exploded perspective view of a circuit module before forming solder bumps, and FIG. 3 is an explanatory view of the circuit module when forming solder bumps. is there.

【0021】 図2、図3中、図1、図4と同一符号のものは、同じものを示す。また、1− nは多層基板の第n層、9は共晶半田、10はマザーボードを示す。 本実施例は、発振器、増幅器、フィルタ等の回路モジュールを、多層基板によ り実現し、該回路モジュールをSMD化したものである。また、本実施例では、 多層基板として、セラミック多層基板を用いた。In FIGS. 2 and 3, the same reference numerals as those in FIGS. 1 and 4 indicate the same components. In addition, 1-n is the nth layer of the multilayer substrate, 9 is eutectic solder, and 10 is a mother board. In this embodiment, a circuit module such as an oscillator, an amplifier and a filter is realized by a multi-layer substrate and the circuit module is made into an SMD. In this example, a ceramic multilayer substrate was used as the multilayer substrate.

【0022】 回路モジュールをSMD化する際、外部端子を形成する必要があるが、この外 部端子を、半田バンプで構成する。 半田バンプ形成前の回路モジュールは、図2に示したように、第1層1−1〜 第n層(nは任意の整数)から成る多層基板で構成されている。When the circuit module is made into an SMD, it is necessary to form an external terminal, but this external terminal is composed of a solder bump. As shown in FIG. 2, the circuit module before forming the solder bumps is composed of a multi-layer substrate including first layers 1-1 to n-th layers (n is an arbitrary integer).

【0023】 前記多層基板は、セラミック多層基板で構成され、第1層1−1〜第n層は、 それぞれ誘電体層(または絶縁体層)となっている。 そして、第1層(多層基板の最外層)1−1には、貫通孔(この例では2つの 貫通孔)8が形成されており、第2層1−2上には、回路パターン(厚膜導体パ ターン)2に接続された電極パッド(厚膜導体パターン)3が形成されている。The multi-layer substrate is a ceramic multi-layer substrate, and each of the first layer 1-1 to the n-th layer is a dielectric layer (or an insulating layer). A through hole (two through holes in this example) 8 is formed in the first layer (outermost layer of the multilayer substrate) 1-1, and a circuit pattern (thickness) is formed on the second layer 1-2. Electrode pads (thick film conductor pattern) 3 connected to the film conductor pattern 2 are formed.

【0024】 この電極パッド3は、第1層1−1に形成された貫通孔8の位置と対応するよ うに位置決めして形成する。従って、各層1−1〜1−nが積層された状態では 、電極パッド3は、貫通孔8内に位置している。The electrode pad 3 is formed by positioning so as to correspond to the position of the through hole 8 formed in the first layer 1-1. Therefore, the electrode pad 3 is located in the through hole 8 when the layers 1-1 to 1-n are stacked.

【0025】 上記貫通孔8は、例えば多層基板の各層1−1〜1−nを構成するグリーンシ ートの積層工程の前の工程において、パンチング等により形成する。 また、電極パッド3も、前記グリーンシートの積層工程の前の工程において、 導体ペーストの印刷等により形成する(回路パターン2やコンデンサ、コイル等 のパターンと同時に形成する)。The through hole 8 is formed by punching or the like in a step before the step of laminating the green sheets that form the layers 1-1 to 1-n of the multilayer substrate. Further, the electrode pad 3 is also formed by printing a conductor paste or the like in the step before the step of laminating the green sheets (formed simultaneously with the pattern of the circuit pattern 2, capacitors, coils, etc.).

【0026】 その後、各グリーンシートを積層して焼成した後、半田バンプを形成する。 なお、第2層1−2上の回路パターン2、あるいは電極パッド3は、第3層、 あるいは第4層等に形成された回路パターン、あるいは回路素子(厚膜素子)と 接続されている場合もある(図示省略)。Then, after stacking and firing each green sheet, solder bumps are formed. When the circuit pattern 2 on the second layer 1-2 or the electrode pad 3 is connected to the circuit pattern formed on the third layer, the fourth layer or the like, or the circuit element (thick film element). There is also (not shown).

【0027】 図2のX−Y線方向における回路モジュールの断面は、図3Aのようになって いる。 図3Aに示したように、多層基板1の第1層1−1には貫通孔8が設けてあり 、第2層1−2上には、前記貫通孔8と対応する位置に、電極パッド3が設けて ある。The cross section of the circuit module in the direction of the XY line in FIG. 2 is as shown in FIG. 3A. As shown in FIG. 3A, a through hole 8 is provided in the first layer 1-1 of the multilayer substrate 1, and an electrode pad is provided on the second layer 1-2 at a position corresponding to the through hole 8. 3 is provided.

【0028】 この状態から、図3Bに示したように、貫通孔8内に、半田(高温半田)7を 入れ、その上から導体ボール(例えばCu、Alのボール)6を入れる。 そして、溶けた半田7により、導体ボール6を固着し、該導体ボール6と電極 パッド3を電気的に接続して半田バンプを形成する。From this state, as shown in FIG. 3B, the solder (high-temperature solder) 7 is put in the through hole 8, and the conductor ball (eg, Cu or Al ball) 6 is put thereon. Then, the conductor balls 6 are fixed by the melted solder 7, and the conductor balls 6 and the electrode pads 3 are electrically connected to form solder bumps.

【0029】 この場合、貫通孔8の周辺にある第1層の誘電体層(あるいは絶縁体層)がダ ムとして機能するから、従来のようにダムを作らなくても、貫通孔8に半田を入 れて、半田バンプを形成することができる。In this case, since the first dielectric layer (or insulating layer) around the through hole 8 functions as a dam, the through hole 8 can be soldered without forming a dam as in the conventional case. And solder bumps can be formed.

【0030】 上記のようにして形成した半田バンプを外部端子として用い、上記回路モジュ ールをマザーボードに実装した例を、図3Cに示す。 回路モジュールの実装時には、半田バンプをマザーボード10側(図では下側 )にして、該マザーボード10上にのせ、マザーボード10上に設けた共晶半田 9により、半田バンプ(導体ボール6)と、マザーボード10上の回路パターン 等と接続する。FIG. 3C shows an example in which the solder bumps formed as described above are used as external terminals and the circuit module is mounted on a mother board. When the circuit module is mounted, the solder bumps are placed on the mother board 10 side (lower side in the figure) and placed on the mother board 10. Connect with the circuit pattern etc. on 10.

【0031】 (他の実施例の説明) 以上実施例について説明したが、本考案は次のようにしても実施可能である。 (1) 半田バンプには、導体ボール6を使用しないで、半田(高温半田)7のみ で、半田バンプを形成してもよい。(Description of Other Embodiments) The embodiments have been described above, but the present invention can also be implemented as follows. (1) The solder bumps may be formed only by the solder (high-temperature solder) 7 without using the conductor balls 6 for the solder bumps.

【0032】 (2) 半田バンプは、外部端子として使用してもよいが、これを、多層基板1上 に実装する部品と接続するための端子として使用することもできる。 (3) 半田バンプの数は任意の数でよい。(2) The solder bump may be used as an external terminal, but it can also be used as a terminal for connecting with a component mounted on the multilayer substrate 1. (3) The number of solder bumps may be any number.

【0033】 (4) 半田バンプを形成した多層基板の面(最外層の外側の面)上には、回路パ ターン(あるいは配線パターン)や、回路素子の厚膜パターン(例えば、コンデ ンサ電極パターン、抵抗パターン)を設けてもよく、また、トランジスタ、チッ プコンデンサ等の部品を設けてもよい。(4) A circuit pattern (or a wiring pattern) or a thick film pattern (for example, a capacitor electrode pattern) of a circuit element is formed on the surface (outer surface of the outermost layer) of the multilayer substrate on which the solder bumps are formed. , A resistance pattern), or components such as a transistor and a chip capacitor.

【0034】 但し、半田バンプを、外部端子としてのみ使用する場合には、厚膜パターンを 形成することはできるが、大きな部品(例えば、トランジスタ、チップコンデン サ、チップコイル等)を搭載しない方が好ましい。However, when the solder bump is used only as an external terminal, a thick film pattern can be formed, but it is better not to mount a large component (eg, transistor, chip capacitor, chip coil, etc.). preferable.

【0035】 (4) 多層基板は、セラミック多層基板の外、例えば、ガラス−エポキシ系の基 板とすることも可能である。(4) The multilayer substrate may be, for example, a glass-epoxy-based substrate in addition to the ceramic multilayer substrate.

【0036】[0036]

【考案の効果】[Effect of the device]

以上説明したように、本考案によれば次のような効果がある。 (1) 半田バンプを形成する際、半田が流出しないようにするためのダムを必要 とするが、多層基板の最外層に貫通孔を設けることにより、従来のダムと同じ機 能を果たすことができる。 As described above, the present invention has the following effects. (1) When forming solder bumps, a dam is required to prevent the solder from flowing out.By providing a through hole in the outermost layer of the multilayer board, the same function as a conventional dam can be achieved. it can.

【0037】 従って、ダムを形成する工程が不要となり、その分回路モジュールの製造工程 が少なくなり、かつ簡単になる。 (2) 製造工程が少なくなるため、製品のコストダウンが可能となる。Therefore, the step of forming the dam becomes unnecessary, and the number of steps for manufacturing the circuit module is reduced and the process is simplified. (2) Since the manufacturing process is reduced, the cost of the product can be reduced.

【0038】 (3) 従来のようなダムを、厚膜技術で作るには、厚膜印刷等を繰り返して行う 必要があったが、本考案ではこのようなダムを作る必要がないため、大巾に製造 工数が少なくなる。(3) In order to make a conventional dam by the thick film technology, it was necessary to repeatedly perform thick film printing and the like, but in the present invention, it is not necessary to make such a dam, so The width reduces the number of manufacturing steps.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】本考案の一実施例における半田バンプ形成前の
回路モジュールの分解斜視図である。
FIG. 2 is an exploded perspective view of a circuit module before forming solder bumps according to an embodiment of the present invention.

【図3】一実施例における半田バンプ形成時の回路モジ
ュールの説明図である。
FIG. 3 is an explanatory diagram of a circuit module when forming a solder bump in one embodiment.

【図4】従来例における半田バンプ形成時の説明図であ
る。
FIG. 4 is an explanatory diagram when forming a solder bump in a conventional example.

【符号の説明】[Explanation of symbols]

1 多層基板 1−1〜1−4 多層基板の各層(第1層〜第4層) 2 回路パターン 3 電極パッド 4 ビア(ビアホール) 6 導体ボール 7 半田(高温半田) 8 貫通孔 1 Multilayer Substrate 1-1 to 1-4 Each Layer of Multilayer Substrate (1st to 4th Layers) 2 Circuit Pattern 3 Electrode Pad 4 Via (Via Hole) 6 Conductor Ball 7 Solder (High Temperature Solder) 8 Through Hole

Claims (3)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 少なくとも、多層基板の一面に半田バン
プを設けた多層基板による回路モジュールにおいて、 多層基板(1)の最外層である第1層(1−1)には、
貫通孔(8)を設け、上記第1層(1−1)に隣接した
内部層である第2層(1−2)上には、 上記貫通孔(8)内に臨む位置に、所定の回路と接続さ
れた電極パッド(3)を設けると共に、 上記貫通孔(8)に、半田バンプ(6、7)を設けたこ
とを特徴とする多層基板による回路モジュール。
1. A circuit module comprising at least a multilayer substrate, wherein solder bumps are provided on one surface of the multilayer substrate, wherein the first layer (1-1) which is the outermost layer of the multilayer substrate (1) comprises:
A through hole (8) is provided, and on the second layer (1-2) which is an inner layer adjacent to the first layer (1-1), a predetermined position is provided in the through hole (8). A circuit module using a multilayer substrate, characterized in that an electrode pad (3) connected to a circuit is provided and solder bumps (6, 7) are provided in the through hole (8).
【請求項2】 上記半田バンプ(6、7)が、外部の回
路と接続するための外部端子であることを特徴とした請
求項1記載の多層基板による回路モジュール。
2. The circuit module according to claim 1, wherein the solder bumps (6, 7) are external terminals for connecting to an external circuit.
【請求項3】 上記半田バンプ(6、7)が、上記多層
基板(1)に実装する部品と接続するための端子である
ことを特徴とした請求項1記載の多層基板による回路モ
ジュール。
3. The circuit module according to claim 1, wherein the solder bumps (6, 7) are terminals for connecting with components mounted on the multilayer board (1).
JP1118092U 1992-03-05 1992-03-05 Circuit module with multi-layer substrate Pending JPH0572177U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1118092U JPH0572177U (en) 1992-03-05 1992-03-05 Circuit module with multi-layer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1118092U JPH0572177U (en) 1992-03-05 1992-03-05 Circuit module with multi-layer substrate

Publications (1)

Publication Number Publication Date
JPH0572177U true JPH0572177U (en) 1993-09-28

Family

ID=11770871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1118092U Pending JPH0572177U (en) 1992-03-05 1992-03-05 Circuit module with multi-layer substrate

Country Status (1)

Country Link
JP (1) JPH0572177U (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307776B1 (en) * 1995-06-06 2001-11-22 엔도 마사루 Printed circuit boards
JP2007305774A (en) * 2006-05-11 2007-11-22 Shinko Electric Ind Co Ltd Substrate with built-in electronic component and its manufacturing method
JP2010129728A (en) * 2008-11-27 2010-06-10 Kyocera Corp Light-emitting device, and lighting system using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042765B2 (en) * 1977-06-27 1985-09-25 ドラゴコ・ゲルベルデインク・アンド・コムパニ−・ゲゼルシヤフト・ミト・ベシユレンクテル・ハフツング Bacterial growth inhibition methods and bacteriostatic agents
JPH021393A (en) * 1988-05-27 1990-01-05 Dainippon Printing Co Ltd Transfer sheet and laminating sheet

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042765B2 (en) * 1977-06-27 1985-09-25 ドラゴコ・ゲルベルデインク・アンド・コムパニ−・ゲゼルシヤフト・ミト・ベシユレンクテル・ハフツング Bacterial growth inhibition methods and bacteriostatic agents
JPH021393A (en) * 1988-05-27 1990-01-05 Dainippon Printing Co Ltd Transfer sheet and laminating sheet

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307776B1 (en) * 1995-06-06 2001-11-22 엔도 마사루 Printed circuit boards
JP2007305774A (en) * 2006-05-11 2007-11-22 Shinko Electric Ind Co Ltd Substrate with built-in electronic component and its manufacturing method
JP2010129728A (en) * 2008-11-27 2010-06-10 Kyocera Corp Light-emitting device, and lighting system using the same

Similar Documents

Publication Publication Date Title
US5369545A (en) De-coupling capacitor on the top of the silicon die by eutectic flip bonding
KR930010076B1 (en) Multilayer hybrid integrated circuit
US5828093A (en) Ceramic capacitor and semiconductor device in which the ceramic capacitor is mounted
JPH10289837A (en) Laminated electronic parts
JP3198661B2 (en) Dielectric resonator device and its mounting structure
JPH03156905A (en) Electronic component using stacked capacitor
JPH0572177U (en) Circuit module with multi-layer substrate
JP2873645B2 (en) Manufacturing method of ceramic multilayer wiring board
US6236558B1 (en) Multilayer electronic part
JPH04118987A (en) Mounting method for chip component
JP3767704B2 (en) Chip-type electronic components
JP3246166B2 (en) Thin film capacitors
JPH0734511B2 (en) Electronic component mounting structure of multilayer board and mounting method thereof
JPH02114697A (en) Hybrid integrated circuit device
JPH0237097B2 (en)
JPH02164096A (en) Multilayer electronic circuit board and its manufacture
JPH05166672A (en) Composite part
JP3423445B2 (en) LAMINATED COMPONENT AND ITS MANUFACTURING METHOD
JPH03252193A (en) Wiring board
JPS6347248B2 (en)
JPH03136396A (en) Electronic circuit component, manufacture thereof and electronic circuit apparatus
JPH0533016Y2 (en)
JPH0231794Y2 (en)
JPH06314885A (en) Multilayer printed wiring board module
JPH0314292A (en) Manufacture of high-density mounting module

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19971021