JP3246166B2 - Thin film capacitors - Google Patents

Thin film capacitors

Info

Publication number
JP3246166B2
JP3246166B2 JP03361394A JP3361394A JP3246166B2 JP 3246166 B2 JP3246166 B2 JP 3246166B2 JP 03361394 A JP03361394 A JP 03361394A JP 3361394 A JP3361394 A JP 3361394A JP 3246166 B2 JP3246166 B2 JP 3246166B2
Authority
JP
Japan
Prior art keywords
thin film
capacitor
electrode
dielectric
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03361394A
Other languages
Japanese (ja)
Other versions
JPH07245233A (en
Inventor
康行 内藤
行雄 坂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP03361394A priority Critical patent/JP3246166B2/en
Publication of JPH07245233A publication Critical patent/JPH07245233A/en
Application granted granted Critical
Publication of JP3246166B2 publication Critical patent/JP3246166B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は各種電子機器に用いるチ
ップタイプの薄膜コンデンサに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip type thin film capacitor used for various electronic devices.

【0002】[0002]

【従来の技術】近年、電子機器の急速な小型化、高性能
化にともない電子部品の小型化、高密度実装化の要請が
強まってきている。例えば、コンデンサの小型化には、
誘電体の誘電率を大きくしたり誘電体の厚みを薄くする
方法が行なわれ、また、コンデンサの高密度実装化に
は、チップ化して直接回路基板に実装する方法がとられ
てきた。
2. Description of the Related Art In recent years, with the rapid miniaturization and high performance of electronic devices, there has been an increasing demand for miniaturization of electronic components and high-density mounting. For example, to reduce the size of a capacitor,
A method of increasing the dielectric constant of the dielectric and a method of reducing the thickness of the dielectric have been used. In order to mount a capacitor at a high density, a method of forming a chip and mounting it directly on a circuit board has been adopted.

【0003】従来のコンデンサのうち、積層セラミック
コンデンサはこれらの要求に最も応えるものである。即
ち、セラミック誘電体を薄くしてさらに積み重ねること
によって小型化するとともに、回路基板へのはんだ付け
実装に適した外層電極を端部に形成することによってチ
ップ化に対応している。
[0003] Among the conventional capacitors, a multilayer ceramic capacitor most satisfies these requirements. That is, the ceramic dielectric is thinned and further stacked to reduce the size, and an outer layer electrode suitable for solder mounting on a circuit board is formed at an end to cope with chip formation.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
積層セラミックコンデンサにおいて、その誘電体厚み
は、その製造過程において生シートを積み重ねるときの
取扱い易さや精度を確保するためには5μm程度が限界
で、それ以上に薄くすることは非常に困難であった。し
たがって、コンデンサの小型化に限界を有していた。
However, in the conventional multilayer ceramic capacitor, the thickness of the dielectric is limited to about 5 μm in order to ensure easy handling and accuracy when stacking raw sheets in the manufacturing process. It was very difficult to make it thinner. Therefore, there has been a limit to miniaturization of the capacitor.

【0005】また、積層セラミックコンデンサは、その
端部の外層電極を回路基板のランド部にはんだ付けして
実装する。したがって、回路基板にはんだ付けランドの
スペースが必要となり、回路基板の小型化に限界があっ
た。
[0005] The multilayer ceramic capacitor is mounted by soldering an outer layer electrode at an end thereof to a land portion of a circuit board. Therefore, a space for soldering lands is required on the circuit board, and there is a limit to miniaturization of the circuit board.

【0006】そこで、本発明の目的は、より小型であっ
て、しかも回路基板上の実装スペースを減じることがで
きる構造を有する薄膜コンデンサを提供することにあ
る。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a thin film capacitor having a smaller size and a structure capable of reducing a mounting space on a circuit board.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するた
め、本発明の薄膜コンデンサは、絶縁基板の両主面に第
1、第2の容量電極が形成され、該第1、第2の容量電
極は貫通孔を介して互いに電気的に接続され、前記絶縁
基板の一方の主面に形成された前記第1の容量電極の上
に誘電体薄膜が形成され、該誘電体薄膜の上に前記第1
の容量電極とはギャップを置いて第3の容量電極が形成
され、前記第2の容量電極および第3の容量電極が外部
接続用の電極を兼ねていることを特徴とする。
In order to achieve the above object, a thin film capacitor according to the present invention has first and second capacitance electrodes formed on both main surfaces of an insulating substrate. The electrodes are electrically connected to each other through through holes, a dielectric thin film is formed on the first capacitance electrode formed on one main surface of the insulating substrate, and the dielectric thin film is formed on the dielectric thin film. First
A third capacitance electrode is formed with a gap from the first capacitance electrode, and the second capacitance electrode and the third capacitance electrode are externally connected.
It is characterized in that it also serves as an electrode for connection .

【0008】また、第2の容量電極と第3の容量電極の
上には、外層電極が形成され、外部接続用の電極とされ
ていることを特徴とする。
An outer layer electrode is formed on the second capacitor electrode and the third capacitor electrode to serve as an electrode for external connection .

【0009】そして、絶縁基板としてはガラス基板また
はセラミック基板、誘電体薄膜としてはセラミック誘電
体、容量電極としてはAg、Pd、Cu、Ni、Al、
AuおよびPtより選ばれた1種類以上、外層電極とし
てはAu、Pt、PdおよびAuより選ばれた1種類以
上が好ましい。
A glass substrate or a ceramic substrate is used as an insulating substrate, a ceramic dielectric is used as a dielectric thin film, and Ag, Pd, Cu, Ni, Al is used as a capacitor electrode.
One or more types selected from Au and Pt, and the outer layer electrode is preferably one or more types selected from Au, Pt, Pd and Au.

【0010】また、セラミック誘電体としては、チタン
酸バリウム、チタン酸ストロンチウム、チタン酸ジルコ
ン酸鉛およびニオブ酸マグネシウム酸鉛より選ばれた1
種類を主成分とすることが好ましい。
The ceramic dielectric is selected from barium titanate, strontium titanate, lead zirconate titanate and lead magnesium niobate.
It is preferable that the type is the main component.

【0011】[0011]

【作用】本発明の薄膜コンデンサは、誘電体として厚み
が1μm以下の薄膜のセラミック誘電体を用いる。した
がって、小型のコンデンサを得ることができる。
The thin-film capacitor of the present invention uses a thin-film ceramic dielectric having a thickness of 1 μm or less as the dielectric. Therefore, a small capacitor can be obtained.

【0012】また、本発明の薄膜コンデンサは、上下の
主面に外部接続用の電極を有する構造としているため、
一方の外部接続用の電極をはんだ付し、他方の外部接続
用の電極をワイヤーボンディングして回路基板に実装で
きる。
Further, since the thin film capacitor of the present invention has a structure having electrodes for external connection on the upper and lower main surfaces,
One external connection electrode can be soldered, and the other external connection electrode can be wire-bonded and mounted on a circuit board.

【0013】[0013]

【実施例】以下、本発明の薄膜コンデンサの実施例を図
面に基づいて説明する。図1は、第1の実施例を示す薄
膜コンデンサ11の斜視図、図2は図1のX−X線に沿
う断面図である。図1において、1は結晶化ガラスから
なる絶縁基板、3は誘電体薄膜、5は一方の外層電極で
ある。また、図2において、2、2´は絶縁基板1の両
主面に形成され貫通孔7を介して互いに電気的に接続さ
れている第1、第2の容量電極、4は第3の容量電極、
6は他方の外層電極である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the thin film capacitor of the present invention will be described below with reference to the drawings. FIG. 1 is a perspective view of a thin film capacitor 11 showing a first embodiment, and FIG. 2 is a cross-sectional view taken along line XX of FIG. In FIG. 1, 1 is an insulating substrate made of crystallized glass, 3 is a dielectric thin film, and 5 is one outer layer electrode. In FIG. 2, reference numerals 2 and 2 ′ are formed on both main surfaces of the insulating substrate 1 and are electrically connected to each other through the through holes 7. electrode,
6 is the other outer layer electrode.

【0014】次に、本発明の薄膜コンデンサの製造方法
を図2に基づき説明する。まず、1mm角、厚み200
μmの結晶化ガラスからなる絶縁基板1に化学エッチン
グ法により直径300μmの貫通孔7を形成した。次
に、その絶縁基板1の両主面に、ペースト印刷法によ
り、導電成分としてAgを80重量%とPdを20重量
%含有する導電ペーストを印刷した後、800℃で焼付
けて、両主面に750μm角の正方形で、かつ導電ペー
スト印刷時に貫通孔7の中に充填された導電ペーストで
互いに電気的に接続された第1、第2の容量電極2、2
´を形成した。
Next, a method of manufacturing the thin film capacitor of the present invention will be described with reference to FIG. First, 1mm square, thickness 200
Through holes 7 having a diameter of 300 μm were formed in an insulating substrate 1 made of crystallized glass of μm by a chemical etching method. Next, a conductive paste containing 80% by weight of Ag and 20% by weight of Pd as conductive components is printed on both main surfaces of the insulating substrate 1 by a paste printing method, and then baked at 800 ° C. The first and second capacitor electrodes 2 and 2 each having a square shape of 750 μm square and electrically connected to each other by a conductive paste filled in the through holes 7 at the time of printing the conductive paste.
'Was formed.

【0015】次に、絶縁基板1の一方の主面に形成され
た第1の容量電極2の上全面に、CVD法により、チタ
ン酸ストロンチウムの誘電体薄膜3を約0.7ミクロン
の厚みで形成した。その後、この誘電体薄膜3の上にC
uを真空蒸着して、700μm角の正方形の第3の容量
電極4を形成した。
Next, a dielectric thin film 3 of strontium titanate having a thickness of about 0.7 μm is formed on the entire surface of the first capacitor electrode 2 formed on one main surface of the insulating substrate 1 by CVD. Formed. Thereafter, C is placed on the dielectric thin film 3.
u was vacuum-deposited to form a 700 μm square third capacitor electrode 4.

【0016】最後にAuの電解めっきにより、第3の容
量電極4の上に外層電極5を、第2の容量電極2´の上
に外層電極6を形成し、図2に示す薄膜コンデンサ11
を得た。
Finally, an outer electrode 5 is formed on the third capacitor electrode 4 and an outer electrode 6 is formed on the second capacitor electrode 2 'by electrolytic plating of Au.
I got

【0017】図3に、このようにして得られた薄膜コン
デンサの実装例を示す。本発明の薄膜コンデンサ11の
他方の外層電極6を回路基板12にはんだ付けし、一方
の外層電極5と回路基板12上の電極(図示せず)とを
ワイヤーボンディングにより金線13で接続した。
FIG. 3 shows a mounting example of the thin film capacitor thus obtained. The other outer layer electrode 6 of the thin film capacitor 11 of the present invention was soldered to a circuit board 12, and one outer layer electrode 5 and an electrode (not shown) on the circuit board 12 were connected by a gold wire 13 by wire bonding.

【0018】上記実装方法を採用したことにより、回路
基板上にコンデンサを実装し配線するときのはんだ付け
ランドの占有スペースは不要となり、コンデンサの小型
化と相まって回路基板上の実装スペースを小さくするこ
とができた。
By adopting the above mounting method, the space occupied by the soldering lands when mounting and wiring the capacitor on the circuit board becomes unnecessary, and the mounting space on the circuit board is reduced along with the miniaturization of the capacitor. Was completed.

【0019】なお、本発明の薄膜コンデンサの製造方法
は、上記実施例に限定されるものではない。即ち、第
1、第2の容量電極の形成方法としては、ペースト印刷
法以外に、貫通孔の直径を約100μm程度にしたうえ
でメッキ法で形成することもできる。また、第3の容量
電極の形成方法としては、真空蒸着法以外に、ペースト
印刷法で形成することもできる。
The method of manufacturing a thin film capacitor according to the present invention is not limited to the above embodiment. That is, as the method for forming the first and second capacitor electrodes, in addition to the paste printing method, the first and second capacitor electrodes may be formed by plating with the diameter of the through hole being about 100 μm. The third capacitor electrode can be formed by a paste printing method other than the vacuum evaporation method.

【0020】また、上記実施例において、絶縁基板とし
てガラス基板を用いているが、これに限定されることな
く、セラミック基板を同様に用いることができる。
In the above embodiment, a glass substrate is used as an insulating substrate. However, the present invention is not limited to this, and a ceramic substrate can be used similarly.

【0021】さらに、上記実施例において、容量電極と
してAg−Pd合金とCuを、外層電極としてAuを用
いているが、これに限定されるものではない。例えば、
容量電極としては、Ag−Pd合金やCu以外にコンデ
ンサの電極として公知のNi、Al、Au、Pt等を単
独あるいは組み合わせて、あるいはAg(下層)−Ni
(上層)、Cu(下層)−Ni(上層)等に多層化した
ものを適宜用いることができる。また、外層電極として
もAu以外にワイヤーボンディング性の良いPt、P
d、Ag等を単独あるいは組み合わせて用いることがで
きる。
Further, in the above embodiment, an Ag-Pd alloy and Cu are used as the capacitor electrodes, and Au is used as the outer layer electrodes. However, the present invention is not limited to this. For example,
As the capacitor electrode, in addition to the Ag-Pd alloy and Cu, known Ni, Al, Au, Pt, and the like as the capacitor electrode may be used alone or in combination, or Ag (lower layer) -Ni
(Multilayer) such as (upper layer) and Cu (lower layer) -Ni (upper layer) can be used as appropriate. Pt, Pt having good wire bonding properties other than Au as an outer layer electrode
d, Ag, etc. can be used alone or in combination.

【0022】また、上記実施例において、誘電体薄膜と
してチタン酸ストロンチウムを用いているが、これに限
定されることはなく、例えばチタン酸バリウム、チタン
酸ストロンチウム、チタン酸ジルコン酸鉛、ニオブ酸マ
グネシウム酸鉛等を主成分とする種々の高誘電率系ある
いは温度補償用のセラミック誘電体を用いることができ
る。なかでも、CVD法により形成した、チタン酸スト
ロンチウムあるいはニオブ酸マグネシウム酸鉛を主成分
とする薄膜は、セラミック誘電体として最適である。
In the above embodiment, strontium titanate is used as the dielectric thin film. However, the present invention is not limited to this. For example, barium titanate, strontium titanate, lead zirconate titanate, magnesium niobate may be used. Various high-dielectric-constant systems mainly composed of lead acid or the like or ceramic dielectrics for temperature compensation can be used. Among them, a thin film formed mainly by strontium titanate or lead magnesium niobate formed by the CVD method is most suitable as a ceramic dielectric.

【0023】そして、はんだ耐熱性に優れた材質を用い
てはんだ付けに耐える厚みに第1、第2の容量電極を形
成し、ボンディング性に優れた材質を用いて第3の容量
電極を形成することにより、容量電極上への外層電極の
形成を省略することもできる。
Then, the first and second capacitance electrodes are formed to have a thickness that can withstand soldering by using a material having excellent solder heat resistance, and the third capacitance electrode is formed by using a material having excellent bonding property. Thus, the formation of the outer layer electrode on the capacitor electrode can be omitted.

【0024】また、コンデンサの形状は、電極形状を含
めて本実施例に限られるものではない。以下に他の実施
例を示す。図4は第2の実施例を示し、絶縁基板1に2
つの貫通孔7a、7bを形成し、第1の容量電極2の上
に形成された誘電体薄膜3の上に、2つに分割して第3
の容量電極4a、4bを形成し、その上に外層電極5
a、5bを2つに分割して形成することにより、同一コ
ンデンサの中で2種類の異なる容量成分が得られるよう
にしたものである。その他の部分は、第1の実施例であ
る図1および図2と同一であるので、同一番号を付して
説明は省略する。
The shape of the capacitor, including the shape of the electrodes, is not limited to this embodiment. Another embodiment will be described below. FIG. 4 shows a second embodiment, in which the insulating substrate 1
Three through-holes 7a and 7b are formed, and are divided into two on the dielectric thin film 3 formed on the first capacitance electrode 2 to form a third through-hole.
Are formed, and the outer electrode 5 is formed thereon.
By dividing a and b into two, two different capacitance components can be obtained in the same capacitor. The other parts are the same as those of the first embodiment shown in FIGS. 1 and 2, and the same reference numerals are given and the description is omitted.

【0025】なお、図3に示す実装例においては、本発
明の薄膜コンデンサを回路基板上に直接実装する場合を
示したが、これ以外にLSI等の半導体素子上に本発明
の薄膜コンデンサを取り付け半導体素子と電気的に接続
することもできる。この場合は、回路基板上にコンデン
サの実装に必要な特別の実装スペースやはんだ付けスペ
ースを必要とせず、回路基板をさらに小型にすることが
できる。
Although the thin film capacitor of the present invention is directly mounted on a circuit board in the mounting example shown in FIG. 3, the thin film capacitor of the present invention is mounted on a semiconductor device such as an LSI. It can be electrically connected to a semiconductor element. In this case, no special mounting space or soldering space necessary for mounting the capacitor on the circuit board is required, and the circuit board can be further reduced in size.

【0026】[0026]

【発明の効果】以上の説明で明らかなように、本発明の
薄膜コンデンサは、従来の積層セラミックコンデンサよ
り誘電体厚みが1桁程度も薄い。したがって、小型のコ
ンデンサを得ることができる。
As is apparent from the above description, the thin film capacitor of the present invention has a dielectric thickness which is about one digit thinner than that of a conventional multilayer ceramic capacitor. Therefore, a small capacitor can be obtained.

【0027】また、本発明の薄膜コンデンサは、上下の
主面に外部接続用の電極を有する構造としているため、
一方の外部接続用の電極をはんだ付し、他方の外部接続
用の電極をワイヤーボンディングして回路基板に実装で
きる。したがって、回路基板上にコンデンサを実装し配
線するときのはんだ付けランドの占有スペースは不要と
なり、回路基板上の実装スペースを小さくすることがで
きる。
Further, the thin film capacitor of the present invention has a structure having electrodes for external connection on the upper and lower main surfaces.
One external connection electrode can be soldered, and the other external connection electrode can be wire-bonded and mounted on a circuit board. Therefore, the space occupied by the soldering lands when mounting and wiring the capacitor on the circuit board becomes unnecessary, and the mounting space on the circuit board can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の薄膜コンデンサの第1の実施例を示す
斜視図である。
FIG. 1 is a perspective view showing a first embodiment of a thin film capacitor of the present invention.

【図2】図1のX−X線に沿う断面図である。FIG. 2 is a cross-sectional view taken along line XX of FIG.

【図3】本発明の薄膜コンデンサを実装した状態を示す
断面図である。
FIG. 3 is a sectional view showing a state where the thin film capacitor of the present invention is mounted.

【図4】本発明の薄膜コンデンサの第2の実施例を示す
断面図である。
FIG. 4 is a sectional view showing a second embodiment of the thin film capacitor of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2、2´、4 容量電極 3 誘電体薄膜 5、6 外層電極 7 貫通孔 11 薄膜コンデンサ DESCRIPTION OF SYMBOLS 1 Insulating substrate 2, 2 ', 4 Capacitance electrode 3 Dielectric thin film 5, 6 Outer layer electrode 7 Through hole 11 Thin film capacitor

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01G 4/00 - 4/12 H01G 4/14 - 4/42 H01G 13/00 - 13/06 ────────────────────────────────────────────────── ─── Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01G 4/00-4/12 H01G 4/14-4/42 H01G 13/00-13/06

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁基板の両主面に第1、第2の容量電
極が形成され、該第1、第2の容量電極は貫通孔を介し
て互いに電気的に接続され、前記絶縁基板の一方の主面
に形成された前記第1の容量電極の上に誘電体薄膜が形
成され、該誘電体薄膜の上に前記第1の容量電極とはギ
ャップを置いて第3の容量電極が形成され、前記第2の
容量電極および第3の容量電極が外部接続用の電極を兼
ていることを特徴とする薄膜コンデンサ。
A first and a second capacitor electrode are formed on both main surfaces of an insulating substrate, and the first and second capacitor electrodes are electrically connected to each other through a through hole. A dielectric thin film is formed on the first capacitor electrode formed on one main surface, and a third capacitor electrode is formed on the dielectric thin film with a gap from the first capacitor electrode. And the second
The capacitance electrode and the third capacitance electrode also serve as external connection electrodes.
Thin film capacitor, characterized in that it is sleep.
【請求項2】 第2の容量電極と第3の容量電極の上に
は、外層電極が形成され、外部接続用の電極とされてい
ることを特徴とする請求項1記載の薄膜コンデンサ。
2. The thin film capacitor according to claim 1, wherein an outer layer electrode is formed on the second capacitor electrode and the third capacitor electrode, and serves as an electrode for external connection .
【請求項3】 絶縁基板は、ガラス基板およびセラミッ
ク基板より選ばれた1種類からなることを特徴とする請
求項1または請求項2記載の薄膜コンデンサ。
3. The thin film capacitor according to claim 1, wherein the insulating substrate is made of one selected from a glass substrate and a ceramic substrate.
【請求項4】 誘電体薄膜は、セラミック誘電体からな
ることを特徴とする請求項1または請求項2記載の薄膜
コンデンサ。
4. The thin film capacitor according to claim 1, wherein the dielectric thin film is made of a ceramic dielectric.
【請求項5】 セラミック誘電体は、チタン酸バリウ
ム、チタン酸ストロンチウム、チタン酸ジルコン酸鉛お
よびニオブ酸マグネシウム酸鉛より選ばれた1種類を主
成分とすることを特徴とする請求項4記載の薄膜コンデ
ンサ。
5. The ceramic dielectric according to claim 4, wherein the ceramic dielectric comprises one of barium titanate, strontium titanate, lead zirconate titanate and lead magnesium niobate as a main component. Thin film capacitors.
【請求項6】 容量電極は、Ag、Pd、Cu、Ni、
Al、AuおよびPtより選ばれた1種類以上からなる
ことを特徴とする請求項1または請求項2記載の薄膜コ
ンデンサ。
6. The capacitor electrode is made of Ag, Pd, Cu, Ni,
3. The thin film capacitor according to claim 1, comprising at least one selected from Al, Au, and Pt.
【請求項7】 外層電極は、Au、Pt、PdおよびA
gより選ばれた1種類以上からなることを特徴とする請
求項2記載の薄膜コンデンサ。
7. An outer electrode comprising Au, Pt, Pd and A
3. The thin film capacitor according to claim 2, comprising at least one kind selected from g.
【請求項8】 絶縁基板は結晶化ガラスからなり、誘電
体薄膜は主成分がチタン酸ストロンチウムあるいはニオ
ブ酸マグネシウム酸鉛からなり、第1、第2の容量電極
はAg−Pd合金からなり、第3の容量電極はCuから
なり、外層電極はAuからなることを特徴とする請求項
2記載の薄膜コンデンサ。
8. The insulating substrate is made of crystallized glass, the dielectric thin film is mainly made of strontium titanate or lead magnesium niobate, and the first and second capacitor electrodes are made of an Ag—Pd alloy. 3. The thin film capacitor according to claim 2, wherein the capacitor electrode of No. 3 is made of Cu, and the outer layer electrode is made of Au.
JP03361394A 1994-03-03 1994-03-03 Thin film capacitors Expired - Lifetime JP3246166B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03361394A JP3246166B2 (en) 1994-03-03 1994-03-03 Thin film capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03361394A JP3246166B2 (en) 1994-03-03 1994-03-03 Thin film capacitors

Publications (2)

Publication Number Publication Date
JPH07245233A JPH07245233A (en) 1995-09-19
JP3246166B2 true JP3246166B2 (en) 2002-01-15

Family

ID=12391315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03361394A Expired - Lifetime JP3246166B2 (en) 1994-03-03 1994-03-03 Thin film capacitors

Country Status (1)

Country Link
JP (1) JP3246166B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4635936B2 (en) * 2006-03-29 2011-02-23 Tdk株式会社 Dielectric element and manufacturing method thereof
JP4920335B2 (en) 2006-08-07 2012-04-18 新光電気工業株式会社 Capacitor built-in interposer, manufacturing method thereof, and electronic component device
JP4783692B2 (en) 2006-08-10 2011-09-28 新光電気工業株式会社 Capacitor-embedded substrate, manufacturing method thereof, and electronic component device
WO2015022784A1 (en) * 2013-08-13 2015-02-19 株式会社村田製作所 Electronic component and method of manufacturing same

Also Published As

Publication number Publication date
JPH07245233A (en) 1995-09-19

Similar Documents

Publication Publication Date Title
US6757178B2 (en) Electronic circuit equipment using multilayer circuit board
KR930010076B1 (en) Multilayer hybrid integrated circuit
JPS63501993A (en) Electrically variable piezoelectric hybrid capacitor
US5828093A (en) Ceramic capacitor and semiconductor device in which the ceramic capacitor is mounted
JPH0897070A (en) Ceramic capacitor
JP2970334B2 (en) Chip type three-terminal capacitor
JPH0547586A (en) Capacitor
JP3246166B2 (en) Thin film capacitors
JP2001155953A (en) Multi-terminal laminated ceramic capacitor for three- dimensional mounting
JPH1167586A (en) Chip-type network electronic component
US11657968B2 (en) Multilayer capacitor and board having the same
US4568999A (en) Multilayer ceramic capacitor on printed circuit
JPH0115164Y2 (en)
JPH0563928B2 (en)
JPH0817675A (en) Chip type laminated ceramic capacitor
JP2001177008A (en) Circuit board provided with built-in capacitor and semiconductor device using the same
JP2006005309A (en) Capacitor device
JPH11345734A (en) Laminated ceramic capacitor
JP2006066443A (en) Surface-mounting multiple capacitor
JPS59197120A (en) Ultrafine film condenser
JP2817372B2 (en) Capacitor
JPH022318B2 (en)
JP3492853B2 (en) Circuit board with capacitive element
JP2001345232A (en) Thin film electronic part and substrate
JP3187239B2 (en) Package for storing semiconductor elements

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 12

EXPY Cancellation because of completion of term