JPH057190A - Line adaptor - Google Patents
Line adaptorInfo
- Publication number
- JPH057190A JPH057190A JP3000801A JP80191A JPH057190A JP H057190 A JPH057190 A JP H057190A JP 3000801 A JP3000801 A JP 3000801A JP 80191 A JP80191 A JP 80191A JP H057190 A JPH057190 A JP H057190A
- Authority
- JP
- Japan
- Prior art keywords
- serial data
- reception
- transmission
- data
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はシリアル入出力装置と通
信回線の間で多重化されたシリアルデータの送受信を制
御する回線アダプタ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a line adapter device for controlling transmission / reception of serial data multiplexed between a serial input / output device and a communication line.
【0002】[0002]
【従来の技術】従来の回線アダプタ装置における送信シ
リアルデータの多重化及び、受信シリアルデータの分離
は、送信側に送信シリアルデータ多重化制御装置を、受
信側に受信シリアルデータ分離制御装置を設け、各チャ
ネルのシリアル入出力装置に対し、送信側フレームイネ
ーブル信号と、受信側フレームイネーブル信号などの制
御信号を別々に作成し、送信側と受信側で別々に制御を
行っていた。2. Description of the Related Art In the conventional line adapter device, for multiplexing transmission serial data and separating reception serial data, a transmission serial data multiplexing control device is provided on the transmission side and a reception serial data separation control device is provided on the reception side. Control signals such as a transmission side frame enable signal and a reception side frame enable signal are separately created for the serial input / output device of each channel, and the transmission side and the reception side are separately controlled.
【0003】[0003]
【発明が解決しようとする課題】上述した従来の回線ア
ダプタ装置における送信シリアルデータの多重化及び、
受信シリアルデータの分離は、送信側と受信側で別々に
制御を行っていた為、ハードウェア量が多くなり、又、
各チャネルのシリアル入出力装置に対するインタフェー
ス信号線が送信側と受信側で別々に存在するため信号線
の本数が多くなる。さらに近年、回線が高速になるにつ
れ、伝送フレーム中の1フレーム内に収容可能なチャネ
ル数が増加する傾向にあるが、チャネル数が多いほど送
信側フレームイネーブル信号や、受信側フレームイネー
ブル信号のビット本数が多くなり、インタフェース信号
線が複雑化する。Multiplexing of transmission serial data in the above-mentioned conventional line adapter device, and
Separation of the received serial data was controlled separately on the transmission side and the reception side, so the amount of hardware increased, and
Since the interface signal line for the serial input / output device of each channel exists separately on the transmitting side and the receiving side, the number of signal lines increases. Further, in recent years, the number of channels that can be accommodated in one frame of a transmission frame tends to increase as the line speed becomes higher. However, as the number of channels increases, the number of bits of the transmission side frame enable signal and the reception side frame enable signal increases. The number of lines increases, and the interface signal line becomes complicated.
【0004】本発明の目的は、以上の欠点を解決し、送
信シリアルデータ多重化制御装置と、受信シリアルデー
タ分離制御装置とを送受信シリアルデータ多重分離制御
装置として共有することにより、ハードウェア量の削減
と、インタフェースの簡略化を行うことにある。An object of the present invention is to solve the above-mentioned drawbacks and to share a transmission serial data multiplexing control device and a reception serial data demultiplexing control device as a transmission / reception serial data demultiplexing control device, thereby reducing the hardware amount. It is to reduce and simplify the interface.
【0005】[0005]
【課題を解決するための手段】第1の発明は、複数の予
じめチャネルが割り当てられたシリアル入出力装置と通
信回線の間で多重化されたシリアルデータの送受信を制
御する回線アダプタ装置において、前記通信回線からラ
インドライバ/レシーバを介して受信シリアルデータを
受信し前記受信シリアルデータをチャネル単位に分離し
前記チャネル単位のデータを前記チャネルに対応する前
記シリアル入出力装置に順番に取り込ませる送受信フレ
ームイネーブル信号を出力するとともに予じめ具備した
記憶装置から出力される第二の送信シリアルデータを受
けて前記受信シリアルデータと同期させて前記ラインド
ライバ/レシーバを介して前記通信回線に出力する送受
信シリアルデータ多重分離制御装置と、前記送受信フレ
ームイネーブル信号により示された前記各チャネルのシ
リアル入出力装置から出力される第一の送信シリアルデ
ータにおける各チャネルデータを前記受信シリアルデー
タより取り出された受信クロック,受信フレーム同期信
号に同期して前記記憶装置に予じめ決められたアドレス
から順番に書き込み、前記記憶装置から前記受信クロッ
ク,受信フレーム同期信号に同期して前記書き込まれた
第一の送信シリアルデータの各チャネルデータを予じめ
決められた時間だけ遅らせた形で順番に読み出し前記第
二の送信シリアルデータとして出力する書き込み読み出
し制御部とから構成される。A first aspect of the present invention is a line adapter device for controlling transmission and reception of serial data multiplexed between a serial input / output device to which a plurality of prediction channels are assigned and a communication line. A transmission / reception in which received serial data is received from the communication line via a line driver / receiver, the received serial data is separated into channel units, and the channel unit data is sequentially fetched into the serial input / output device corresponding to the channel. Transmission and reception of outputting a frame enable signal and receiving second transmission serial data output from a storage device provided in advance and outputting the same to the reception serial data to the communication line via the line driver / receiver A serial data demultiplexing control device and the transmission / reception frame enable signal. In the storage device, each channel data in the first transmission serial data output from the serial input / output device of each channel indicated by is synchronized with the reception clock and the reception frame synchronization signal extracted from the reception serial data. A predetermined time for writing each channel data of the first transmission serial data written in synchronization with the reception clock and the reception frame synchronization signal from the storage device in order from a predetermined address. And a writing / reading control unit that sequentially reads out the data and outputs it as the second transmission serial data.
【0006】[0006]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【0007】図1は本発明の一実施例を示すブロック図
である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【0008】本実施例の回線アダプタ装置は、図1に示
すように、各チャネルのシリアル入出力装置1〜5、送
信シリアルデータ6、受信シリアルデータ7、送受信フ
レームイネーブル信号8、記憶装置9、送受信シリアル
データ多重分離制御装置10、送受信シリアルデータの
電気的特性のレベル変換を行うラインドライバ/レシー
バ11、通信回線受信データより抽出した受信クロック
12、受信フレーム同期信号13、書き込み読み出し制
御部14から構成される。As shown in FIG. 1, the line adapter device of this embodiment has serial input / output devices 1 to 5 for each channel, transmission serial data 6, reception serial data 7, transmission / reception frame enable signal 8, storage device 9, From the transmission / reception serial data demultiplexing control device 10, the line driver / receiver 11 that performs level conversion of the electrical characteristics of the transmission / reception serial data, the reception clock 12 extracted from the communication line reception data, the reception frame synchronization signal 13, and the write / read control unit 14. Composed.
【0009】図2は複数チャネルの送受信シリアルデー
タが多重されている通信回線上の伝送フレーム構成を示
す。伝送フレームは、1チャネル8ビットで構成される
24のチャネルと、1ビット(Fビット)により構成さ
れる。FIG. 2 shows a transmission frame structure on a communication line in which transmission / reception serial data of a plurality of channels are multiplexed. The transmission frame is composed of 24 channels, each channel consisting of 8 bits, and 1 bit (F bit).
【0010】図3は伝送フレーム構成内における送信シ
リアルデータ6内のビット位置と、記憶装置9の出力デ
ータ3−1と、受信シリアルデータ7内のビット位置と
の対応を示す。送信シリアルデータ6と受信シリアルデ
ータ7は、通信回線受信データより抽出した受信クロッ
ク12に同期しており、クロック1周期に対して1ビッ
トのデータを有する。FIG. 3 shows the correspondence between the bit position in the transmission serial data 6 in the transmission frame structure, the output data 3-1 of the storage device 9 and the bit position in the reception serial data 7. The transmission serial data 6 and the reception serial data 7 are synchronized with the reception clock 12 extracted from the communication line reception data, and have 1-bit data for one clock cycle.
【0011】受信シリアルデータ7は通信回線及びライ
ンドライバ/レシーバ11を経て、送受信シリアルデー
タ多重分離制御装置10にてチャネル毎に分離され、送
受信シリアルデータ多重分離制御装置10で受信シリア
ルデータ7を基に作られる送受信フレームイネーブル信
号8により各チャネルのシリアル入出力装置1〜5へ入
力される。The reception serial data 7 is separated into each channel by the transmission / reception serial data demultiplexing control device 10 via the communication line and the line driver / receiver 11, and the reception / transmission serial data demultiplexing control device 10 uses the reception serial data 7 as a basis. It is input to the serial input / output devices 1 to 5 of each channel by the transmission / reception frame enable signal 8 created in the above.
【0012】又、送信シリアルデータ6は、送受信フレ
ームイネーブル信号8により示された各チャネルのシリ
アル入出力装置1〜5により出力され記憶装置9へ書き
込まれる。The transmission serial data 6 is output by the serial input / output devices 1 to 5 of each channel indicated by the transmission / reception frame enable signal 8 and written in the storage device 9.
【0013】記憶装置9への送信データの書き込みは、
書き込み読み出し制御部14により受信クロック12、
受信フレーム同期信号13に同期して行われ、予じめ決
められたアドレスから送信シリアルデータ6のチャネル
1からチャネル24まで順番に書き込まれ予じめ決めら
れた数のフレームを書き込むと元のアドレスに戻るよう
に制御される。Writing the transmission data to the storage device 9
The write / read controller 14 controls the reception clock 12,
It is performed in synchronization with the reception frame synchronization signal 13 and is written in order from the predetermined address to the channel 1 to the channel 24 of the transmission serial data 6, and when the predetermined number of frames are written, the original address is written. Controlled to return to.
【0014】記憶装置9からの受信データの読み出し
は、同様に書き込み読み出し制御部14により受信クロ
ック12、受信フレーム同期信号13に同期して行わ
れ、書き込まれたチャネルデータを出力データ3−1に
示す如く書き込みデータとは予じめ決められた時間だけ
遅らせた形で行われる。Similarly, the reading of the received data from the storage device 9 is performed by the write / read controller 14 in synchronization with the received clock 12 and the received frame synchronization signal 13, and the written channel data is output as the output data 3-1. As shown in the figure, the write data is delayed by a predetermined time.
【0015】この記憶装置9における書き込み読み出し
制御は、送信シリアルデータ6のシリアル入出力装置1
〜5からの出力が受信クロック12、受信フレーム同期
信号13に同期して行われるため、送受信シリアルデー
タ多重分離制御装置10において送信データが受信デー
タよりもディレイすることにより同期処理が行えず、そ
のため送信シリアルデータ6を1フレーム遅らせ受信シ
リアルデータ7と同期を取らせるために行われる。Writing / reading control in the storage device 9 is performed by the serial input / output device 1 of the transmission serial data 6.
Since the outputs from 5 to 5 are performed in synchronization with the reception clock 12 and the reception frame synchronization signal 13, the transmission / reception serial data demultiplexing control device 10 delays the transmission data with respect to the reception data, so that the synchronization processing cannot be performed. This is performed in order to delay the transmission serial data 6 by one frame and synchronize it with the reception serial data 7.
【0016】以上の動作により、送信シリアルデータ6
と受信シリアルデータ7との同期が取れるため、送受信
フレームイネーブル信号8と送受信シリアルデータ多重
分離制御装置10は送信側と受信側とで共用することが
出来、又、シリアル入出力装置1〜5と送受信シリアル
データ多重分離制御装置10間のインタフェースを減ら
すことが出来る。By the above operation, the transmission serial data 6
And the reception serial data 7 are synchronized with each other, the transmission / reception frame enable signal 8 and the transmission / reception serial data demultiplexing control device 10 can be shared between the transmission side and the reception side. The number of interfaces between the transmission / reception serial data demultiplexing control device 10 can be reduced.
【0017】[0017]
【発明の効果】以上説明したように、本発明の回線アダ
プタ装置は、送信シリアルデータと受信シリアルデータ
との同期を取り、送受信フレームイネーブル信号と送受
信シリアルデータ多重分離制御装置を送信側と受信側と
で共用することが出来るようにしたことにより、ハード
ウェア量を削減し、又シリアル入出力装置に対するイン
タフェース線を減らすことが出来る効果を有している。As described above, in the line adapter device of the present invention, the transmission serial data and the reception serial data are synchronized, and the transmission / reception frame enable signal and the transmission / reception serial data demultiplexing control device are provided on the transmission side and the reception side. Since it can be shared by both, there is an effect that the amount of hardware can be reduced and the number of interface lines for the serial input / output device can be reduced.
【図1】本発明の回線アダプタ装置の一実施例を示すブ
ロック図である。FIG. 1 is a block diagram showing an embodiment of a line adapter device of the present invention.
【図2】本実施例の通信回線上の伝送フレーム構成を示
す図である。FIG. 2 is a diagram showing a transmission frame configuration on a communication line of the present embodiment.
【図3】本実施例の動作説明図である。FIG. 3 is an operation explanatory diagram of the present embodiment.
1 シリアル入出力装置 2 シリアル入出力装置 3 シリアル入出力装置 3−1 記憶装置9の出力データ 4 シリアル入出力装置 5 シリアル入出力装置 6 送信シリアルデータ 7 受信シリアルデータ 8 送受信フレームイネーブル信号 9 記憶装置 10 送受信シリアルデータ多重分離制御装置 11 ラインドライバ/レシーバ 12 受信クロック 13 受信フレーム同期信号 14 書き込み読み出し制御部 1 serial input / output device 2 serial input / output device 3 serial input / output device 3-1 output data of storage device 9 serial input / output device 5 serial input / output device 6 transmission serial data 7 reception serial data 8 transmission / reception frame enable signal 9 storage device 10 Transmit / Receive Serial Data Multiplexing / Demultiplexing Control Device 11 Line Driver / Receiver 12 Receive Clock 13 Receive Frame Synchronization Signal 14 Write / Read Controller
Claims (1)
シリアル入出力装置と通信回線の間で多重化されたシリ
アルデータの送受信を制御する回線アダプタ装置におい
て、前記通信回線からラインドライバ/レシーバを介し
て受信シリアルデータを受信し前記受信シリアルデータ
をチャネル単位に分離し前記チャネル単位のデータを前
記チャネルに対応する前記シリアル入出力装置に順番に
取り込ませる送受信フレームイネーブル信号を出力する
とともに予じめ具備した記憶装置から出力される第二の
送信シリアルデータを受けて前記受信シリアルデータと
同期させて前記ラインドライバ/レシーバを介して前記
通信回線に出力する送受信シリアルデータ多重分離制御
装置と、前記送受信フレームイネーブル信号により示さ
れた前記各チャネルのシリアル入出力装置から出力され
る第一の送信シリアルデータにおける各チャネルデータ
を前記受信シリアルデータより取り出された受信クロッ
ク,受信フレーム同期信号に同期して前記記憶装置に予
じめ決められたアドレスから順番に書き込み、前記記憶
装置から前記受信クロック,受信フレーム同期信号に同
期して前記書き込まれた第一の送信シリアルデータの各
チャネルデータを予じめ決められた時間だけ遅らせた形
で順番に読み出し前記第二の送信シリアルデータとして
出力する書き込み読み出し制御部とから構成されること
を特徴とする回線アダプタ装置。Claim: What is claimed is: 1. A line adapter device for controlling transmission / reception of serial data multiplexed between a serial input / output device to which a plurality of prediction channels are allocated and a communication line, wherein the communication line A receive / transmit frame enable signal for receiving received serial data via a line driver / receiver, separating the received serial data into channels, and sequentially fetching the data in units of the channels into the serial input / output device corresponding to the channels. Transmit / receive serial data demultiplexing for outputting and receiving second transmit serial data output from a storage device provided in advance and synchronizing with the receive serial data and outputting to the communication line via the line driver / receiver Indicated by the control device and the transmit / receive frame enable signal Each channel data in the first transmission serial data output from the serial input / output device of each channel is predicted in the storage device in synchronization with the reception clock and the reception frame synchronization signal extracted from the reception serial data. Writing in order from a predetermined address and delaying each channel data of the written first transmission serial data from the storage device in synchronization with the reception clock and the reception frame synchronization signal by a predetermined time. And a writing / reading control unit that sequentially reads the output data and outputs it as the second transmission serial data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3000801A JP3036856B2 (en) | 1991-01-09 | 1991-01-09 | Line adapter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3000801A JP3036856B2 (en) | 1991-01-09 | 1991-01-09 | Line adapter device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH057190A true JPH057190A (en) | 1993-01-14 |
JP3036856B2 JP3036856B2 (en) | 2000-04-24 |
Family
ID=11483790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3000801A Expired - Fee Related JP3036856B2 (en) | 1991-01-09 | 1991-01-09 | Line adapter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3036856B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007143233A (en) * | 2005-11-15 | 2007-06-07 | Toshiba Corp | Digital protective relay |
-
1991
- 1991-01-09 JP JP3000801A patent/JP3036856B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007143233A (en) * | 2005-11-15 | 2007-06-07 | Toshiba Corp | Digital protective relay |
Also Published As
Publication number | Publication date |
---|---|
JP3036856B2 (en) | 2000-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3185863B2 (en) | Data multiplexing method and apparatus | |
JPH057190A (en) | Line adaptor | |
JP3879547B2 (en) | Data synchronization device | |
KR100795465B1 (en) | Serial compressed bus interface having a reduced pin count and a method for transmitting serial compressed data | |
JPH0622287A (en) | Video signal multiplex transmitter | |
JP2871904B2 (en) | Octet multiplexer | |
JPH0738860A (en) | Transmission equipment and reception equipment for digital video signal | |
JPH02134938A (en) | Data multiplexing/demultiplexing system | |
JP2669844B2 (en) | Multiple access control method | |
JPH0461528A (en) | Time division multiplexer/demultiplexer | |
JP3344319B2 (en) | Demand assignment multiplexing apparatus and control method thereof | |
JP3222977B2 (en) | Serial data processing circuit | |
JP3115067B2 (en) | Signaling data transmission method | |
JPH0834461B2 (en) | Frame aligner circuit | |
JPH0756962B2 (en) | Data communication system | |
JPH11239112A (en) | Multiplexed signal separator | |
JPH05218996A (en) | Multiplexer | |
JPH05145591A (en) | Transmission system for high speed data | |
JPH0813021B2 (en) | Time division multiplex transmission system | |
JPH01144752A (en) | System for transmitting digital data | |
JPS61177834A (en) | Multiplexed signal transmitting system | |
JPH0482338A (en) | Multiplexer demultiplexer | |
JPH0834456B2 (en) | Time division multiplexer | |
JPH0194731A (en) | Time-division multiplexing device | |
JPH08223131A (en) | Data multiplexer/demultiplexer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
LAPS | Cancellation because of no payment of annual fees |