JP3879547B2

JP3879547B2 - Data synchronization device

Info

Publication number: JP3879547B2
Application number: JP2002073530A
Authority: JP
Inventors: 琢斎藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-03-18
Filing date: 2002-03-18
Publication date: 2007-02-14
Anticipated expiration: 2022-03-18
Also published as: JP2003274216A

Description

【発明の属する技術分野】
この発明は、２つ以上の映像信号の合成や映像信号の切替を行う際に一方の映像信号の同期を他方の映像信号の同期に変換するのに用いられるフレームシンクロナイザや、異なる同期系のデータ通信において、一方のデータ同期を他方のデータ同期に合わせるデータ同期化装置に関するものである。
【従来の技術】
近年、映像や音声等の各種信号をデジタル信号処理技術、伝送信号処理技術の発達により、デジタル化された映像信号や音声信号をフレーム単位、又はパケット単位に変換して伝送するシステムが普及している。図５に一般的なデジタルデータの構造を示すデータと付加情報の多重構造を示す概念図を示す。即ち、付加情報は、ペイロードの先頭部分に付加されるもので、例えば図５に示すように同期信号、識別情報、制御情報、時間情報、補助データ等である。この付加情報とペイロードとでパケット又はフレームが構成される。
【０００１】
デジタル伝送システムの多くは、その伝送システムの中では同一クロックを使用して動作することにより同期化されているが、個々のシステム毎に独立のクロックを持って動作しているため、システム間をデジタルインタフェースで接続する場合には非同期動作が問題となっていた。
【０００２】
従来、映像信号では、この様な問題に対処するためにフレームシンクロナイザを使用した同期化方法が採られいる。
図４に従来のフレームシンクロナイザのブロック図を示す。
フレームシンクロナイザにおいて、デジタル映像信号１０１はクロック生成部１２とフレームメモリ１３に入力される。クロック生成部１２は、このデジタル映像信号データ１０１から書き込みクロック１０２を生成する。メモリ制御部１５はこの書き込みクロック１０２から書き込み制御信号１０５を生成し、デジタル映像信号１０１は、この書き込み制御信号１０５によりフレームメモリ１３に書込まれる。一方、読み出しクロック１１１に合わせて、メモリ制御部１５によって読み出し制御信号１０７が生成され、フレームメモリ１３からフレーム単位で読み出しクロック１１１に同期してデジタル映像信号１１２が出力される。
【０００３】
書き込みクロック１０２に比較して読み出しクロック１１１が早い場合には、フレームメモリ１３がアンダーフローするため、フレーム単位に２回繰り返して読み出しを行い映像信号の追加を行う。
また読み出しクロック１１１が遅い場合にはフレームメモリ１３がオーバーフローするため、フレーム単位で映像信号の削除を行っている。
【０００４】
上記の様にフレームメモリを介してフレーム単位で映像信号のフレーム付加、フレーム削除を行うため、連続する画像情報では一時的な劣化が発生していた。また文字放送データや番組制御信号など付加情報も影響を受けていた。
【発明が解決しようとする課題】
従来のフレームシンクロナイザなどのデータ同期化装置は、上記の様に構成されており、テレビジョン信号の文字放送データや番組制御信号など本来の映像信号以外の情報が付加される場合には、その付加情報が映像フレームと同一に処理されるため、フレーム単位の映像データ付加やデータ削除により、付加情報の信号異常や信号欠落が発生していた。その結果、番組制御信号が異常となってシステムに悪影響を与える問題があった。
【０００５】
本発明は、上記の様な問題点を解消するためになされたもので、データ廃棄時にも付加情報を廃棄することなくデータを同期化して、付加情報の異常や欠落を発生させずシステムに影響を与えない、付加情報の柔軟な伝送を実現するデータ同期化装置を得ることを目的とする。
【課題を解決するための手段】
本発明に係るデータ同期化装置は、データと、このデータに付加される付加情報を分割してメモリに書き込み、書き込みクロックと異なる周波数のクロックで読み出しを行う同期化装置において、
上記データと上記付加情報を分離する分離部と、
上記データ用フレームメモリと、上記付加情報用フレームメモリと、それぞれのメモリの書き込みと読み出し制御を行うメモリ制御部と、
読み出されたデータと付加情報を多重する多重化部と
を具備し、データの読み出しタイミングと独立のタイミングで付加情報を読み出すものである。
【０００６】
また、本発明に係わるデータ同期化装置は、上記メモリ制御部は、データのフレーム単位の繰り返し読み出しが行われた場合でも、付加情報を読み出し回数を制限するように制御するものである。
【０００７】
また、本発明に係わるデータ同期化装置は、データ廃棄時に、データに対する付加情報の多重位置が変更されるため、これに合わせた時間情報の変更を行う時間情報変更部を備えたものである。
【０００８】
また、本発明に係わるデータ同期化装置は、データ又は付加情報の廃棄時に、データ又は付加情報が廃棄されたことを示す識別情報を多重する情報付加部を備えたものである。
【０００９】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１によるデータ同期化装置の構成を示すブロック図である。図１において、１１は分離部、１２はクロック生成部、１３はデータ用メモリ、１４は付加情報用メモリ、１５はメモリ制御部、１６は多重化部である。
【００１０】
以下、実施の形態１の動作について説明する。
付加情報とデータから構成される入力データ１０１は、分離部１１によってデータ１０３と多重される付加情報１０４に分離される。一方、クロック生成部１２は、入力データ１０１から書き込みクロック１０２を生成する。
メモリ制御部１５は、この書き込みクロック１０２により書き込み信号１０５、付加情報書き込み信号１０６及びデータ読み出し信号１０７を生成し、このデータ書き込み信号１０５により、データ１０３がデータ用メモリ１３に記憶される。また、付加情報書き込み信号１０６により、付加情報１０４が付加情報用メモリ１４に記憶される。
データ用メモリ１３と付加情報用メモリ１４は、それぞれメモリ制御部１５により一定サイズのメモリを繰り返し使用するリングバッファとして管理され、書き込みと読み出しの制御が行われる。付加情報用メモリ１４はデータ用メモリ１３より多いフレームを記憶される。
一方、メモリ制御部１５は、読み出しクロック１１１に従ってデータ読み出し信号１０７および付加情報読み出し信号１０８を生成し、このデータ読み出し信号１０７によりデータ用メモリ１３からデータ１０９が読み出され、付加情報読み出し信号１０８により付加情報用メモリ１４から付加情報１１０が読み出される。次に、多重化部１６は読み出された付加情報とデータを多重して、出力データ１１２とする。
【００１１】
上記動作において、メモリ制御部１５はデータ用メモリ１３及び付加情報用メモリ１４に書き込みアドレスと読み出しアドレスの差分を検出する。メモリへの書き込みクロック１０３が読み出しクロック１１１に比べて早く、書き込みアドレスが読み出しアドレスを追い越す場合を防ぐため、読み出しアドレスと書き込みアドレスの差が１フレーム分以下となった場合にデータの読み出しアドレスを１フレーム分進めて、データの廃棄を行う読み出し制御を行う。
【００１２】
上記データの廃棄時に、付加情報については読み出しアドレスを連続して廃棄しない読み出し制御を行う。本制御によりデータと付加情報の関係は入力時とずれて出力されるが、この後の付加情報が無いフレーム時に付加情報の読み出しを行うことにより一致させる。
【００１３】
以上のように、この実施の形態によれば、付加情報をデータと独立に処理するため、データのフレームに固定されず、フレーム単位のデータ付加やデータ削除により、付加情報の廃棄や繰り返し伝送を行うことが無いため、付加情報の異常や欠落を発生させずシステムに影響を与えない、付加情報の柔軟な伝送を実現するデータ同期化装置を得ることができる。
【００１４】
実施の形態２．
次に、本発明の実施の形態２について説明する。
図１において、メモリ制御部１５はデータ用メモリ１３及び付加情報用メモリ１４に書き込みアドレスと読み出しアドレスの差分を検出する。メモリへの読み出しクロック１１１が書き込みクロック１０３に比べて早く、データ１０３をデータ用メモリ１３に書き込む前に読み出しが行われるのを防ぐため、書き込みアドレスと読み出しアドレスの差が１フレーム分以下となった場合に１フレーム分の読み出しアドレスを戻して、繰り返して１フレーム分の同じデータを出力する読み出し制御を行う。
上記繰り返しデータの読み出し時に、付加情報については付加情報用メモリの読み出しアドレスは連続して繰り返しの読み出しを行わない制御を行う。
【００１５】
以上のように、この実施の形態によれば、付加情報をデータと独立に処理するため、データのフレームに固定されず、フレーム単位のデータ付加やデータ削除により、付加情報の廃棄や繰り返し伝送を行うことが無いため、付加情報の異常や欠落を発生させずシステムに影響を与えない、付加情報の柔軟な伝送を実現するデータ同期化装置を得られる。
【００１６】
実施の形態３．
図２は、本発明の実施の形態３によるデータ同期化装置の構成を示すブロック図である。図２において、図１と同一番号は同一機能を示す。１７は時間情報変更部、１１３はデータ廃棄識別信号である。
【００１７】
実施の形態１の動作において、通常は付加情報用メモリ１４から読み出された付加情報１１０と、データ用メモリ１３から読み出されたデータ１０９とは同期して出力されているが、データ廃棄時にはデータに対する付加情報の多重位置が変更されるため、これに合わせた時間情報の変更を時間情報変更部１７で行う。メモリ制御部１５から出力されるデータ廃棄識別信号に従って付加情報に多重される時間情報に１フレーム分の加算処理を行う。
【００１８】
これにより、付加情報がタイミングよく多重できる。
【００１９】
実施の形態４．
図３は本発明の実施の形態４によるデータ同期化装置の構成を示すブロック図である。図３において、図１と同一番号は同一機能を示す。１８は情報付加部である。
【００２０】
図３において、情報付加部１８はメモリ制御部１５からのデータ及び付加情報の廃棄識別信号１１３に合わせて、付加情報１１０にデータ又は付加情報の廃棄情報を付加して伝送される。
このデータ又は付加情報の廃棄を示す識別情報が多重された付加信号を受信するシステムでは、付加情報からデータ又は付加情報の廃棄が検出されるため、データ又は付加情報の廃棄に合わせた最適な制御を行うことが可能となる。
【００２１】
【発明の効果】
以上のように、この発明によれば付加情報をデータと独立に処理するため、データのフレームに固定されず、フレーム単位のデータ付加やデータ削除により、付加情報の廃棄や繰り返し伝送を行うことが無いため、付加情報の異常や欠落を発生させずシステムに影響を与えない、付加情報の柔軟な伝送を実現するデータ同期化装置を得られる効果がある。
【００２２】
また、この発明によれば、データ廃棄時にはデータに対する付加情報の多重位置が変更されるため、これに合わせた時間情報の変更を行うので、付加情報がタイミングよく多重できる。
【００２３】
また、この発明によれば、付加情報からデータ又は付加情報の廃棄が検出されるため、本装置を組込んだシステムにおいてデータ又は付加情報の廃棄に合わせた最適な制御を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるデータ同期化装置の構成を示すブロック図である。
【図２】本発明の実施の形態３によるデータ同期化装置の構成を示すブロック図である。
【図３】本発明の実施の形態４によるデータ同期化装置の構成を示すブロック図である。
【図４】従来のフレームシンクロナイザのブロック図である。
【図５】一般的なデジタルデータの構造を示すデータと付加情報の多重構造を示す概念図である。
【符号の説明】
１１分離部
１２クロック生成部
１３データ用メモリ
１４付加情報用メモリ
１５メモリ制御部
１６多重化部
１７時間情報変更部
１８情報付加部BACKGROUND OF THE INVENTION
The present invention relates to a frame synchronizer used to convert the synchronization of one video signal into the synchronization of the other video signal when synthesizing two or more video signals or switching the video signals, and data of different synchronization systems In communication, the present invention relates to a data synchronization apparatus that synchronizes one data synchronization with the other data synchronization.
[Prior art]
In recent years, with the development of digital signal processing technology and transmission signal processing technology, various types of signals such as video and audio have been widely used to transmit digitized video signals and audio signals by converting them into frame units or packet units. Yes. FIG. 5 is a conceptual diagram showing a multiplex structure of data and additional information showing the structure of general digital data. That is, the additional information is added to the head portion of the payload, and is, for example, a synchronization signal, identification information, control information, time information, auxiliary data, etc. as shown in FIG. This additional information and payload constitute a packet or frame.
[0001]
Many digital transmission systems are synchronized by operating using the same clock in the transmission system, but each system operates with an independent clock. Asynchronous operation has been a problem when connecting with a digital interface.
[0002]
Conventionally, in video signals, a synchronization method using a frame synchronizer has been adopted to cope with such a problem.
FIG. 4 shows a block diagram of a conventional frame synchronizer.
In the frame synchronizer, the digital video signal 101 is input to the clock generator 12 and the frame memory 13. The clock generator 12 generates a write clock 102 from the digital video signal data 101. The memory control unit 15 generates a write control signal 105 from the write clock 102, and the digital video signal 101 is written into the frame memory 13 by the write control signal 105. On the other hand, a read control signal 107 is generated by the memory control unit 15 in synchronization with the read clock 111, and a digital video signal 112 is output from the frame memory 13 in synchronization with the read clock 111 in units of frames.
[0003]
When the read clock 111 is earlier than the write clock 102, the frame memory 13 underflows. Therefore, the read is repeated twice for each frame and the video signal is added.
When the readout clock 111 is slow, the frame memory 13 overflows, so that the video signal is deleted in units of frames.
[0004]
As described above, since frame addition and deletion of video signals are performed in units of frames via the frame memory, the continuous image information has been temporarily deteriorated. Additional information such as teletext data and program control signals was also affected.
[Problems to be solved by the invention]
A conventional data synchronizer such as a frame synchronizer is configured as described above. When information other than the original video signal such as teletext data of a television signal or a program control signal is added, the addition is performed. Since the information is processed in the same manner as the video frame, the addition information or deletion of video data in units of frames causes a signal abnormality or signal loss in the additional information. As a result, there is a problem that the program control signal becomes abnormal and adversely affects the system.
[0005]
The present invention has been made to solve the above-described problems, and synchronizes data without discarding the additional information even when the data is discarded, and affects the system without causing any abnormality or loss of the additional information. An object of the present invention is to obtain a data synchronization apparatus that realizes flexible transmission of additional information without giving any additional information.
[Means for Solving the Problems]
A data synchronization apparatus according to the present invention is a synchronization apparatus that divides data and additional information added to the data, writes the divided data into a memory, and performs reading with a clock having a frequency different from the write clock.
A separation unit for separating the data and the additional information;
The data frame memory, the additional information frame memory, a memory control unit for controlling writing and reading of each memory,
A multiplexing unit that multiplexes the read data and additional information is provided, and the additional information is read at a timing independent of the data read timing.
[0006]
Further, in the data synchronization apparatus according to the present invention, the memory control unit controls the additional information to limit the number of times of reading even when the data is repeatedly read in units of frames.
[0007]
In addition, the data synchronization apparatus according to the present invention includes a time information changing unit that changes time information in accordance with the change of the multiplexing position of the additional information with respect to the data when the data is discarded.
[0008]
The data synchronization apparatus according to the present invention includes an information adding unit that multiplexes identification information indicating that data or additional information is discarded when the data or additional information is discarded.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a configuration of a data synchronization apparatus according to Embodiment 1 of the present invention. In FIG. 1, 11 is a separation unit, 12 is a clock generation unit, 13 is a data memory, 14 is an additional information memory, 15 is a memory control unit, and 16 is a multiplexing unit.
[0010]
Hereinafter, the operation of the first embodiment will be described.
Input data 101 composed of additional information and data is separated into additional information 104 multiplexed with data 103 by the separation unit 11. On the other hand, the clock generation unit 12 generates a write clock 102 from the input data 101.
The memory control unit 15 generates a write signal 105, an additional information write signal 106, and a data read signal 107 with the write clock 102, and the data 103 is stored in the data memory 13 with the data write signal 105. Further, the additional information 104 is stored in the additional information memory 14 by the additional information write signal 106.
Each of the data memory 13 and the additional information memory 14 is managed by the memory control unit 15 as a ring buffer that repeatedly uses a predetermined size of memory, and controls writing and reading. The additional information memory 14 stores more frames than the data memory 13.
On the other hand, the memory control unit 15 generates the data read signal 107 and the additional information read signal 108 according to the read clock 111, and the data 109 is read from the data memory 13 by the data read signal 107, and the additional information read signal 108 Additional information 110 is read from the additional information memory 14. Next, the multiplexing unit 16 multiplexes the read additional information and data into output data 112.
[0011]
In the above operation, the memory control unit 15 detects the difference between the write address and the read address in the data memory 13 and the additional information memory 14. In order to prevent the case where the write clock 103 to the memory is faster than the read clock 111 and the write address overtakes the read address, the data read address is set to 1 when the difference between the read address and the write address is equal to or less than one frame. The read control is performed to advance the frame and discard the data.
[0012]
At the time of discarding the data, read control is performed so that the read address of the additional information is not continuously discarded. With this control, the relationship between the data and the additional information is output with a shift from the time of input, but is matched by reading the additional information when there is no additional information thereafter.
[0013]
As described above, according to this embodiment, since additional information is processed independently of data, it is not fixed to a data frame, and additional information is discarded or repeatedly transmitted by adding or deleting data in units of frames. Since this is not performed, it is possible to obtain a data synchronization apparatus that realizes flexible transmission of additional information that does not affect the system without causing an abnormality or loss of the additional information.
[0014]
Embodiment 2. FIG.
Next, a second embodiment of the present invention will be described.
In FIG. 1, the memory control unit 15 detects a difference between a write address and a read address in the data memory 13 and the additional information memory 14. The read clock 111 to the memory is faster than the write clock 103, and the difference between the write address and the read address is less than one frame to prevent the data 103 from being read before the data 103 is written to the data memory 13. In this case, read control is performed to return the read address for one frame and repeatedly output the same data for one frame.
At the time of reading the repetitive data, the additional information is controlled so that the read address of the additional information memory is not continuously read repeatedly.
[0015]
As described above, according to this embodiment, since additional information is processed independently of data, it is not fixed to a data frame, and additional information is discarded or repeatedly transmitted by adding or deleting data in units of frames. Since this is not performed, it is possible to obtain a data synchronization apparatus that realizes flexible transmission of additional information that does not affect the system without causing abnormality or loss of the additional information.
[0016]
Embodiment 3 FIG.
FIG. 2 is a block diagram showing a configuration of a data synchronization apparatus according to Embodiment 3 of the present invention. 2, the same numbers as those in FIG. 1 indicate the same functions. Reference numeral 17 denotes a time information change unit, and 113 denotes a data discard identification signal.
[0017]
In the operation of the first embodiment, the additional information 110 read from the additional information memory 14 and the data 109 read from the data memory 13 are normally output in synchronization. Since the multiplexing position of the additional information with respect to the data is changed, the time information changing unit 17 changes the time information in accordance with the change. In accordance with the data discard identification signal output from the memory control unit 15, addition processing for one frame is performed on the time information multiplexed on the additional information.
[0018]
Thereby, additional information can be multiplexed with good timing.
[0019]
Embodiment 4 FIG.
FIG. 3 is a block diagram showing a configuration of a data synchronization apparatus according to Embodiment 4 of the present invention. 3, the same numbers as those in FIG. 1 indicate the same functions. Reference numeral 18 denotes an information adding unit.
[0020]
In FIG. 3, the information adding unit 18 transmits data or additional information discard information added to the additional information 110 in accordance with the data and additional information discard identification signal 113 from the memory control unit 15.
In a system that receives an additional signal in which identification information indicating the discarding of this data or additional information is received, since the discarding of the data or additional information is detected from the additional information, the optimal control according to the discarding of the data or additional information is performed. Can be performed.
[0021]
【The invention's effect】
As described above, according to the present invention, since the additional information is processed independently of the data, the additional information is not fixed to the data frame, and the additional information is discarded or repeatedly transmitted by adding or deleting data in units of frames. Therefore, there is an effect that it is possible to obtain a data synchronization apparatus that realizes flexible transmission of additional information without causing any abnormality or loss of the additional information without affecting the system.
[0022]
According to the present invention, since the multiplexing position of the additional information with respect to the data is changed at the time of discarding the data, the time information is changed in accordance with this, so that the additional information can be multiplexed with good timing.
[0023]
In addition, according to the present invention, since discarding of data or additional information is detected from the additional information, it is possible to perform optimal control in accordance with the discarding of data or additional information in a system incorporating this apparatus. .
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a data synchronization apparatus according to Embodiment 1 of the present invention.
FIG. 2 is a block diagram showing a configuration of a data synchronization apparatus according to Embodiment 3 of the present invention.
FIG. 3 is a block diagram showing a configuration of a data synchronization apparatus according to a fourth embodiment of the present invention.
FIG. 4 is a block diagram of a conventional frame synchronizer.
FIG. 5 is a conceptual diagram showing a multiplexed structure of data and additional information indicating the structure of general digital data.
[Explanation of symbols]
11 Separation unit 12 Clock generation unit 13 Data memory 14 Additional information memory 15 Memory control unit 16 Multiplexing unit 17 Time information change unit 18 Information addition unit

Claims

In the synchronization device that divides the data and additional information added to the data and writes it to the memory, and reads it with a clock having a frequency different from the write clock,
A separation unit for separating the data and the additional information;
The data frame memory, the additional information frame memory, a memory control unit for controlling writing and reading of each memory,
A data synchronization apparatus comprising a multiplexing unit that multiplexes read data and additional information, and reading the additional information at a timing independent of the data read timing.

The data synchronization apparatus according to claim 1, wherein the memory control unit controls the additional information to be limited in the number of times of reading even when the data is repeatedly read in frame units.

2. The data synchronization apparatus according to claim 1, further comprising a time information changing unit that changes time information in accordance with a change in multiplexing position of additional information with respect to data when data is discarded.

The data synchronization apparatus according to claim 1, further comprising an information adding unit that multiplexes identification information indicating that the data or additional information is discarded when the data or additional information is discarded.