JPH0569237B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、縁取り部分の重なりを無くし、且つ
縁取り文字変換における縁取り文字のメモリを不
要にした２値画像縁取作成装置に関する。

〔従来の技術〕

従来の２値画像縁取作成装置として、例えば、
第６図イのような黒画素の連続に対し一定距離だ
け離れた画素を黒に変換し、第６図ロのように縁
取りするものがある。

〔発明が解決しようとする問題点〕

しかし、従来の２値画像縁取作成装置にあつて
は、第６図ロの破線丸枠のように縁取線が交叉し
て重なるため、見にくくなる不具合がある。ま
た、この重なりを無無くそうとすれば、特別な処
理を実行せねばならない。更に、縁取りがされた
文字を作成しようとする場合に、縁取り文字のビ
ツトパターンを総て用意する方法を採用すると、
これを格納するために膨大なメモリ容量を必要と
し、構成が複雑になると共にコストアツプを招く
不都合がある。

〔問題点を解決するための手段及び作用〕

本発明は、上記に鑑みてなされたものであり、
縁取り部分の重なりを無くし、且つ縁取り文字の
ビツトパターンを記憶するためのメモリを不要に
するため、縁取り対象の画像を太くする処理を実
施し、ついで太めた画像の輪郭線を抽出し、この
輪郭を元の画像に重ね合せるようにした２値画像
縁取作成装置を提供するものである。

〔実施例〕

以下、本発明による２値画像縁取作成装置を詳
細に説明する。

第１図は本発明の一実施例を示し、CCD等を
用いた読取装置によつて読み取られた原稿等の画
像データを格納する画像メモリ１と、装置全体の
総括制御及び画像メモリ１に対するアクセスを実
行するシステム制御回路１０と、画像データに対
し太め処理がなされたデータを格納するテンポラ
リ画像メモリ２０と、システム制御回路１０にコ
ントロールされて画像メモリ１より読み出したデ
ータに対し、その画素を太める処理を実行する太
め処理回路３０と、太め処理がなされたデータを
回路３０より読み出し、その輪郭のみを抽出する
輪郭抽出回路４０と、該回路４０によつて抽出し
た輪郭データと画像メモリ１に格納されている画
像データとを重ね合せたのち画像メモリ１に格納
する重ね合せ回路５０とより構成される。

以上の構成において、画像メモリ１には文字等
のドツトパターンが格納され、システム制御回路
１０より指令に従つて太め回路３０は画像メモリ
１より画像データを読み出し、このデータに対し
太め処理を実施する。太め処理回路３０によつて
太め処理が行われたデータはテンポラリ画像メモ
リ２０に格納される。ついで輪郭抽出回路４０に
よつて、太め処理データがテンポラリ画像メモリ
２０より読み出され、太め処理データの輪郭が抽
出される。抽出されたデータは重ね合せ回路５０
に送出され、該回路５０によつて画像メモリ１に
格納されている元の画像データと重ね合せられ
る。この重ね合せらた画像データは画像メモリ１
に格納される。

第２図は、第１図によるデータ処理過程をアル
フアベツトの“Ａ”を例にした説明図であるる。
図イが画像メモリ１に格納された元の映像であ
り、これを太め処理して図ロを得る。更に輪郭抽
出を行うことにより図ハが得られる。図ニは、図
イと図ハを重ね合せ回路５０によつて合成して得
られる縁取り処理図形である。

第３図は太め処理回路３０の詳細を示すもので
あり、画像メモリ１よりのデータを格納しシリア
ル信号に変換するパラレル・シリアル変換レジス
タ３１と、該レジスタ３１よりクロツク信号に同
期して１ビツトずつデータを転送するシフト制御
回路３２と、該回路３２より受けたデータを数ワ
ード分格納すると共に所定のタイミングで入力の
“１”データに応じ数ビツトの黒信号をシフトさ
せるパラレルシフター３３と、後述するOR回路
３５の出力データを格納するテンポラリレジスタ
３４と、該テンポラリレジスタ３４の出力データ
とパラレルシフター３３の出力データとの論理和
をとるOR回路３５と、テンポラリレジスタ３４
より出力される１ワード分の太め処理データと後
述するパラレルシフター３６０〜３６４の１ワー
ド分との論理和をとるOR回路３７と、該OR回
路３７の出力データを格納しテンポラリ画像メモ
リ２０に転送するパラレルシフター３６０〜３６
４とより構成される。

以上の構成において、太め処理回路３０では１
ビツトの黒を５×５ドツトの黒のマトリクスに変
換し、この輪郭の１ドツトが輪郭抽出回路４０に
よつて抽出される。つまり、元の画像の囲りに２
ドツト分離された場所に１ドツト幅の線画を形成
したものが縁取り画像である。

画像メモリ１より１ワード分がパラレル・シリ
アル変換レジスタ３１に格納され、クロツクに同
期してレジスタ３１より１ビツトずつシフト制御
回路３２にクロツクと共に供給される。シフト制
御回路３２ではレジスタ３１より“１”レベル信
号が与えられたときにパラレルシフター３３をシ
フトさせるべきタイミング信号を発生すると共
に、クロツクをカウントしシフト数を設定し、パ
ラレルシフター３３を制御する。パラレルシフタ
ー３３は４ワード分の長さを有し、左へシフトさ
れると共に、最上位の１ワードに常時黒（“１”
レベル）が設定され、この５ビツトをソースに
“１”レベル信号が立つているビツトに応じて左
へシフトさせる。つまり、このパラレルシフター
３３内で１ビツト分の横方向の太め処理が行われ
る。尚、シフト処理の前にパラレルシフター３３
内の下位３ワードは０にクリアしておく必要があ
る。パラレルシフター３３でシフトの後、下位３
ワードをOR回路３５へテンポラリレジスタ３４
の情報と共に供給し、論理和をとつたのちテンポ
ラリレジスタ３４へ再格納する。該テンポラリレ
ジスタ３４は３ワード分の一次的なレジスタであ
り、画像メモリ１よりパラレル・シリアル変換レ
ジスタ３１へ１ワード分が格納された時点でクリ
アされ、OR回路３５で処理された結果が格納さ
れる。更に、テンポラリレジスタ３４には、レジ
スタ３１内の最後のビツトに対する太め処理が施
された時点で、１ワード分の横方向の太め処理が
施された結果が格納される。

パラレルシフター３６０〜３６４は、各々が３
ワード長を有し、１ワードずつ右にシフトする。
これらには、その時点で処理されている対象ワー
ドがシフター３６２の中位のワードになるように
テンポラリレジスタ２０（初期状態では０にクリ
ア）よりシシフター３６０〜３６４の下位ワード
に５ワード分が供給される。また、パラレルシフ
ター３６０及び３６１には、対象となつているワ
ードの画像上で、上に位置する２ワードが格納さ
れ、パラレルシフター３６３及び３６４には下に
位置する２ワードが格納されている。そして、パ
ラレルシフター３６０〜３６４の夫々と１ワード
分の太め処理結果であるテンポラリレジスタ３４
の出力データがOR回路３７に供給されてOR処
理が行われ、夫々の処理結果がパラレルシフター
３６０〜３６４の夫々に再格納される。つまり、
パラレルシフター３６０〜３６４には１ワード分
の縦、横方向に太め処理された結果が格納され
る。この時点でパラレルシフター３６０〜３６４
の上位ワードをテンポラリ画像メモリ２０へ再格
納し、１ワード分を右にシフトする。そして、テ
ンポラリ画像メモリ２０よりパラレルシフター３
６０〜３６４の下位ワードに５ワード分が補給さ
れる。

第４図は輪郭抽出回路４０の詳細を示し、テン
ポラリ画像メモリ２０よりワード単位で読み出し
シリアル変換して出力するパラレル・シリアル変
換レジスタ４１，４２及び４３と、該レジスタ４
１及び４３の各々より出力される１ビツトを記憶
する１ビツト記憶回路４４０及び４４４と、パラ
レル・シリアル変換レジスタ４２より出力される
１ビツトを３ステツプで記憶する１ビツト記憶回
路４４１，４４２および４４３と、１ビツト記憶
回路４４０，４４３及び４４４の各々のNAND
をとるNANDゲート４４と、該NANDゲート４
４の出力と１ビツト記憶回路４４２の出力との
ANDをとつて輪郭を抽出するANDゲート４５
と、該ゲート４５の出力データをパラレル信号に
変換し、重ね合せ回路５０へ出力するシリアル・
パラレル変換レジスタ４６とより構成される。以
上の構成において、その輪郭抽出のアルゴリズム
は、対象ドツトの上下、左右の４ドツトを見て、
これらが総て黒の場合に内部の点であると判断
し、これを第５図のように白に書き換えるもので
ある。この場合、４ドツト内の１つにでも白があ
れば、変換処理は行なわない。

太め回路により太められた画像データはテンポ
ラリ画像メモリ２０よりパラレル・シリアル変換
レジスタ４２へ転送されると共に、該レジスタ４
２へ送られたワードに対し画像上で上、下に位置
するワードがパラレル・シリアル変換レジスタ４
１及び４３に供給される。レジスタ４１および４
３の各々より１ビツトずつ１ビツト記憶回路４４
０，４４１及び４４４の各々に入力され、レジス
タ４２より出力される１ビツトは１ビツト記憶回
路４４１，４４２及び４４３によつて３ステツプ
で記憶される。対象となついるビツトが１ビツト
記憶回路４４２へ格納された時点で、回路４４０
と及び４４４には、画像上に於ても上、下に格納
されているビツトであるようにタイミングが合せ
られる。１ビツト記憶回路４４０，４４１，４４
３及び４４４のNANDゲート４４でNANDをと
り、このNAND出力と１ビツト記憶回路４４２
の出力とのANDをANDゲート４５によつてとる
ことにより、輪郭が抽出される。これらビツトご
とに輪郭抽出されたものをシリアル・パラレル変
換レジスタ４６へ供給し、シリアル変換したデー
タを重ね合せ回路５０へ出力する。重ね合せ回路
５０は、輪郭抽出されたイメージと元の画像のア
ドレスとを一致させて、２つのイメージを重ね合
せる。この重ね合された画像情報、即ち、縁取り
された画像情報は画像メモリ１に格納される。

なお、以上の説明では、太め処理に於て１ドツ
トを５×５ドツトの黒のマトリクスに変換するも
のとしたが、これを大きさの異なるマトリクスま
たはマトリクス以外の菱形、円形等に近いものに
変換することもできる。

また、輪郭抽出の際、上下、左右の４ドツトを
判断基準としたが、４ドツト以外の例えば８ビツ
トを判断基準としても良い。

更に、輪郭抽出された線を１ドツト幅にするも
のとしたが、２ビツト以上の幅で表現するように
しても良い。

〔発明の効果〕

以上、説明したように本発明の２値画像縁取作
成装置によれば、原画像に太め処理を施したのち
輪郭抽出を行ない、これを原画像に重ね合せるよ
うにしたため、２値画像と文字とを区別すること
なく処理が行なえると共に、縁取り部分での重な
りが生じないようにすることができる。また、縁
取り文字用のビツトパターンを不要にすることが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図イ，ロ，ハ，ニは本発明の処理過程を示す
説明図、第３図は本発明に係る太め回路３０の詳
細ブロツク図、第４図は本発明に係る輪郭抽出回
路４０の詳細ブロツク図、第５図は輪郭抽出の説
明図、第６図はイ，ロは従来の２値画像縁取作成
の説明図。 符号の説明、１……画像メモリ、１０……シス
テム制御回路、２０……テンポラリ画像メモリ、
３０……太め処理回路、４０……輪郭抽出回路、
５０……重ね合せ回路。

Claims (1)

1. 【特許請求の範囲】 １ ２値画像データ対し、縁取り処理を行なう２
   値画像縁取作成装置において、 前記２値画像データに対し、黒情報の１ビツト
   を複数ビツトに変換して線または画像を太める太
   め処理回路と、 該太め処理回路によつて処理された画像に対し
   対象とする画素の回りの点の総てが黒であるとき
   に、これを白に変換して輪郭を形成する輪郭抽出
   回路と、 該回路より出力される輪郭データと元の画像デ
   ータとを合成する重ね合せ回路を設けたことを特
   徴とする２値画像縁取作成装置。