JPH0568662B2 - - Google Patents
Info
- Publication number
- JPH0568662B2 JPH0568662B2 JP21764384A JP21764384A JPH0568662B2 JP H0568662 B2 JPH0568662 B2 JP H0568662B2 JP 21764384 A JP21764384 A JP 21764384A JP 21764384 A JP21764384 A JP 21764384A JP H0568662 B2 JPH0568662 B2 JP H0568662B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse width
- inspected
- forming means
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007689 inspection Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 8
- 238000012360 testing method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、パルス形成回路等から出力されたパ
ルスのパルス幅が所定の範囲、いわゆる検査規格
に入つているか否かを判定するためのパルス幅検
査方法に関するものである。
ルスのパルス幅が所定の範囲、いわゆる検査規格
に入つているか否かを判定するためのパルス幅検
査方法に関するものである。
従来例の構成とその問題点
パルス幅の検査の1つに、被測定パルスのパル
ス幅の絶対値は考慮せず、パルス幅が所定の範囲
に入つているか否かを判定するための検査があ
る。
ス幅の絶対値は考慮せず、パルス幅が所定の範囲
に入つているか否かを判定するための検査があ
る。
この検査を自動化するにあたり、従来は水晶発
振器等で発生させた高い周波数の基準パルスを測
定時間あるいは、測定精度を考慮した低い周波数
にまで分周してパルス幅測定用のカウントパルス
を得、このカウントパルスが、被測定パルス幅の
中に含まれる数を計数する方法が広く採用されて
いる。
振器等で発生させた高い周波数の基準パルスを測
定時間あるいは、測定精度を考慮した低い周波数
にまで分周してパルス幅測定用のカウントパルス
を得、このカウントパルスが、被測定パルス幅の
中に含まれる数を計数する方法が広く採用されて
いる。
ところで、この検査方法では、基準パルス発生
回路装置、分周器、計数カウンタ等を用意しなけ
ればならず、検査装置の回路が複雑でかつ、構成
が大がかりなものとなつてしまう。
回路装置、分周器、計数カウンタ等を用意しなけ
ればならず、検査装置の回路が複雑でかつ、構成
が大がかりなものとなつてしまう。
発明の目的
本発明の目的は、検査装置の構成を大規模、か
つ、複雑化させることなく被検査パルスのパルス
幅が所定の範囲に入つているか否かを検査するパ
ルス幅検査方法を提供することにある。
つ、複雑化させることなく被検査パルスのパルス
幅が所定の範囲に入つているか否かを検査するパ
ルス幅検査方法を提供することにある。
発明の構成
上記の目的を達成する本発明のパルス幅検査方
法は、前縁が入力された被検査パルスの前縁と一
致し、パルス幅が検査規格におけるパルス幅の下
限値に等しく設定された第1のパルスを第1のパ
ルス形成手段によつて作り、さらに、前縁が前記
第1のパルスの後縁と一致し、パルス幅が前記検
査規格におけるパルス幅の上限値と下限値の差と
等しく設定された第2のパルスを第2のパルス形
成手段で作り、さらに、前縁が前記検査パルスの
後縁と一致する第3のパルスを第3のパルス形成
手段で作るとともに、前記第3のパルスのパルス
幅は、前記被検査パルスの後縁が前記検査規格の
下限値以下であるとき、前記第2のパルスの前縁
に達することのない長さに設定され、前記第3の
パルスと前記第2のパルスとを論理積により、前
記被検査パルスのパルス幅が前記検査規格内に入
つているか否かを判定する方法である。この方法
によれば、簡易な回路装置を用意するだけでパル
ス幅を検査することができる。
法は、前縁が入力された被検査パルスの前縁と一
致し、パルス幅が検査規格におけるパルス幅の下
限値に等しく設定された第1のパルスを第1のパ
ルス形成手段によつて作り、さらに、前縁が前記
第1のパルスの後縁と一致し、パルス幅が前記検
査規格におけるパルス幅の上限値と下限値の差と
等しく設定された第2のパルスを第2のパルス形
成手段で作り、さらに、前縁が前記検査パルスの
後縁と一致する第3のパルスを第3のパルス形成
手段で作るとともに、前記第3のパルスのパルス
幅は、前記被検査パルスの後縁が前記検査規格の
下限値以下であるとき、前記第2のパルスの前縁
に達することのない長さに設定され、前記第3の
パルスと前記第2のパルスとを論理積により、前
記被検査パルスのパルス幅が前記検査規格内に入
つているか否かを判定する方法である。この方法
によれば、簡易な回路装置を用意するだけでパル
ス幅を検査することができる。
実施例の説明
第1図は、本発明のパルス幅検査方法で使用す
る検査装置の回路構成を示す図であり、第2図は
第1図で示す検査装置要部の動作波形図を示す。
以下、これらの図面を参照して本発明の一実施例
を詳細に説明する。
る検査装置の回路構成を示す図であり、第2図は
第1図で示す検査装置要部の動作波形図を示す。
以下、これらの図面を参照して本発明の一実施例
を詳細に説明する。
まず、説明の便宜上、被検査パルス幅および検
査規格を次のように設ける。すなわち、被検査パ
ルスの標準パルス幅をW0、検査規格におけるパ
ルス幅の下限値をW1、上限値をW2とする。した
がつて、被検査パルス幅W0、下限値W1および上
限値W2の間に、W1≦W0≦W2の関係が成立すれ
ば、被検査パルスのパルス幅が、検査規格内に入
つていると判定される。
査規格を次のように設ける。すなわち、被検査パ
ルスの標準パルス幅をW0、検査規格におけるパ
ルス幅の下限値をW1、上限値をW2とする。した
がつて、被検査パルス幅W0、下限値W1および上
限値W2の間に、W1≦W0≦W2の関係が成立すれ
ば、被検査パルスのパルス幅が、検査規格内に入
つていると判定される。
次に、回路動作を説明する。
第2図aに示す被検査パルスは、入力端子1を
介して第1のパルス形成手段2の正エツヂトリガ
端子側に入力される。このパルス形成手段2は、
たとえば、単安定マルチバイブレータ(以下モノ
マルチと称する)3、抵抗R1、コンデンサC1で
構成されている。このように構成されたパルス形
成手段2においては、抵抗R1とコンデンサC1の
値を任意に選択することにより、被検査パルスを
所定のパルス幅のパルスに変換することができ、
モノマルチ3の出力側(Q1)に出力される第1
のパルスを、第2図bに示すように、前縁が第2
図aに示す被検査パルスの前縁イと一致し、パル
ス幅W3が検査規格パルス幅の下限値W1に等しく
なるように設定する。
介して第1のパルス形成手段2の正エツヂトリガ
端子側に入力される。このパルス形成手段2は、
たとえば、単安定マルチバイブレータ(以下モノ
マルチと称する)3、抵抗R1、コンデンサC1で
構成されている。このように構成されたパルス形
成手段2においては、抵抗R1とコンデンサC1の
値を任意に選択することにより、被検査パルスを
所定のパルス幅のパルスに変換することができ、
モノマルチ3の出力側(Q1)に出力される第1
のパルスを、第2図bに示すように、前縁が第2
図aに示す被検査パルスの前縁イと一致し、パル
ス幅W3が検査規格パルス幅の下限値W1に等しく
なるように設定する。
このようにして発生させた第1のパルスは、導
線4を通じて、第2のパルス形成手段5を形成す
る主要素であるモノマルチ6の負のエツヂトリガ
端子7に加えられる。ここで、第2のパルス形成
手段5を構成する抵抗R2、コンデンサC2の値を
選択し、パルス形成手段5の出力側(Q2)に出
力されるパルスを第2図cに示すように、前縁が
前記第1のパルスの後縁ハと一致し、パルス幅
W4が上限値W2と下限値W1との差と等しくなる
ように設定する。第2のパルスは、導線8を介し
て2入力形の論理積回路9へ、一方の入力として
加えられる。
線4を通じて、第2のパルス形成手段5を形成す
る主要素であるモノマルチ6の負のエツヂトリガ
端子7に加えられる。ここで、第2のパルス形成
手段5を構成する抵抗R2、コンデンサC2の値を
選択し、パルス形成手段5の出力側(Q2)に出
力されるパルスを第2図cに示すように、前縁が
前記第1のパルスの後縁ハと一致し、パルス幅
W4が上限値W2と下限値W1との差と等しくなる
ように設定する。第2のパルスは、導線8を介し
て2入力形の論理積回路9へ、一方の入力として
加えられる。
また、第2図aに示した被検査パルスは、第3
のパルス形成手段10を構成するモノマルチ11
の負エツヂトリガ端子12にも加えられる。この
パルス形成手段においても、第1,第2のパルス
形成手段でパルス幅が設定されたように、抵抗
R3、コンデンサC3の値を選択することにより、
モノマルチ11の出力側(Q3)に出力される第
3のパルスを、前縁が前記被検査パルスの後縁ロ
と一致し、かつ、パルス幅が被検査パルスのパル
ス幅が検査規格の下限値以下であるとき、第2の
パルスの前縁ハに達することのない長さに設定す
る。
のパルス形成手段10を構成するモノマルチ11
の負エツヂトリガ端子12にも加えられる。この
パルス形成手段においても、第1,第2のパルス
形成手段でパルス幅が設定されたように、抵抗
R3、コンデンサC3の値を選択することにより、
モノマルチ11の出力側(Q3)に出力される第
3のパルスを、前縁が前記被検査パルスの後縁ロ
と一致し、かつ、パルス幅が被検査パルスのパル
ス幅が検査規格の下限値以下であるとき、第2の
パルスの前縁ハに達することのない長さに設定す
る。
このようにして作られた第3のパルスを第2図
d〜fに示す。ところで、第2図dに示すパルス
は、被検査パルス幅が、検査規格のパルス幅の下
限値、すなわち、パルス幅が1と等しいとき、第
2図eは、被検査パルス幅がW0で表示される標
準パルスと等しいとき、第2図fは、被検査パル
ス幅がW2で表示される検査規格の上限値のパル
ス幅と等しいときに発生される第3のパルス波形
である。
d〜fに示す。ところで、第2図dに示すパルス
は、被検査パルス幅が、検査規格のパルス幅の下
限値、すなわち、パルス幅が1と等しいとき、第
2図eは、被検査パルス幅がW0で表示される標
準パルスと等しいとき、第2図fは、被検査パル
ス幅がW2で表示される検査規格の上限値のパル
ス幅と等しいときに発生される第3のパルス波形
である。
なお、第3のパルスのパルス幅は、前記第1お
よび第2のパルス形成手段により形成されるよう
な厳密なパルス幅を意味するのではなく、被検査
パルスの後縁ロが第2のパルスの領域内に入つて
いることが識別できる検査精度により、任意に狭
くするだけでよい。そして、この第3のパルス
は、導線13を介して、論理積回路9へ、他方の
入力として加えられる。
よび第2のパルス形成手段により形成されるよう
な厳密なパルス幅を意味するのではなく、被検査
パルスの後縁ロが第2のパルスの領域内に入つて
いることが識別できる検査精度により、任意に狭
くするだけでよい。そして、この第3のパルス
は、導線13を介して、論理積回路9へ、他方の
入力として加えられる。
論理積回路9では、入力される第2および第3
の2つのパルスの位相関係が比較され、この出力
側14には被検査パルス幅が、検査規格内にある
か否かの判定結果を示す出力信号が導出される。
すなわち、被検査パルス幅が検査規格内にあると
判定される場合は、第2図cに示す第2のパルス
期間内に、第2図d〜fに示すような第3のパル
スが存在している。したがつて、論理積回路9を
たとえば、NANDゲートで構成するとその出力
端子14の出力論理レベルは低レベル“L”とな
り、負パルス(図示せず)が現われる。一方、被
検査パルス幅が検査規格外と判定される場合は、
第2のパルス期間内に第3のパルスが存在しな
い。このため、出力端子14の論理レベルは、高
レベル“H”に保持され、出力論理レベルは変化
しない。
の2つのパルスの位相関係が比較され、この出力
側14には被検査パルス幅が、検査規格内にある
か否かの判定結果を示す出力信号が導出される。
すなわち、被検査パルス幅が検査規格内にあると
判定される場合は、第2図cに示す第2のパルス
期間内に、第2図d〜fに示すような第3のパル
スが存在している。したがつて、論理積回路9を
たとえば、NANDゲートで構成するとその出力
端子14の出力論理レベルは低レベル“L”とな
り、負パルス(図示せず)が現われる。一方、被
検査パルス幅が検査規格外と判定される場合は、
第2のパルス期間内に第3のパルスが存在しな
い。このため、出力端子14の論理レベルは、高
レベル“H”に保持され、出力論理レベルは変化
しない。
このような判定を自動的に行うためには、論理
積回路9の出力端子14に生じる信号を、たとえ
ば、フリツプフロツプ(F/F)回路15に加え
てパルス信号があればパルス幅デユーテイが50%
になるように波形整形した後、積分器16で直流
電圧に変換し、この直流電圧をたとえば、電圧計
17で読みとればよい。
積回路9の出力端子14に生じる信号を、たとえ
ば、フリツプフロツプ(F/F)回路15に加え
てパルス信号があればパルス幅デユーテイが50%
になるように波形整形した後、積分器16で直流
電圧に変換し、この直流電圧をたとえば、電圧計
17で読みとればよい。
発明の効果
本発明によれば、3個のパルス幅設定用のパル
ス形成手段と1個の論理積回路を組み合せるだけ
の比較的簡易な検査装置の使用によつて、被検査
パルス幅が、検査規格内にあるか否かの判定がで
きる効果が奏される。
ス形成手段と1個の論理積回路を組み合せるだけ
の比較的簡易な検査装置の使用によつて、被検査
パルス幅が、検査規格内にあるか否かの判定がで
きる効果が奏される。
第1図は本発明を説明するための検査装置の回
路構成を示す図であり、第2図は検査装置の要部
の動作波形図を示す。 1……入力端子、2……第1のパルス形成手
段、3,6,11……単安定マルチバイブレー
タ、4,8,13……導線、5……第2のパルス
形成手段、7,12……負エツヂトリガ端子、9
……論理積回路、10……第3のパルス形成手
段、14……出力端子、15……フリツプフロツ
プ回路、16……積分器、17……電圧計。
路構成を示す図であり、第2図は検査装置の要部
の動作波形図を示す。 1……入力端子、2……第1のパルス形成手
段、3,6,11……単安定マルチバイブレー
タ、4,8,13……導線、5……第2のパルス
形成手段、7,12……負エツヂトリガ端子、9
……論理積回路、10……第3のパルス形成手
段、14……出力端子、15……フリツプフロツ
プ回路、16……積分器、17……電圧計。
Claims (1)
- 1 前縁が入力された被検査パルスの前縁と一致
し、パルス幅が検査規格におけるパルス幅の下限
値に等しく設定された第1のパルスを第1のパル
ス形成手段によつて作り、さらに、前縁が前記第
1のパルスの後縁と一致し、パルス幅が前記検査
規格におけるパルス幅の上限値と下限値の差と等
しく設定された第2のパルスを第2のパルス形成
手段で作り、さらに、前縁が前記被検査パルスの
後縁と一致する第3のパルスを第3のパルス形成
手段で作るとともに、前記第3のパルスのパルス
幅は、前記被検査パルスの後縁が前記検査規格の
下限値以下であるとき、前記第2のパルスの前縁
に達することのない長さに設定され、前記第3の
パルスと前記第2のパルスとを論理積により、前
記被検査パルスのパルス幅が前記検査規格内に入
つているか否かを判定することを特徴とするパル
ス幅検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21764384A JPS6196474A (ja) | 1984-10-17 | 1984-10-17 | パルス幅検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21764384A JPS6196474A (ja) | 1984-10-17 | 1984-10-17 | パルス幅検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6196474A JPS6196474A (ja) | 1986-05-15 |
JPH0568662B2 true JPH0568662B2 (ja) | 1993-09-29 |
Family
ID=16707471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21764384A Granted JPS6196474A (ja) | 1984-10-17 | 1984-10-17 | パルス幅検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6196474A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010137076A1 (ja) * | 2009-05-28 | 2012-11-12 | 株式会社アドバンテスト | パルス測定装置およびパルス測定方法ならびにそれらを用いた試験装置 |
-
1984
- 1984-10-17 JP JP21764384A patent/JPS6196474A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6196474A (ja) | 1986-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4112358A (en) | Digital frequency measuring device | |
US3930199A (en) | Means for determining frequency | |
US4168467A (en) | Measurement of pulse duration | |
JPH0568662B2 (ja) | ||
US4157500A (en) | Multiperiodical phasemeter | |
JPH07280857A (ja) | パルス幅測定回路 | |
US4598375A (en) | Time measuring circuit | |
JP2746622B2 (ja) | サンプリングオシロスコープ | |
EP0122984A1 (en) | Time measuring circuit | |
JPS6141976A (ja) | 遅延時間モニタ回路 | |
Karnal et al. | A novel automatically synchronized ramp A/D converter | |
JPH0933619A (ja) | 半導体試験装置における周波数測定方法 | |
SU546892A1 (ru) | Многоканальное устройство дл выбора минимального значени средней величины | |
SU556325A1 (ru) | Устройство дл измерени непрерывных физических величин | |
JP2599759B2 (ja) | フリップフロップテスト方式 | |
JPH0333013Y2 (ja) | ||
JPS6134474A (ja) | ヒステリシス幅の試験方法 | |
SU945820A1 (ru) | Устройство дл измерени числа периодов | |
SU868626A1 (ru) | Цифровой фазометр | |
SU676972A1 (ru) | Цифровой измеритель периода гармонического сигнала | |
JPS6021356B2 (ja) | 集積回路の測定装置 | |
SU761934A1 (ru) | Цифровое устройство для измерения сдвига фаз 1 | |
SU966621A1 (ru) | Устройство дл определени среднеквадратичного отклонени флюктуаций фазы | |
JPH0122774B2 (ja) | ||
JPH0673227B2 (ja) | 磁気デイスク特性測定装置 |