JPS6134474A - ヒステリシス幅の試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、簡易な試験装置でもって、高精度に試験でき
るヒステリシス幅の試験方法に関する。

従来例の構成とその問題点 従来のヒステリシス幅試験方法を第３図および第４図を
参照して説明する。

第３図において、被試験回路１の入力端子２に入力電圧
源３を徐々に増加させていくと、たとえば！、で表示さ
れる入力電圧で、出力端子４に生じる出力電圧は、’Ｌ
Ｏ−から′″ＨＩ−に反転する。次に、入力電圧源３を
徐々に下げていくと、最初に反転した入力電圧！、とは
異なるたとえばｘ２で表示される入力電圧で、出力電圧
は、′″ＨＩ＃からＬＯ’に反転する。なお、図中５は
電源である。

上述の入出力特性を第４図に示す。このような入出力特
性はヒステリシス特性と呼ばれることは周知であり、こ
のときのヒステリシス幅Ｘ。は、Ｅｏ：に１−ｘ２とし
て測定されることも又周知である。

第３図示の試験回路装置を用いて、ヒステリシス幅をた
とえば手動で試験するならば、測定時間が増大すること
、さらには、ヒステリシス幅が温度上昇等で変化すると
、正確な試験が不可能であるという不都合が生じる。又
、ヒステリシス幅を自動試験するにしても、入力および
出力電圧を読みとる回路装置と、ヒステリシス幅を、算
出するための演算回路が必要であり、試験回路装置が複
雑になるという問題点が生じていた。

発明の目的 本発明の目的は、上記の不都合を排除したヒステリシス
幅の試験方法を提供することにある。

発明の構成 本発明は上記目的を達成するために、被試験回路の出力
信号に応動して生成される三角波電圧を前記被試験回路
の入力側に印加し、前記被試験回路の入力側又は出力側
に生じる信号の所定期間の変移時間若しくは周期又は周
波数を測定することで、ヒステリシス幅が算出できるヒ
ステリシス幅の試験方法であり、これによれば、簡単な
試験装置を用意するだけで高精度に測定できる。

実施例の説明 以下、図面を参照して、本発明の一実施例を詳細に説明
する。第１図は、ヒステリシス幅の試験方法を説明する
ための試験回路装置である。なお、第３図の従来例と同
一個所は同じ番号を付与した。

まず、被試験回路１に電源５を供給する。そして、出力
端子４に生じた出力電位は、導線６を通じてスイッチ７
に、さらに導線８、インバータ９、導線１０を通じてス
イッチ１１に、それぞれ与えられる。ここで、スイッチ
了と１１は、それぞれ定電流源１２．１３を制御するた
めに設けられている。いま、スイッチ７．１１はそれぞ
れ導線６゜導線１０がＬＯ′で導通し、’ＨＩ−で非導
通するように設定されたならば、出力端子４の出力電位
が’Ｌｏ′の時には、スイッチ７は導通するが、スイッ
チ１１は、出力端子３の゛Ｌｏ′電圧がインバータ９で
反転された、すなわち、’ＨＩ”の電位が与えられるた
めに、非導通である。この結果、定電流源１２からの電
流工、は積分器１３のコンデンサＣを通じて接地に流れ
、被試験回路１の入力端子２には第２図１７）Ｐ−９間
に示すような直線性のよい電圧が与えられる。このとき
の上限値Ｅ５は、第４図示の入力電圧Ｅ１に相当し、下
限値Ｅ４は、入力電圧Ｅ２に相当する。そして、下限値
ＩＣ４から上限値Ｅ、までの上昇時間ｔ、は、ｔ　＝△
Ｅ　拳Ｃ／Ｘ　　・・・・・・　、（１）として表わせ
れる。ここで、△Ｅｏはヒステリシス幅であり、△Ｅｏ
＝Ｅ３−Ｅ４である。次に、被試験回路１の入力端子２
に生じた入力電圧が上限値Ｅ３　（Ｑ点）に達すると、
出力端子４に生じる出力電圧は、’Ｌｏ′から’ＨＸ’
に反転し、この結果、スイッチ７は非導通に、一方、ス
イッチ１１は非導通から導通に反転する。このために、
定電流源１２から供給される電流工、は遮断され、一方
、定電流源１３からの電流工、が、積分器１４のコンデ
ンサＣへ与えられる。この結果、入力端子２の入力電圧
は、第２図（ａ）に示すＱ点からＲ点に向かって変移す
る直線性のよい電圧となる。

入力電圧が前記Ｒ点に到達すると、出力端子４の電圧は
、’ＨＩ’から再び′″Ｌｏ’に反転する。

ここで、９１間、すなわち、上限値Ｅ、から下限値Ｅ４
までに要する下降時間ｔ２は、ｔ２＝△Ｅｏ　＠Ｃ／工
、・・・・・・・・・　　　（２）として表わせれる。

上述の動作を繰返して、入力端子２には第２図（ａ）に
示す三角波が生じ、出力端子４には第２図（ｂ）に示す
短形波が導出される。

△Ｅｏ＝、ｔ、・ｘ、／Ｃ＝ｔ２　・Ｉ２／Ｃ・・・−
・・・・・　　　　（３） （３）式で、コンデンサＣ１電流工、および工、はあら
かじめ設定された既知の値である。したがって、ヒステ
リシス幅△Ｅｏを求めるには、入力端子２又は出力端子
４に生じた三角波又は短形波の所定期間の時間ｔ１又は
ｔ２を測定すればよい。

いま、電流工、とＩ２を相等しく設定するならば、上昇
時間ｔ、と下降時間ｔ２とは等しくなる。

すなわち、Ｉ、　：工、、　−＝Ｉに設定されるならば
、第２図（ａ）、（ｂ）に示した信号の周期Ｔは、Ｔ＝
２・ｔとなり、この場合のヒステリシス幅△Ｅｏは、△
ＩＣｏ　　　ｒ　＠Ｔ　／　（２’　）　””””’　
　　（３）として表わせれる。したがって、周期Ｔを測
定することで、ヒステリシス幅△Ｅｏが求められる。

なお、周波数ｆと周期Ｔとは、ｆ−１７Ｔの関係にある
ことから、周波数を測定することによっても、ヒステリ
シス幅△Ｅｏを算出できる。

発明の効果 以上実施例で説明したように、本発明の試験方法は、簡
単な試験装置で、ヒステリシス幅の算出が可能であり、
その利用価値は大きい。

【図面の簡単な説明】

第１図は本発明の試験方法を説明するためのヒステリシ
ス幅の試験回路図、第２図は第１図の被試験回路の入力
および出力電圧波形を示す図、第３図は従来のヒステリ
シス幅の試験方法を説明するための試験回路図、第４図
は第３図のヒステリシス特性を示す図である。 １・・・・・・被試験回路、２・・・・・入力端子、４
・・・・出力端子、５・・・・・・電源、６，８．１０
・・・・導線、７゜１１・・・・スイッチ、９・・・・
・・インバータ、１２．１３・・・・定電流源、１４・
・・・・・積分器。 代理人の氏名　弁理士　中　尾　敏　男　ばか１名第１
図 第２図 脚几１

Claims (1)

【特許請求の範囲】
1. 被試験回路のヒステリシス幅を試験するにあたり、前記
   被試験回路の出力側に生じた信号に応動して作動する定
   電流源と積分器で作られる三角波を前記被試験回路の入
   力側に印加し、前記被試験回路の入力側信号又は出力側
   信号の所定期間の変移時間若しくは周期又は周波数を測
   定することで、ヒステリシス幅を試験することを特徴と
   するヒステリシス幅の試験方法。