JPH056836B2 - - Google Patents
Info
- Publication number
- JPH056836B2 JPH056836B2 JP59058861A JP5886184A JPH056836B2 JP H056836 B2 JPH056836 B2 JP H056836B2 JP 59058861 A JP59058861 A JP 59058861A JP 5886184 A JP5886184 A JP 5886184A JP H056836 B2 JPH056836 B2 JP H056836B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pll
- frequency
- phase
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000035945 sensitivity Effects 0.000 claims description 12
- 238000000926 separation method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、いわゆるマイクロコンピユータから
の文字等の映像を、外部からのビデオ信号の画面
に重畳して表示するようにした表示装置に関す
る。
の文字等の映像を、外部からのビデオ信号の画面
に重畳して表示するようにした表示装置に関す
る。
背景技術とその問題点
外部からのビデオ信号の画面に対して、いわゆ
るマイクロコンピユータからの文字等の映像を重
畳して表示する場合には、元のビデオ信号から同
期信号を抽出し、この抽出された同期信号に関連
してマイクロコンピユータの出力ビデオ用ランダ
ムアクセスメモリ（Ｖ−RAM）を読出し、これ
を元のビデオ信号に混合する。
るマイクロコンピユータからの文字等の映像を重
畳して表示する場合には、元のビデオ信号から同
期信号を抽出し、この抽出された同期信号に関連
してマイクロコンピユータの出力ビデオ用ランダ
ムアクセスメモリ（Ｖ−RAM）を読出し、これ
を元のビデオ信号に混合する。
第１図において、外部からのビデオ信号が入力
端子１に供給され、この信号がスイツチ回路２を
通じて出力端子３に取り出される。また入力端子
１からの信号が、同期分離回路４に供給されて垂
直(V)、水平(H)の同期信号が分離される。この水平
同期信号が位相検波器５に供給され、この検波出
力がローパスフイルタ６を通じて可変周波数発振
器（VCO）７に供給される。このVCO７からは
後述するメモリからの読出しの画素クロツクに相
当する周波数の信号が形成される。この信号が1/
８分周回路８に供給されて各文字等に対応するキ
ヤラクタクロツクが形成され、この信号が制御回
路９に供給される。この制御回路９では上述の信
号を分周して、１フレームの画面上の位置に対応
するアドレス信号が形成される。また制御回路９
にて水平同期信号に対応した信号が形成され、こ
の信号が位相検波器５に供給されて、いわゆる位
相ロツクが掛けられる。さらに分離回路４からの
垂直同期信号が制御回路９のリセツト端子に供給
される。
端子１に供給され、この信号がスイツチ回路２を
通じて出力端子３に取り出される。また入力端子
１からの信号が、同期分離回路４に供給されて垂
直(V)、水平(H)の同期信号が分離される。この水平
同期信号が位相検波器５に供給され、この検波出
力がローパスフイルタ６を通じて可変周波数発振
器（VCO）７に供給される。このVCO７からは
後述するメモリからの読出しの画素クロツクに相
当する周波数の信号が形成される。この信号が1/
８分周回路８に供給されて各文字等に対応するキ
ヤラクタクロツクが形成され、この信号が制御回
路９に供給される。この制御回路９では上述の信
号を分周して、１フレームの画面上の位置に対応
するアドレス信号が形成される。また制御回路９
にて水平同期信号に対応した信号が形成され、こ
の信号が位相検波器５に供給されて、いわゆる位
相ロツクが掛けられる。さらに分離回路４からの
垂直同期信号が制御回路９のリセツト端子に供給
される。
またマイクロコンピユータの中央処理回路
（CUP）１０からの表示文字のコード信号等がＶ
−RAM１１に供給され、所望のアドレスに書込
まれる。このＶ−RAM１１が制御回路９からの
アドレス信号にて読出される。
（CUP）１０からの表示文字のコード信号等がＶ
−RAM１１に供給され、所望のアドレスに書込
まれる。このＶ−RAM１１が制御回路９からの
アドレス信号にて読出される。
この読出されたデータが映像信号への変換回路
１２に供給され、この変換回路１２にVCO７か
らの画素クロツクが供給されて映像信号が形成さ
れる。この信号がスイツチ回路２に供給される。
またＶ−RAM１１からの各表示する画素の期間
に対応する信号がスイツチ回路２に供給され、こ
の期間に変換回路１２からの信号が出力端子３に
取り出される。
１２に供給され、この変換回路１２にVCO７か
らの画素クロツクが供給されて映像信号が形成さ
れる。この信号がスイツチ回路２に供給される。
またＶ−RAM１１からの各表示する画素の期間
に対応する信号がスイツチ回路２に供給され、こ
の期間に変換回路１２からの信号が出力端子３に
取り出される。
このようにして文字等の映像を外部からのビデ
オ信号の画面に重畳して表示することができる。
オ信号の画面に重畳して表示することができる。
ところがこの装置において、VCO７の出力周
波数は通常数〜10数ＭHzである。一方水平同期信
号の周波数は例えば15.73kHzと低いため、位相ロ
ツクループ（PLL）の安定度や引込み速度を充
分に良好にすることができない。これは特に外部
からのビデオ信号がVTRの再生出力で、この
VTRにおいてスチル再生や倍速再生を行つた場
合に、ノイズバーの発生によりPLLの動作が乱
されて、正常な表示が出来なくなつてしまうおそ
れがあつた。
波数は通常数〜10数ＭHzである。一方水平同期信
号の周波数は例えば15.73kHzと低いため、位相ロ
ツクループ（PLL）の安定度や引込み速度を充
分に良好にすることができない。これは特に外部
からのビデオ信号がVTRの再生出力で、この
VTRにおいてスチル再生や倍速再生を行つた場
合に、ノイズバーの発生によりPLLの動作が乱
されて、正常な表示が出来なくなつてしまうおそ
れがあつた。
発明の目的
本発明はこのような点にかんがみ、簡単な構成
で良好な表示が行われ、たとえ、NTSCの基準を
満足しないような低品位のビデオ信号が入力され
た場合においても、PLLが正常に動作し、常に
良好な合成画像（スーパーインポーズ画像）が表
示されるようにする。
で良好な表示が行われ、たとえ、NTSCの基準を
満足しないような低品位のビデオ信号が入力され
た場合においても、PLLが正常に動作し、常に
良好な合成画像（スーパーインポーズ画像）が表
示されるようにする。
発明の概要
本発明は、外部からのビデオ信号の画面に重畳
してメモリからの映像を表示するようにした表示
装置において、前記ビデオ信号から分離された同
期信号が入力され、この同期信号と位相および周
波数が等しい中間クロツク信号を生成するため
の、位相に対する感度が高く周波数に対する感度
が低く設定された第１のPLLと、前記中間クロ
ツク信号が入力され、規定の周波数の画素クロツ
ク信号を生成するための、位相に対する感度だけ
ではなく周波数に対する感度も高く設定された第
２のPLLと、前記画素クロツク信号に基づいて、
前記メモリの読み出しを制御する制御化とを具備
することを特徴とする表示装置であつて、これに
よれば簡単な構成で良好な表示を行うことができ
る。
してメモリからの映像を表示するようにした表示
装置において、前記ビデオ信号から分離された同
期信号が入力され、この同期信号と位相および周
波数が等しい中間クロツク信号を生成するため
の、位相に対する感度が高く周波数に対する感度
が低く設定された第１のPLLと、前記中間クロ
ツク信号が入力され、規定の周波数の画素クロツ
ク信号を生成するための、位相に対する感度だけ
ではなく周波数に対する感度も高く設定された第
２のPLLと、前記画素クロツク信号に基づいて、
前記メモリの読み出しを制御する制御化とを具備
することを特徴とする表示装置であつて、これに
よれば簡単な構成で良好な表示を行うことができ
る。
実施例
第２図において、分離回路４からの水平同期信
号が位相検波器１３に供給され、この検波出力が
ローパスフイルタ１４を通じてVCO１５に供給
される。このVCO１５からは上述の水平同期信
号が等しい周波数の信号が形成され、この信号が
位相検波器１３に供給されて位相ロツクが掛けら
れると共に、このVCO１５からの信号が位相検
波器５に供給される。
号が位相検波器１３に供給され、この検波出力が
ローパスフイルタ１４を通じてVCO１５に供給
される。このVCO１５からは上述の水平同期信
号が等しい周波数の信号が形成され、この信号が
位相検波器１３に供給されて位相ロツクが掛けら
れると共に、このVCO１５からの信号が位相検
波器５に供給される。
この装置において、位相検波器１３、ローパス
フイルタ１４、VCO１５にて第１のPLLが構成
され、位相検波器５、ローパスフイルタ６、
VCO７、分周回路８、制御回路９にて第２の
PLLが構成される。そしてこの場合に、第１の
PLLを構成するVCO１５はその感度を小さく、
周波数が変化しにくいように設計され、また位相
検波器１３は位相に対する感度だけを持ち、周波
数の感度を持たない、例えばエクスクルーシブオ
ア回路やアナログ乗算器で構成される。これに対
して第２のPLLを構成する位相検波器５は、位
相だけでなく、周波数に対する感度も充分に持つ
ものとされる。
フイルタ１４、VCO１５にて第１のPLLが構成
され、位相検波器５、ローパスフイルタ６、
VCO７、分周回路８、制御回路９にて第２の
PLLが構成される。そしてこの場合に、第１の
PLLを構成するVCO１５はその感度を小さく、
周波数が変化しにくいように設計され、また位相
検波器１３は位相に対する感度だけを持ち、周波
数の感度を持たない、例えばエクスクルーシブオ
ア回路やアナログ乗算器で構成される。これに対
して第２のPLLを構成する位相検波器５は、位
相だけでなく、周波数に対する感度も充分に持つ
ものとされる。
従つてこの装置において、第１のPLLでは周
波数に対する感度を持たないために外部の影響を
受けにくく、ノイズバーによる同期信号の欠落等
があつた場合にも安定に信号を出力し、この信号
は同期信号の位相変動の情報のみを持つた信号と
なる。そしてこの信号を用いて第２のPLLで画
素クロツクを形成することにより、極めて安定に
画素クロツクを得ることができ、この信号を用い
てＶ−RAM１１の読出しを行うことができる。
波数に対する感度を持たないために外部の影響を
受けにくく、ノイズバーによる同期信号の欠落等
があつた場合にも安定に信号を出力し、この信号
は同期信号の位相変動の情報のみを持つた信号と
なる。そしてこの信号を用いて第２のPLLで画
素クロツクを形成することにより、極めて安定に
画素クロツクを得ることができ、この信号を用い
てＶ−RAM１１の読出しを行うことができる。
こうして文字等の映像をビデオ信号の画面に重
畳して表示することができるわけであるが、上述
の装置によれば、第１のPLLではドロツプアウ
ト等の影響を受けない同期信号が形成され、この
信号を用いて第２のPLLにて極めて安定な画素
クロツクを得ることができる。すなわち従来の装
置ではPLLが１個で、その入力周波数と出力周
波数が大幅に異なるために、上述のように周波数
変動に対する感度を持たないPLLを構成するこ
とは困難であるが、上述の装置によれば、PLL
を２つに分けたことにより、第１のPLLでは入
出力周波数を等しくして、周波数変動に対する感
度を持たないPLLを実現し、この出力信号を用
いて、第２のPLLにて安定な高周波の出力を得
られるものである。
畳して表示することができるわけであるが、上述
の装置によれば、第１のPLLではドロツプアウ
ト等の影響を受けない同期信号が形成され、この
信号を用いて第２のPLLにて極めて安定な画素
クロツクを得ることができる。すなわち従来の装
置ではPLLが１個で、その入力周波数と出力周
波数が大幅に異なるために、上述のように周波数
変動に対する感度を持たないPLLを構成するこ
とは困難であるが、上述の装置によれば、PLL
を２つに分けたことにより、第１のPLLでは入
出力周波数を等しくして、周波数変動に対する感
度を持たないPLLを実現し、この出力信号を用
いて、第２のPLLにて安定な高周波の出力を得
られるものである。
発明の効果
本発明によれば、簡単な構成で良好な表示がで
行われ、たとえ、NTSCの基準を満足しないよう
な低品位のビデオ信号、例えば、VTRでスチル
再生や倍速再生を行つた場合に出力されるビデオ
信号であつて、バーノイズにより同期信号の欠落
等が生じているビデオ信号が入力された場合にお
いても、PLLが正常に動作し、常に良好な合成
画像（スーパーインポーズ画像）を表示すること
ができる。
行われ、たとえ、NTSCの基準を満足しないよう
な低品位のビデオ信号、例えば、VTRでスチル
再生や倍速再生を行つた場合に出力されるビデオ
信号であつて、バーノイズにより同期信号の欠落
等が生じているビデオ信号が入力された場合にお
いても、PLLが正常に動作し、常に良好な合成
画像（スーパーインポーズ画像）を表示すること
ができる。
第１図は従来の装置の説明のための図、第２図
は本発明の一例の構成図である。 ４は同期分離回路、５，７は第２のPLLを構
成する位相検波器及びVCO、９は制御回路、１
１はＶ−RAM、１３，１５は第２のPLLを構成
する位相検波器及びVCOである。
は本発明の一例の構成図である。 ４は同期分離回路、５，７は第２のPLLを構
成する位相検波器及びVCO、９は制御回路、１
１はＶ−RAM、１３，１５は第２のPLLを構成
する位相検波器及びVCOである。
Claims (1)
- 【特許請求の範囲】 １ 外部からのビデオ信号の画面に重畳してメモ
リからの映像を表示するようにした表示装置にお
いて、 前記ビデオ信号から分離された同期信号が入力
され、この同期信号と位相および周波数が等しい
中間クロツク信号を生成するための、位相に対す
る感度が高く周波数に対する感度が低く設定され
た第１のPLLと、 前記中間クロツク信号が入力され、規定の周波
数の画素クロツク信号を生成するための、位相に
対する感度だけではなく周波数に対する感度も高
く設定された第２のPLLと、 前記画素クロツク信号に基づいて、前記メモリ
の読み出しを制御する制御回路と、 を具備することを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59058861A JPS60201781A (ja) | 1984-03-26 | 1984-03-26 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59058861A JPS60201781A (ja) | 1984-03-26 | 1984-03-26 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60201781A JPS60201781A (ja) | 1985-10-12 |
| JPH056836B2 true JPH056836B2 (ja) | 1993-01-27 |
Family
ID=13096490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59058861A Granted JPS60201781A (ja) | 1984-03-26 | 1984-03-26 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201781A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962427A (en) * | 1989-04-20 | 1990-10-09 | Motorola Inc. | TV receiver including multistandard OSD |
| JPH0361765U (ja) * | 1989-10-19 | 1991-06-17 | ||
| JPH03159491A (ja) * | 1989-11-17 | 1991-07-09 | Seiko Epson Corp | マルチ画面表示システム |
| JPH06113223A (ja) * | 1992-09-25 | 1994-04-22 | Rohm Co Ltd | ドットクロック発生回路 |
-
1984
- 1984-03-26 JP JP59058861A patent/JPS60201781A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60201781A (ja) | 1985-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4580165A (en) | Graphic video overlay system providing stable computer graphics overlayed with video image | |
| JP2520109B2 (ja) | ビデオ信号混合装置 | |
| US5422678A (en) | Video processor for enlarging and contracting an image in a vertical direction | |
| JPH056836B2 (ja) | ||
| JP2555141B2 (ja) | 画像処理装置 | |
| JP3154530B2 (ja) | ビデオ信号の時間スケーリング装置 | |
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| JPH0722380B2 (ja) | 映像信号用位相ロツク回路 | |
| EP0522181B1 (en) | Apparatus for processing a signal | |
| JP2662587B2 (ja) | 表示装置 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| KR0143167B1 (ko) | 와이드 스크린 텔레비젼 수상기에서의 두화면 표시 회로 | |
| JP2714302B2 (ja) | 画素同期装置 | |
| JPH0523018Y2 (ja) | ||
| KR100194036B1 (ko) | 영상기기의 타임베이스 정정회로 | |
| JPS622292A (ja) | 画像表示装置 | |
| JP4117580B2 (ja) | ビデオ信号用回路 | |
| JPH1115428A (ja) | 水平表示幅調整回路 | |
| JP2591819B2 (ja) | 文字信号同期再生回路 | |
| JP4646637B2 (ja) | ゲンロック装置 | |
| JPH07226860A (ja) | Ｐｌｌ回路 | |
| JPS62150977A (ja) | 同期ずれ画面消去回路 | |
| JPH01317081A (ja) | 走査周波数変換装置 | |
| JPH02228889A (ja) | 画像処理回路 | |
| JPH0496583A (ja) | 画像処理装置の同期信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |