JPH03159491A - マルチ画面表示システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数合成画面を一台のモニタ装置に映し出し
、監視を行い、必要画面の選択を行い、あるいは重ね画
面編集など様々な画像処理を可能とするマルチ画面表示
システムに関するものである。

〔従来の技術〕

従来のマチル画面表示システムを第１８図に示す。この
システムでは、パーソナルコンピュータ３０か出力され
るらディジタルＲＧＢ映像信号３６−１、同期信号３６
−２、水平基準読出ドットクロック３６−３を動画回路
３１　〜３１Ｎへ１ 導き、動画回路３１　〜３１Ｎにおいてラインｌ ３８　〜３８，から異なる画像のＮＴＳＣコンボｌ ジット信号を導入し、ＮＴＳＣコンボジット信号の画面
をパーソナルコンピュータ３０から送られるディジタ／
Ｌ４　Ｒ　Ｇ　Ｂ映像信号による画面中に挿入し、ライ
ン３７　〜３７Ｎから動画ミキサ回路ｉ ３４へ送出するようにしていた。そして、動画ミキサ回
路３４は各動画を１つの映像信号に複合し、アナログＲ
ＧＢ信号としてライン３つを介してアナログＲＧＢモニ
タ装置３５へ送出し、マルチ画？表示を実現させていた
。

〔発明が解央しようとする課題〕

しかしながら、動画ミキサ回路３４は固定されたＮライ
ン３７■〜３７Ｎから動画を並列に入力し、複合する処
理を行うことから、構成が大型化、複雑化する。このた
め、上記の装置は放送局等で用いられる程度に止ってい
る。

また、動画回路３１　〜３１Ｎにおける画面の１ 合成処理を容易にするため、パーソナルコンピュータ３
０からアナログＲＧＢ信号を動画回路３１　〜３１Ｎへ
送出することも考えられる。しｌ かし、この場合には、合成処理時に必要とする水平基準
読出ドットクロック３６−３を上記アナログＲＯＢとと
もに動画回路３１　〜３１Ｎへ与え１ ることとなり、以下の不具合が生じる。つまり、アナロ
グＲＧＢ信号の振幅は０．８Ｖ　　　程度でｐ″″ρ あるのに対し、水平基準読出ドットクロックの振幅は５
ｖ　　程度で周波数が数十Ｍ　Ｈ　ｚであるこｐ−ｐ とから、アナログＲＧＢ信号にディジタル雑音が重畳す
る。従って、パーソナルコンピュータ３ｏからの出力は
ディジタルＲＧＢ信号とせざるを得ず、画面合或処理の
容易化を妨げていた。

そこで本発明は、画面合成処理を容易とし、また構成が
大型化、複雑化せず、必要とする画面数の合成を行い得
るマルチ画面表示システムを提供することを目的とする
。

〔課題を解決するための手段〕

本発明にかかるマルチ画面表示システムは、映像入力端
子から到来する映像信号から色信号と同期信号とを抽出
するデコード手段と、これにより抽出された色信号をデ
ィジタル化するＡ／Ｄ変換手段と、これから出力される
ディジタル色信号を記憶する記憶手段と、これから読出
されるディジタル色信号をアナログ化するＤ／Ａ変換手
段と、色信号入力端子から到来するアナログ色信号と上
記Ｄ／Ａ変換手段から出力される色信号とをミキシング
して出力端子から出力するミキシング手段と、上記色信
号入力端子から到来するアナログ色信号による画面中に
上記Ｄ／Ａ変換手段から出力される色信号による画面を
どのように挿入するかを示す情報に基づいて各手段を制
御する制御手段とを有する画像処理装置を複数備えてい
る。そして、各画像処理装置を前段の画像処理装置装置
の出力端子と後段の画像処理装置の色信号入力端子とに
より縦続接続し、各画像処理装置の映像入力端子へ外部
から映像信号を導入するようにしたことを特徴とする。

更に、本発明に係るマルチ画面表示システムは、初段の
画像処理装置の色信号入力端子に、パーソナルコンピュ
ータ色信号を与えるようにしたことを特徴とする。

また更に、本発明に係るマルチ画面表示システムでは、
前記ミキシング手段が外部同期信号入力端子と、この外
部同期信号入力端子から到来する水平同期信号を基準信
号としたＰＬＬ回路とを備え、このＰＬＬ回路の出力に
基づきミキシングを行うことを特徴とする。

〔作用〕

本発明に係るマルチ画面表示システムは、以上の通りに
構成されるので、いくつの画面を合成するかに応じて画
像処理装置を縦続接続する数を変えて対応できる。

更に、パーソナルコンピュータから色信号を初段の画像
処理装置へ与えることで、パーソナルコンピュータによ
る画面に、外部の例えばビデオテーブレコーダ等の画面
を合成して所望の画面を製作できる。

更にまた、ＰＬＬ回路を備えさせてミキシングを行うよ
うにすることで、水平読出基準ドットクロックを外部か
ら取り入れずとも、水平同期信号カラ作ルコとができ、
色信号入力端子にアナログＲＧＢ信号を導入できるよう
になる。

〔実施例〕

以下、添付図面の第１図ないし第１７図を参照して、本
発明に係るマルチ画面表示システムを説明する。

第１図は本発明の一実施例に係るマルチ画面表小システ
ムの概略的なブロック図である。

第１図において、画像処理装置１１〜ＩＮは同一の構成
であり、デコード手段１００，Ａ／Ｄ変換手段２００、
記憶手段３００、Ｄ／Ａ変換手段４００、ミキシング手
段５００および制御手段６００が備えられている。デコ
ード手段１００の映像入力端子１０３にはチューナ等か
ら例えばＮＴＳＣコンポジット信号が与えられる。各画
像処理装置１ｌ〜ＩＮに与えられるＮＴＳＣコンボジッ
ト信号は異なる動画についての信号である。デコード手
段１００はＮＴＳＣコンポジット信号からアナログＲＧ
Ｂ信号と同期信号（水平、垂直）を抽出し、これらの信
号をＡ／Ｄ変換手段２００へ送出する。Ａ／Ｄ変換手段
２００は与えられたアナログＲＧＢ信号を同期信号に基
づきディジタル化し、記憶手段３００へ送出する。記憶
手段３００では制御手段６００の制御下でディシタルＲ
ＧＢ信号が記憶され、必要に応じて読出されたディジタ
ルＲＧＢ信号はＤ／Ａ変換手段４００へ送出される。Ｄ
／Ａ変換手段４００は与えられたディジタルＲＧＢ信号
をアナログＲＧＢ信号へ戻し、ミキシング手段５００へ
送出する。ミキシング−ト段５００の色入力端子を含む
入力端子５０１ｌには、パーソナルコンピュータ３ｏか
らアナログＲＧＢ信号及び同期信号（水平、垂直）が与
えられる。そ｛，て、ミキシング千段５００は同期信号
に基づき制御手段６００の制御下で、バ？ソナルコンピ
ュータ３０より出力されたアナログＲＧＢ信号の画面中
にＤ／Ａ変換手段４００より出力されたアナログＲＧＢ
信号の画面を合成し、合成したアナログＲＧＢ信号及び
パーソナルコンピュータ３０より与えられた同期信号を
出力端子５０２から出力する。

上記の構戊において、制御手段６００１〜６００Ｎはパ
ーソナルコンピュータ３０から個別の制御を受け、各手
段を制御して合成画の位置や大きさなどの変更を行う。

初段の画像処理装置１■の出力端子５０２、は第２段の
画像処理装置１。の入力端子５０１■と接続され、以下
同様に第Ｎ段の画像処理装置ＩＮの入力端子５０１Ｎま
で接続され、画像処理装置１Ｎの出力端子５０２Ｎから
出力されるアナログＲＧＢ信号及び同期１言号がアナロ
グＲＧＢ信号モニタ装置３９ヘ？出される。このような
システムにおいて、映像入力端子１０３　〜１０３Ｎか
ら５１■〜５１Ｎ１ のような動画のＮＴＳＣコンボジット信号を入力し、パ
ーソナルコンピュータ３０に接続されたキーボード入力
装置７０２やマウス７０３を操作して各画像の位置や大
きさを制御することで、第１図のアナログＲＧＢモニタ
装置３９の画ｉ１ｉ１ｉ５０に示されるような画面が重
ねられたマルチ画面表示が得られる。

以下、各手段をより具体的に説明して、本発明の一実施
例に係るマルチ画面表示システムを明らかにする。ここ
において、パーソナルコンピュータ３０と制御手段６０
０とのインタフェースや、映像信号以外の音声信号等に
ついては、公知の手法により処理されるものとし、本発
明と直接に関係しないのでその詳細の説明を省略する。

第２図は画像処理装置１の構或図である。第２図の映像
入力端子１０３には例えばＶＴＲからＮＴＳＣコンポジ
ット信号が到来し、映像信号デコーダ１４０に至る。映
像信号デコーダ１４０はＮＴＳＣコンボジット信号から
色信号Ｒ，Ｇ，Ｂ及び同期信号（水平、垂直）を抽出し
、アナログＲＧＢ信号をＡＤＣ　（アナログ／ディジタ
ルコンバータ）２１０へ、同期信号をデイジタイズ制御
部２２０へ送出する。ＡＤＣ　２　１　０は映像信号デ
コーダ１４０から出力されたアナログＲＧＢ信号を、デ
ィジタイズ制御部２２０から出力されるクロツク信号Ｃ
ＫＡＤによりディジタルＲＧＢ信号に変換して、映像デ
ータ選択部３２０を介して３ボート映像メモリ３１０に
出力する。又、デイジタイズ制ＩＸｌ２２０はＡＤＣ２
１０にクロツク信号ＣＫＡＤを出力するとともに、映像
メモリ制御信号選択部３３０を介して３ボート映像メモ
リ３１０に書込制御信号ＷＥＴＶを出力する。

ここで、第３図にディジタイズ制御部２２０及びその周
辺回路の詳細なブロック回路図を示し、これを説明する
。

なお、映像メモリ制御信号選択部３３０は除いてある。

本実施例では、３ポート映像メモリ３１０として、例え
ばソニー社製ＣＸＫ１２０６又は富士通社製Ｍ８８１Ｃ
１５０１を用いている。

ここでは、３ポート映像メモリ３１０の読込ポートのみ
を用いて説明する。この３ポート映像メ；り３１０の読
込ボートについては、ソニー社製′のデータシ一ト７１
２１５−ＳＴの第２１頁から第２６責までに特性タイミ
ングチャートが記載されている。上記３ボート映像メモ
リ３１０は９６０行（ＣＯＬＵＭＮ）Ｘ３０６列（ＲＯ
Ｗ）Ｘ４ビット構或であり、これがＲ，Ｇ，Ｂに対して
それぞれ設けられる。従って、一有効水平走査期間を９
６０Ｘ３で息子化したデータを記憶することが可能であ
る。

又、上記３ポート映像メモリ３１０のアクセスは行をブ
ロック単位、列をライン単位として行なわれる。３ボー
ト映像メモリ３１０において、ＤＩＮＯ−ＤＩＮ３はデ
ィジタルＲＧＢ信号を入力するデータ入力端子、ＡＤＤ
Ｏ〜ＡＤＤ３はアドレス入力端子、ＣＫＷＯはボートＯ
シフト信号端子、ＩＮＣＯはボート０ラインインクリメ
ント端子、ＨＣＬＲＯはポート０水平クリア端子、ＶＣ
ＬＲＯはポート０垂直クリア端子、ＷＥ　（負論理）は
ボート０ライトイネーブルの信号端子である。

上記ディジタルＲＧＢ信号のＲ，Ｇ，Ｂは、それぞれ例
えば４ビット信号である。

第３図において、符号１４０はＮＴＳＣコンボジット信
号から水平同期信号ＨＳＴＶ．垂直同期信号ＶＳＴＶ及
びアナログＲＧＢ信号を抽出して出力する映像信号デコ
ーダを示し、２２１は水平書込ドットクロック信号ＨＷ
ＤＣＫ及び基本同期信号ＢＳＹＮＣを出力するドットク
ロツク発生器を示し、２２２は水平書込開始信号ＨＷＳ
及びＨＣＬＲ信号を出力する水平書込開始カウンタを示
し、２２３は水平書込回数信号ＨＷＴを出力する水平書
込回数カウンタを示す。また、符号２２４は垂直書込ラ
インクロック信号ＶＷＬＣＫを出力する垂直書込ライン
クロツク発生器を示し、２２５は垂直書込開始信号ｖＷ
Ｓを出力する垂直書込開始カウンタを示し、２２６は垂
直書込回数信号ＶＷＴを出力する垂直下記個回数カウン
タを示し、２２７は３ボート映像メモリ３１０の垂直方
向の書込位置を指定する垂直書込オフセット信号ＶＷＯ
ＦＴ及びボートラインインクリメントＩＮＣを出力する
垂直書込オフセットカウンタを示している。また、ＯＲ
回路２２８は垂直書込ラインクロック信号ＶＷＬＣＫと
垂直書込オフセット信号ＶＷＯＦＴのいずれかをポート
Ｏラインインクリメント信号ＩＮＣとして出力するもの
であり、ＡＮＤ回路２２９は水平書込ドットクロック信
号ＨＷＤＣＫ，水平書込開始信号ＨＷＳ，水平下記個回
数信号ＨＷＴの反転出力、垂直書込開始信号ｖＷＳおよ
び垂直書込回数信号ＶＷＴの反転出力の論理積を作成し
、書込許可信号ＷＥＮＢＬを出力するものであり、ＮＯ
Ｒ回路２３０は垂直同期信号ＶＳＴＶ，ＨＣＬＲ信号、
ＯＲ回路２２８の出力信号及びＡＮＤ回路２２９が出力
する書込許可信号ＷＥＮＢＬのＯＲ−ＮＯＴ論理演算を
行い、ボートライトイネーブル信号ＷＥを出力するもの
である。

映像信号デコーダ１４０で抽出された水平同期信号ＨＳ
ＴＶはドットクロック発生器２２１、水平書込開始カウ
ンタ２２２、水平書込回数カウンタ２２３及び垂直書込
開始カウンタ２２５に与えられる。又、同じく映像信号
デコーダ１４０で抽出された垂直同期信号ＶＳＴＶは垂
直書込ラインクロック発生器２２４、垂直書込開始カウ
ンタ２２５、垂直書込回数カウンタ２２６、垂直書込オ
フセットカウンタ２２７、３ボート映像メモリ３１０の
ポート垂直クリア端子ＶＣＬＲ及びＮｏＲ回路２２８に
与えられる。

ＡＤＣ２　１　０はクロック信号ＣＫＡＤとして与えら
れる水平書込ドットクロック信号ＨＷＤ　Ｃ　Ｋをサン
プリングタイミングとして、アナログＲＧＢ信号ＬＳＴ
Ｖをディジタル変換して、ディジタル変換したＲＧＢ信
号ＬＳＴＶを３ボート映像メモリ３１０に出力する。ド
ットクロック発生器２２１は水平同期信号ＨＳＴＶに同
期した（すなわち水平同期信号ＨＳＴＶの周期６３．５
μｓに対して、１／Ｎ　（Ｎは正整数）の周期の水平書
込ドットクロック信号ＨＷＤＣＫを発生する。この水平
書込ドットクロツク信号ＨＷＤＣＫは上記ＡＤＣ２１０
ヘクロツタ信号ＣＫＡＤとして与えられる他、水平書込
開始カウンタ２２２、水平書込回数カウンタ２２３及び
ＡＮＤ回路２２９へ送出される。３ポート映像メモリ３
１０は適当なブロックｌｌｉ位に分けられてアドレスプ
リセットが行われる。ここに、３ポート映像メモリ３１
０のアドレスプリセットのブロックＬＩｉ位を６０ドッ
ト、ＮＴＳＣコンポジット信号の一有効水平走査期間を
５０（μｓ）とした場合、上記水平書込ドットクロック
発生器２２１で発生される水平書込ドットクロツク信号
ＨＷＤＣＫの周波数は、 ６０　（ドット）／５０・６０−６（Ｓ）−１．２（Ｍ
Ｈｚ） になる。このため、水平書込ドットクロック信号ＨＷＤ
ＣＫにより一有効水平走査期間のアナログＲＧＢ信号が
６０×３ドットで量子化されることになる。実際には３
ポート映像メモリ３１０は９６０ドット（１６ブロック
）により一有効水平走査期間のデータを格納するように
構成されているから、ディジタルＲ，Ｇ，Ｂ信号のそれ
ぞれに対し６０ドットを１ブロックとして最大で１６ブ
ロックまで使用でき、この場合には １．２　（ＭＨｚ）Ｘ１６　（ブロック）−　１　９．
　　２　（ＭＨｚ　） の水平書込ドットクロックＨＷＤＣＫにより一有効水平
走査明間のディジタルＲＧＢ信号をブロック単位で書き
込める。

このように、ドットクロック発生器２２１は３ポート映
像メモリ３１０のアドレスプリセットのブロック単位（
６０ドット）及び使用するブロックの数（１〜１６）の
値に基づく周波数の水平書込ドットクロツク信号ＨＷＤ
ＣＫを出力する。なお、使用するブロックの数の値はＣ
ＰＵ６２０がパーソナルコンピュータ３０の命令により
設定する。

又、ドットクロック発生器２２１は３ボート映像メモリ
３１０のポートシフト信号端子ＣＫＷ（３ボート映像メ
モリ３１０の水平方向の書込アドレスをドット単位でイ
ンクリメントする信号）のクロックとして用いられる基
本同期信号ＢＳＹＮＣを発生する。ここで、クロツク信
号ＣＫＡＤと基本同期信号ＢＳＹＮＣについて考察する
と、アナログＲＧＢ信号をディジタル変換するクロック
信号ＣＫＡＤの周期が、３ボート映像メモリ３１０の水
平方向の書込アドレスをドット単位でインクリメントす
る基本同期信号ＢＳＹＮＣの周期よりも大きいときは、
アナログＲＧＢ信号ＬＳＴＶに対応する映像は拡大され
ることがわかる。

又、進に、クロック信号ＣＫＡＤの周期が基本同期信号
ＢＳＹＮＣの周期よりも小さいときは、アナログＲＧＢ
信号に対応する映像は縮小されることがわかる。

上記の水平書込ドットクロック発生器２２１により発生
された基本同期信号ＢＳＹＮＣは、各制御回路に対して
基本的な同期をとる信号として、水平書込開始カウンタ
２２２、水平書込回数カウンタ２２３、垂直書込ライン
クロック発生器２２４、垂直書込開始カウンタ２２５、
垂直書込回数カウンタ２２６、垂直オフセットカウンタ
２２７及び３ボート映像メモリ３１０へ与えられる。ま
た、垂直書込ラインクロック発生器２２４は垂直同明信
号ＶＳＴＶに同期し、垂直同期信号ＶＳＴＶの周波数の
Ｎ倍の周波数の垂直書込ラインクロック信号ＶＷＬＣＫ
を発生し、垂直書込回数カウンタ２２６及びＯＲ回路２
３０へ送出する。

なお、上記Ｎ倍の値はＣＰＵ６２０がパーソナルコンピ
ュータ３０の命令により設定する。Ｎの値はドットクロ
ック発生器２２１に適合した縦横比にμづいて定められ
る。

また、水平書込開始カウンタ２２２は水平同期信号ＨＳ
ＴＶによりリセットされ、水平書込ドットク０ツク信号
ＨＷＤＣＫのクロック数をカウントし、ＮＴＳＣコンポ
ジット信号の有効水平走査期間中のＴ４Ｓ　Ｌクヮック
目から、アナログＲＧＢ信号の量子化を許可する水平書
込開始信号ＨＷＳを送出する。この水平書込開始信号Ｈ
ＷＳが与えられると、水平書込開始カウンタ２２２は３
ボート映像メモリ３１０にボート水平クリア信号ＨＣＬ
Ｒを１クロックだけ送出する。

更に、水平書込回数カウンタ２２３は水平同期信号ＨＳ
ＴＶによりリセットされ、水平書込開始信号ＨＷＳが与
えられると、水平書込ドットクロック信号ＨＷＤＣＫの
クロックのカウントを開始し、ＮＴＳＣコンポジットの
有効水平走査期間のＥ１クロツク間だけ、アナログＲＧ
Ｂ信号の量子化を許可する水平書込回数信号ＨＷＴを送
出する。

従って、水平書込回数カウンタ２２３は有効水平走査期
間を制御することになり、水平方向についてどの部分ま
で画像を有効とするか選定できる。

また、垂直書込開始カウンタ２２５は垂直同期信号ＶＳ
ＴＶによりセットされ、水平同期信号ＨＳＴＶのクロッ
ク数をカウントし、映像信号ｖＳＴＶの垂直有効走査期
間中の第３２クロック目から、有効水平走査のアナログ
ＲＧＢ信号の量子化を許可する垂直書込開始信号■ＷＳ
をＡＮＤ回路２２９及び垂直書込回数カウンタ２２６へ
出力する。そこで、垂直書込回数カウンタ２２６は垂直
同期信号ＶＳＴＶによりリセットされ、垂直書込開始信
号ｖＷＳが与えられると、垂直書込ラインクロック信号
ＶＷＬＣＫの・クロックのカウントを開始し、ＮＴＳＣ
コンボジット信号の垂直有効走査期間内をＥ２クロック
間だけ、アナログＲＧＢ信号の量子化を許可する垂直書
込回数信号ＶＷＴを送出する。従って、垂直書込回数カ
ウンタ２２６により垂直有効走査期間が制御されること
になり、垂直方向についてどの部分まで画像を有効とす
るか決定される。

３ボート映像メモリ３１０の表示画面に対する水平方向
の書込位置、すなわちＣ　Ｏ　Ｌ　ＵＭＮ方向の書込位
置は、アドレス・プリセットモードにより、パーソナル
コンピュータ３０の命令を受けたＣＰＵ２０が、量子化
したディジタルＲＧＢ信号の６０Ｘ３ビットを１ブロッ
クとして、ブロック指定して行なう。このときのブロッ
ク指定はアドレス入力信号ＡＤＤＯ−ＡＤＤ３によって
１６段階で行なう。すなわち、アドレス入力信号ＡＤＤ
Ｏ〜ＡＤＤ３はＣＰＵ６２０より設定される。

また、３ボート映像メモリ３１０の表示画面に対する垂
直方向の書込位置は垂直書込オフセットカウンタ２２７
により設定される。すなわち、垂直書込オフセットカウ
ンタ２２７は垂直同期信号ＶＳＴＢによりリセットされ
、基本同期信号ＢＳＹＮＣに同期しなから３ポート映像
メモリ３１０の垂直方向の書込位置をオフセットする垂
直書込オフセット信号ＶＷＯＦＴ及びラインインクリメ
ント信号ＩＮｃをＳ３クロック送出し、３ボート映像メ
モリ３１０の垂直方向の書込位置を制御する。

なお、上記の８１の値、Ｅ１の値、ｓ２の値、Ｅ２の値
、Ｓ３の値はパーソナルコンピュータ３０の命令に基づ
きＣＰＵ６２０により設定される。

次に、第３図に示したディジタイズ制御部２２０及びそ
の周辺回路の動作について、第４図のタイミングチャー
トを参照して説明する。

（１）まず、垂直同期信号ＶＳＴＶがハイレベルｒＨＪ
になると（第４図（ａ）参照）、垂直書込開始カウンタ
２２５、垂直書込回数カウンタ２２６及び垂直書込オフ
セットカウンタ２２７がリセットされ、垂直書込開始信
号ｖｗｓ及び垂直書込回数信号ＶＷＴがローレベルｒＬ
Ｊになる（第４図（ｄ）及び（ｅ）参照）。

（２〉垂直書込オフセットカウンタ２２７は基本同期信
号ＢＳＹＮＣから垂直書込オフセット信号ＶＷＯＲＴ作
成して、この垂直書込オフセット信ｑＶＷＯＦＴのクロ
ックをＳ３クロック分だけ出力する（第４図（ｈ）参照
）。この垂直書込オフセット信号ＶＷＯＦＴがＯＲ回路
２２８を介して３ポート映像メモリ３１０のボート０ラ
インインクリメント信号端子Ｉ　ＮＣＯに与えられ、３
ボート映像メモリ３１０は垂直方向のアドレスが８３回
インクリメントされることになり、３ボート映像メモリ
３１０のどの水平ラインから書込を開始するかがオフセ
ットされる。

（３）一方、垂直書込開始カウンタ２２５は水平同期信
号ＨＳＴＶのクロック数が８２になると、垂直書込開始
信号ｖＷＳをハイレベルｒＨＪにして、垂直有効走査期
間の量子化を許可する（第４図（ｄ）参照）。これによ
り、ＮＴＳＣコンボジット信号による画面のどの水平ラ
インを有効とするか制御できる。

（４）垂直書込オフセット信号ＶＷＯＦＴのクロックを
得た３ボート映像メモリ３１０は、上記（２）の動作に
より垂直書込アドレスがオフセットされ、水平同期信号
ＨＳＴＶがハイレベルｒＨＪになる（第４図（ｊ）参照
）と、水平書込開始カウンタ２２２及び水平書込回数カ
ウンタ２２３がリセットされ、水平書込開始信号ＨＷＳ
及び水平書込回数信号ＨＷＴをローレベルｒＬＪにする
（第４図（ｎ）及び（ｏ）参照）。又、ドットクロック
発生器２２１は水平書込ドットクロツク信号｝｛ＷＤ　
Ｃ　Ｋを出力する（第４図（ｍ）参（！（０。

この水平書込ドットクロツク信号ＨＷＤＣＫを受けたＡ
ＤＣ２１０は、水平書込ドットクロック信号ＨＷＤＣＫ
をサンプリングホールド信号及びデータラッチ信号とし
て動作し、アナログＲＧＢをサンプリングする。

また、水平書込開始カウンタ２２２は水平書込ドブトク
ロック信号ＨＷＤＣＫのクロツク数をカウントし、その
カウント値がＳｌになると、水平書込開始信号ＨＷＳを
ハイレベルｒＨＪにして、有効水平走査期間の量子化を
許可する（第４図（ｎ）参照）。これと同時に、水平書
込開始カウンタ２２２は３ポート映像メモリ３１０のボ
ート水平クリア信号ＨＣＬＲを１クロツク出力して、書
き込み準備をする。

このとき、ＡＮＤ回路２２９はハイレベルｒＨＪの水平
書込開始信号｝ＩＷＳ、反転入力されるローレベルｒＬ
Ｊの垂直書込回数信号ＶＷＴの論理積条件を作成し、水
平書込ドットクロック信号ＨＷＤＣＫを書込許可信号Ｗ
ＥＮＢＬとして、ＮＯＲ回路２３０へ送出することにな
る。さらに、ＮＯＲ回路２３０はハイレベルｒＨＪのポ
ート水平クリア信号ＨＣＬＲ，ハイレベルｒＨＪの垂直
同期信号■ＳＴ■、ハイレベル『Ｈｊの垂直書込オフセ
ット信号ＶＷＯＦＴ又は垂直書込ラインクロツク信号Ｖ
ＷＬＣＫ及び書込許可信号ＷＥＮＢＬのＮＯＴ−ＯＲ条
件の論理演算を行い、３ボート映像メモリ３１０のライ
トイネーブル信号端子ＷＥにライトイネーブル信号ＷＥ
として送出する。

３ボート映像メモリ３１０はライトイネーブル信号ＷＥ
を受けて書き込み可となり、ＡＤＣ２１０から出力され
るディジタルＲＧＢ信号が書き込まれる。同時に、水平
書込回数カウンタ２２３は水平書込ドットクロツク信号
ＨＷＤ　Ｃ　Ｋのクロツク数をカウントしており、その
カウント値がＥ１になるまで、輝度信号ＬＳＴＶの書き
込みを許可する。そして、カウント値がＥになると、水
平書込回数カウンタ２２３は水平書込回数信号ＨＷＴを
ハイレベルｒＨＪにし、書込を禁止する（第４図（０）
参照）。

か《して、ディジタルＲＧＢ信号ＬＳＴＶが書き込まれ
ている間、垂直書込ラインクロック発生器２２４が垂直
書込ラインクロック信号ＶＷＬ　ＣＫを出力するまでの
間は、同一の垂直方向のラインアドレスに対して、水平
方向の書込みが行なわれる。そして、垂直書込ラインク
ロック発生器２２４が垂直書込ラインクロツク信号ＶＷ
ＬＣＫを、３ボート映像メモリ３１０のボートラインイ
ンクリメントＩＮＣ信号として送出すると、３ボート映
像メモリ３１０の垂直方向の書込ラインアドレスが「１
」進む。

このようにして垂直方向への書込みが進み、垂直書込ラ
インクロック発生器２２４から出力される垂直書込ライ
ンクロック信号ＶＷＬＣＫのクロック数がＥ２なると、
垂直書込回数カウンタ２２６は垂直書込回数信号ＶＷＴ
をハイレベルｒＨＪにして、垂直有効走査期間に対し、
３ポート映像メモリ３１０の書込を停止する（第４図（
ｅ）参照）。この書込の停止は次の垂直同期信ｑＶｓＴ
Ｖがハイレベル『Ｈｊになるまで続く。

上述したように本実施例では、信号の単純な流れに対し
て、ＡＤＣ２・１０及び３ボート映像メモリ３１０に出
力する制御信号を制御することにより、従来は容易でな
かったスマート映像を実現できる。

なお、上記動作はハイレベルｒＨＪをアクティブ論理と
したが、ローレベルｒＬＪをアクティブ論理としても同
じである。

本実施例の画像処理装置により、ＮＴＳＣコンボジット
信号の任意の解像度、任意のアスペクト比、１モ意の領
域のウィンドウ表示及びマルチストロボ静止画等の映像
テクニックを、パーソナルコンピュータ３０の制御下で
ＣＰＵ６２０により容易に操作できる。

次に、パーソナルコンピュータ３０の制御下で、ＣＰＵ
６２０が３ボート映像メモリ３１０に映像データを書き
込む場合の動作を、第２図に戻って説明する。

まず、ＣＰＵ６２０は書込制御部３４０の切換制御信号
ＣＣを制御して、映像データ選択部３２０及び映像メモ
リ制御信号選択部３３０を切り換える。この切り換えに
より、３ボート映像メモリ３１０にはディジタイズ制御
部２２０から出力される書込制御信号ＷＥＴＶでなく、
書込制御部３４０から出力される書込制御信号ＷＥＰＣ
が与えられることになる。かつ、ＣＰＵ６２０が出力す
るディジタルＲＧＢ信号は、書込制御部３４０及び映像
データ選択部３２０を介して３ボート映像メモリ３１０
へ与えられる。この結果、３ポート映像メモリ３１０に
は書込制御部３４０から送出される書込制御信号ＷＥＰ
Ｃにより、ＣＰＵ６２０より与えられるディジタルＲＧ
Ｂ信号が書き込まれることになる。

従って、映像入力端子１０３に到来するＮＴＳＣコンボ
ジット信号による動画に対して、パーソナルコンビュー
タ３０において作成した文字等を挿入したい場合には、
パーソナルコンピュータ３０に付設されたキーボード７
０２等を操作して、神人命令とともに、位置情報及び文
字等のディジタルＲＧＢ信号をＣＰＵ６２０へ送出する
ようにする。これによって、動画中の所望位置に文字等
が合成されることになる。

本実施例の画像処理装置１は、３ポート映像メモリ３１
０内の所要頭域のディジタルＲＧＢ信号を、ＣＰＵ６２
０を介してパーソナルコンピュータ３０へ取り出すこと
ができる。この場合、ＣＰＵ６２０に対してＤＭＡ転送
がＦＩＦＯ読込制御部３７０によって行われる。この動
作を、第５図に示される３ボート映像メモリ３１０％Ｆ
ＩＦＯメモリ３６０、ＦＩＦＯ読込制御部及びその周辺
回路のブロック図を参照して説明する。なお、実施例の
ＦＩＦＯメモリ３６０は、３ポート映像メモリ３１０と
同じ又はそれ以上の記憶容量を有している。

ＣＰＵ６２０はパーソナルコンビュータ３０から、抽出
する領域の情報として、走査線情報（第何ラインから第
何ライン等）を得ており、これを読込１ｉ１ｇｆＪ部３
５０へ与える。これに基づき、ＣＰＵ６２０に制御され
ている読込制御部３５０は、３ポート映像メモリ３１０
から読み出す走査線のオフセット値である走査線情報を
３ボート映像メモリ３１０へ送出する。次に、ＦＩＦＯ
読込制御部３７０が起動され、ＦＩＦＯ読込制御部３７
０は指定された走査線のディジタルＲＧＢ信号ＬＳＭＥ
Ｍを、３ボート映像メモリ３１０をダイレクト・メモリ
◆アクセス（ＤＭＡ）として、非同期Ｉ／ＯであるＦＩ
ＦＯメモリ３６０の入力ボートに転送する。一方、ＣＰ
Ｕ６２０はＦ　Ｉ　ＦＯメ−１１−り３６０に転送され
たディジタルＲＧＢ信号ＬＳＭＥＭを、ＦＩＦＯメモリ
３６０の出力ボートから読込制御部３５０及びＣＰＵバ
ス６１０を介して読み込む。

次に、第５図に示したＤＭＡ回路の動作について、第６
図のタイミングチャートを参照して説明する。

（１）まずＦＩＦＯ読込Ｌｌｌ　ｇａ部３７０が３ボー
ト映像メモリ３１０の水平方向のアドレスをリセットす
る水平クリア信号ＨＣ　ＬＲを、データバス３７１を介
して３ボート映像メモリ３１０に出力すると（第６図（
ｂ）参魚）、３ポート映像メモリ３１０が番地にセット
される。又、水平クリア信号ＨＣＬＲの出力と同時に、
ＦＩＦＯ読込制御部３７０がＦＩＦＯメモリ３６０の入
力部のアドレスのリセット信号ＦＲＲ　（水平クリア信
号ＩＣＬＲをＮＯＴ回路３７２が反転した信号）信号を
ＦＩＦＯメモリ３６０へ送出すると、（第６図（ｄ）参
照）、ＦＩＦＯメモリ３６０の書込アドレスが番地にセ
ットされる。

（２〉　このようにして３ボート映像メモリ３１０がセ
ットされた後、ＦＩＦＯ読込制御部３７０の出力するク
ロック信号ＣＬＫが立上る度毎に（第６図（ａ）参照）
、３ポート映像メモリ３１０からディジタルＲＧＢ信号
Ｌ　Ｓ　ＭＥ　Ｍが読み出され（第６図（ｃ）参照）、
ＦＩＦＯメモリ３６０が３ポート映像メモリ３１０から
出力されたデイジタルＲＧＢ信号ＬＳＭＥＭを読み込む
。

（３）そして、クロック信号ＣＬＫが立下る度毎に（第
６図（ａ）参照）、３ボート映像メモリ３１０のアドレ
ス及びＦＩＦＯメモリ３６０のアドレスが１ずつインク
リメントされ、３ボート映ｔＳメモリ３１０からのディ
ジタルＲＧＢ信号ＬＳＭＥＭの読み出し及びＦＩＦＯメ
モリ３６０へのディジタルＲＧＢ信号ＬＳＭＥＭの書き
込みが繰り返して実行される。

（４）ディジタ．ルＲＧＢ信号ＬＳＭＥＭの読み出し及
び書き込みがＮ回（最大繰返数）行なわれると、ＦＩＦ
Ｏ読込制御部３７０が水平クリア信号ＨＣＬＲ及びＦＲ
Ｒ信号を再び送出し、３ポート映像メモリ３１０及びＦ
ＩＦＯメモリ３６０のアドレスを０番地にリセットし、
上述した動作を繰り返す。この場合、ＦＩＦＯ読込制御
部３７０から出力されるクロック信号ＣＬＫは、３ボー
ト映像メモリ３１０の読み出し条件の仕様上から、１０
ＭＨｚ以上の周波数である。このため、同クロック信号
ＣＬＫを３ボート映像メモリ３１０のリフレッシュタイ
ミング用として使用する。

第７図には、３ボート映像メモリ３１０から読み出した
ディジタルＲＧＢ信号が記憶されたＦＩＦＯメそリ３６
０のアドレスを所定の番地にセットして、ＦＩＦＯメモ
リ３６０からディジタルＲＧＢ信号ＬＳＦＩＦＯを読み
出すオフセット回路の回路図が示されている。このオフ
セット回路の動作について、第８図のタインミングチャ
ートを参照して説明する。

（１）まず、ＣＰＵ６２０はＣＰＵバス６１０を介して
、読込制御部３５０にＦＩＦＯメモリ３６０の読出オフ
セットｌａＮをセットする。

（２）次に、ＣＰＵ６２０がハイレベルｒＨＪのＦＩＦ
Ｏ読込メモリリセット信号ＲＲを出力する（第８図（ｂ
）参照）と、ＦＩＦＯ読込制御部３５０内のカウンタ及
びＦＩＦＯメモリ３６０内の読出アドレスが０番地にセ
ットされる。又、ＦＩＦＯ読込メモリリセット信号ＲＲ
の出力により、読込制御部３５０内のクロックをスター
トさせるＦＩＦＯ読込オフセット許可信号ＣＳＴ及びク
ロックを停止させるＦＩＦＯ読込オフセット終了信号Ｃ
ＥＮＤがローレベルｒＬＪとされ、ＣＰＵ６２０がＦＩ
ＦＯメモリ３６０及びＦＩＦＯ読込制御部３５０にクロ
ック信号ＣＬＫをＮクロック分出力する。

（３〉ここで、ＦＩＦＯ読込制御部３５０はクロック信
号ＣＬＫがＮクロック分出力された後（第８図（ａ）参
照）、ＦＩＦＯ読込オフセット終了信号ＣＥＮＤをハイ
レベルｒＨＪにし（第８図（ｄ）参照）、ＦＩＦＯメモ
リ３６０及びＦＩＦＯ読込制御部３５０に対するクロッ
ク信号ＣＬＫの出力を停止させる。このとき、ＦＩＦＯ
メモリ３６０はその出力部にＮ番地のディジタルＲＧＢ
信号ＬＳＦ　Ｌ　ＦＯをＤＡＴＡ信号として出力する。

又、ＦＩＦＯ読込オフセット終了信号ＣＥＮＤはＣＰＵ
６２０に対しても出力され、ＣＰＵ６２０はチップセレ
クト・読込信号ＲＤ／ＣＳをハイレベルｒＨＪとして、
ＤＡＴＡ信号を読み込む。

（４）次に、チップセレクトφ読込信号ＲＤ／ＣＳがロ
ーレベルｒＬＪになると、ＦＩＦＯメモリ３６０のアド
レスが１だけインクリメントされる。

上記のクロック信号ＣＬＫは周波数がＩＯＭＨｚ以上と
非常に高いので、ＣＰＵ６２０の持つ読み込みサイクル
によるＦＩＦＯ読込位置にオフセット時間より１／１０
以下のオフセット時間で済むため、ＣＰＵ６２０はＦＩ
ＦＯメモリ３６０の任意の領域のディジ゛タルＲＧＢ信
号ＬＳＦＩＦＯの読み込みを、非常に効率良く行なうこ
とができる。また、上述したように３ボート映像メモリ
３１０の出力部を１０（ＭＨｚ）以上で動作させること
ができるので、クロック信号ＣＬＫを３ボート映像メモ
リ３１０のダイナミックメモリのリフレッシュタイミン
グとして使用できる。そのため、３ボート映像メモリ３
１０からＤＡＣ４１０へのディジタルＲＧＢ信号ＬＳＭ
ＥＭの転送が中断されることはない。従って、色信号入
力端子５０５から送出されるアナログＲＧＢ信号ＬＳＭ
ＯＮには、映像入力端子１０３より到来するＮＴＳＣコ
ンボジット信号による画像が常時スーパーインポーズさ
れた映像が出力されることになる。

なお、第８図に示したタイミングチャートの論理は、説
明上の一例であり、本発明はこれに限るものではない。

次に、再び第２図に戻って説明を続ける。上記のように
して、映像入力端子１０３へ到来したＮＴＳＣコンボジ
ット信号による画像は、所要の処理を受けてディジタル
ＲＧＢ信号として３ポート映像メモリ３１０に格納され
ている。この画像のディジタルＲＧＢ信号はスーパーイ
ンボーズ制御部４２０の制御により読み出される。

すなわち、スーパーインポーズ制御部４２０はＣＰＵ６
２０により制御された条件に基づいて、３ボート映像メ
モリ３１０及びＤＡＣ４　１　０へ読出制御信号及びク
ロツク信号ＣＫＤＡを送出する。

逆に、３ボート映像メモリ３１０のディジタルＲＣＢ信
号ＬＳＭＥＭは読出制御信号により読み出される。また
、ＤＡＣ４１０は３ボート映像メモリ３１０から読み出
されたディジタルＲＧＢ信号ＬＳＭＥＭを、アナログＲ
ＧＢ信号ＬＳＤＡに変換してビデオスイッチ５１０へ送
出する。

ＡＮＤ回路５３０はスーパーインポーズ制御部４２０か
ら送出されるスーパーインポーズ許可信号と、ＣＰＵ６
２０により制御されているミキシング制御部５２０から
送出される多重スーパーインボーズ許可信号との論理積
を作成する。ビデオスイッチ５１０はミキシング制御部
５２０の出力信号に基づいてスイッチングＩＩｌｖ！ａ
され、ＤＡＣ４１０から出力されるアナログＲＧＢ信号
ＬＳＤＡを色信号入力端子５０６から到来するアナログ
ＲＧＢ信号ＬＳＰＣにスーパーインポーズし、アナログ
ＲＧＢ信号ＬＳＭＯＮとして色信号出力端子５０５から
出力する。

ここで、スーパーインボーズ及びミキシングに係る回路
について詳述する。

第９図は第２図に示ししたスーパーインポーズ制１３１
４２０部及びその制御部４２０の周辺回路のブロック回
路図である。又、ここに示される３ボート映像メモリ３
１０は、上述したソニー社製ＣＸＫ１２０６又は富士通
社製Ｍ８８１Ｃ１５０１であり、３つの入出力ボートの
うち読出ボートが使用される。ソニー社製ＣＸＫ１２０
６のデータシ一ト番号７１２１５−ＳＴの第２７頁〜第
３１頁には、上記の読出ボートに係るタイミングチャー
トが記載されている。使用するボートは上記データシー
ト第２頁のリードポート１である。

３ポート映像メモリ３１０では、メモリ駆動クロック信
号Ｉ｛ＤＣＫがボート１シフト信号端子ＣＫＲＩに、メ
モリ垂直／水平リセット信号ＭＲＳＴがボート１垂直ク
リア端子ＶＣＬＲＩに、水平方向リセット信号ＨＲＳＴ
がボート１水平クリア端子ＨＣＬＲＩに、垂直オフセッ
ト信号ＶＯＦＴ又は垂直ラインクロック信号ＶＬＣＫが
ボート１ラインインクリメント端子ＩＮＣＩに、ポート
１出力イネーブルＲＥＩ（負論理）がボート１出力イネ
ーブル端子ＲＥＩ（負論理）にそれぞれ与えられる。又
、アナログＲＧＢ信号ＬＳＭＥＭ　（Ｒ，ＧＢ中の１デ
ータがそれぞれ）がポート１データ出力Ｄ　Ｏ　　−　
Ｄ　Ｏ　１３から読み出される。

１０ 上記各端子に対応するポート１シフト信号ＣＫＲ１、ポ
ート１垂直クリアＶＣＬＲＩ、ボート１水平クリア信号
ＨＣＬＲＩ、ボート１ラインインクリメント信号ＩＮＣ
Ｉ、ポート１出力イネーブルＲＥＩ　（負論理）により
、読出制御されるアナログＲＧＢ信号Ｌ　Ｓ　Ｍ　Ｅ　
Ｍは、Ｒ，Ｇ，Ｂ毎に例えば４ビットで、それぞれボー
ト１データ出力ＤＯ　　−ＤＯ１３より出力される。

１０ 第９図のビデオスイッチ５１０は切換信号入力端子に入
力される切換信号ＣＮＴにより、Ａ端子又はＢ端子の入
力をコモン端子Ｃから出力する。

具体的には、切換信号ＣＮＴがハイレベルｒＨＪのとき
にＢ端子の入力を、ローレベルｒＬＪのときにＡ端子の
入力を、それぞれＣ端子から出力する。図示のＣＰＵ６
２０は、パーソナルコンピュータ３０の制御下でＣＰＵ
バス６１０を介しテ各部を制御する。また、符号４２１
は水平基準続出ドットクロック信号ＨＢＤＣＫを出力す
る水平基準読出ドットクロツク発生器を示し、４２２は
水平読出開始Ａ信号ＨＲＳＡ及び水平読出方向リセット
信号ＨＲＳＴを出力する水平読出開始カウンタを示し、
４２３は水平基準開始Ｂ信号ＨＲＳＢを出力する水平６
４クロックカウンタを示し、４２４は水平続出回数信号
ＨＲＴを出力する水平続出回数カウンタを示し、４２５
は水平続出ドットクロック信号ＨＤＤＡを出力する水平
読出ドットクロック発生器を示す。また、メモリ垂直読
出オフセットカウンタ４２６は水平基準読出ドットクロ
ック発生器４２１のカウント数をＣＰＵ６２０から任意
に設定できる機能を有しており、垂直読出オフセット信
号ＶＲＯＦＴを出力する。

垂直プラッキング数カウンタ４２７は垂直ブラッキング
終了信号ＶＢＥを出力し、垂直読出開始カウンタ４２８
は垂直読出開始信号ＶＲＳを出力し、垂直読出回数カウ
ンタ４２９は垂直読出回数信号ＶＲＴを出力し、乗直読
出ラインクロツク発生器４３０は垂直読出ラインクロッ
ク信号ＶＲＬＣＫを出力する。ＡＮＤ回路４３１はスー
パーインポーズ許可信号ＳＥＮＢＬを出力し、ＯＲ回路
４３２は垂直続出オフセット信号ＶＴＯＦＴ又は垂直続
出ラインインクリメント信号ＶＲＬＣＫのいずれか一方
を、垂直読出クリア信号ＶＣＬＲＩとして出力し、ＮＯ
Ｒ回路４３３はリードイネーブルＲＥＩ信号を出力する
。また、符号４３４，４３５はトライステート回路、４
３６はインバータ回路を示す。

色入力端子５０６から到来するアナログＲＧＢ信号はビ
デオスイッチ５１０のＡ端子に与えられる。入力端子５
０１の一部を成す同期端子５０７から到来する水平同期
信号ＨＳＰＣは、水平基準読出ドットクロツク発生器４
２１、水平読出開始カウンタ４２２、水平６４クロック
カウンタ４２３、水平読出口数カウンタ４２４、水平読
出ドットクロック４２５、垂直ブラツキング数カウンタ
４２７、垂直読出開始カウンタ４２８、垂直読出回数カ
ウンタ４２９、垂直読出ラインクロツク発生器４３０に
与えられると共に、出力端子５０２中の同期信号端子４
９０．４９１へそれぞれ送出される。

ここで、水平同期１３号ＨＳＰＣ及び垂直同期信号ｖｓ
ｐｃの入出力について、第１０図を用いて説明する。

水平同期信号ＨＳＰＣ及び垂直同期信号ＶＳＰＣは、バ
ッファ６２．６１を介して同期信号端子４９０，４９１
及びスーパーインボーズ制御部４２０中の第９図に示す
所要回路へ与えられる。

このバッファ６１．６２はインビーダインス変換・波形
整形等の機能を有し、第１図のように画像処理装置１が
縦続接続される場合でも、上記同期信号の的確な伝送に
寄与する。また、水平同期信号ＨＳＰＣは水平基準読出
ドットクロック発生器４２１内のＰＬＬ回路６３へ与え
られ、水平続出ドットクロックＨＤＤＡより１　０　０
　（＠周波数が高い水平基準続出ドットクロックＨＢＤ
ＣＫが発生される。

ＰＬＬ回路６３は第１１図に示されるように構成される
。つまり、信号線７０から水平同期信号ＨＳＰＣが位相
比較器７１へ与えられ、また、Ｎ分周器７４の出力が位
相比較器７１へ与えられ、位相比較器７１ではこれらの
信号の位相比較を１って位相差に対応したパルス幅の信
号を出力する位相比較器７１の出力はローパスフィルタ
７２に与えられ直流化され、ｖＣＯ７３へ与えられる。

ＶＣＯ７３は与えられる電圧に応じた周波数で黄振し、
これが水平基準読出ドットクロックＨＢＤＣＫとされて
各部へ送出されると共に、Ｎ分周器７４へ与えられ、水
平同期信号ＨＳＰＣの周波獣にまで分周されて位相比較
器７ｌへ戻される。この結果、水平同期信号ＨＳＰＣに
同期した水平基準続出ドットクロックＨＢＤＣＫが作威
される。

一方、第９図のスーパーインポーズ制御部４２０におけ
る水平読出開始カウンタ４２２、；＊平６４クロツクカ
ウンタ４２３及び水平読出回詫カウンタ４２４は、水平
同期信号ＨＳＰＣによりそのカウント値がそれぞれリセ
ットされる。さらに、同期端子５０８から到来する垂直
同期信号ＶＳＰＣは、３ボート映像メモリ３１０のボー
ト１垂直クＩＪ　７　Ｖ　Ｃ　Ｌ　Ｒ　１、ＮＯＲ回路
４３３、垂直読出オフセットカウンタ４２６、垂直ブラ
ツキング数カウンタ４２７、垂直読出開始カウンタ４２
８、垂直読出回数カウンタ４２９、垂直読出ラインクロ
ック発生器４３０及び同期端子４９１へそれぞれ送出さ
れる。また、垂直続出オフセットカウンタ４２６、垂直
ブラッキング数カウンタ４２７、垂直読出開始カウンタ
４２８および垂直読出回数カウンタ４２９は、垂直同期
信号ｖＳＰＣによりそのカウント値がそれぞれリセット
される。

更に、水平基準続出ドットクロック発生器４２１より発
生された信号ＨＢＤＣＫは、水平読出開始カウンタ４２
２、水平６４クロックカウンタ４２３、水平読出回数カ
ウンタ４２４、垂直読出オフセットカウンタ４２６に与
えられると共に、トライステート回路４３５を介して３
ポート映像メモリ３１０のクロック信号ＨＤＣＫとして
、３ポート映像メモリ３１０のボートｌシフト信号端子
ＣＫＲＩに送出される。

また、水平読出ドットクロック発生器４２５は水平同期
信号ＨＳＰＣに同期し、水平同期信号ＨＳＰＣの周波数
のＮ１倍の周波数の信号を出力するＰＬＬ回路により構
成されており、水平読出ドットクロツク信号ＨＤＤＡを
出力する。この水平続出ドットクロック発生器４２５に
より発生された水平続出ドットクロック信号ＨＤＤＡは
、トライステート回路４３４を介して３ボート映像メモ
リ３１０のクロック信号ＨＤＣＫとして３ボート映像メ
モリ３１０のポート１シフト信号端子ＣＫＲ１及びＤＡ
Ｃ４１０へ与えられ、ディジタルＲＧＢ信号ＬＳＭＥＭ
の読出クロック信号及びＤＡＣ４１０の変換クロック信
号として用いられる。

更に、垂直読出ラインクロック発生器４３０は垂直同期
信号ｖｓｐｃに同期し、垂直同期信号ＶＳＰＣの周波数
のＮ２倍の周波数の信号を出力するＰＬＬ回路により構
成されており、垂直続出ラインクロック信号ＶＲＬＣＫ
を出力する。この垂直読出ラインクロック発生器４３０
により発生された垂直読出ラインクロック信号ＶＲＬＣ
Ｋは、３ボート映像メモリ３１０のクロック信号ＨＤＣ
Ｋと同期しており、ＯＲ回路４３２を介して３ボート映
像メモリ３１０の垂直方向のアドレスであるラインアド
レスを進めるポート１ラインインクリメント端子ＩＮＣ
Ｉに与えられると共に、ＯＲ回路４３２、ＮＯＲ回路４
３３を介してポート１出力イネーブルＲＥＩ端子（負論
理）へ与えられる。

スーパーインポーズ回路４２０は、これら水平基準読出
ドットクロック信号ＨＢＤＣＫ，水平読出ドットクロッ
ク信号ＨＤＤＡ及び垂直読出ラインクロツク信号ＶＲＬ
ＣＫにより、基本的なタイミングを得ている。

また、垂直読出オフセットカウンタ４２６は３ボート映
像メモリ３１０の読出開始オフセット点を決めるため、
垂直同期信号ｖｓｐｃによりカウント値がリセットされ
た後に、水平基準続出ドットクロック発生器４２１から
出力される水平基準読出ドットクロック信号ＨＢＤＣＫ
に同期しながら、３ボート映像メモリ３１０の垂直方向
のラインアドレスを歩進する垂直オフセ・ソト信号ＶＯ
ＦＴをＯＲ回路４３２へ送出する。

更に、垂直ブラッキング数カウンタ４２７にはアナログ
ＲＧＢ信号ＬＳＰＣの垂直バツクボーチ領域を削除させ
るためのカウンタ（図示せず）がある。このカウンタは
水平同期信号ＨＳＰＣのクロック数をカウントし、垂直
バックポーチ領域を過ぎると垂直ブラッキング終了信号
ＶＢＥを垂直読出開始カウンタ４２８へ出力する。垂直
読出開始カウンタ４２８は垂直ブラツキング数カウンタ
４２７から送出される許可信号（垂直ブラツキング終了
信号ＶＢＥ）を受けて、水平同期信号ＨＳＰＣのクロッ
ク数をカウントし、３ボート映像メモリ３１０からの垂
直方向に対する読出開始許可信号（垂直続出開始信号）
をＶＲＳ垂直続出回数カウンタ４２９へ出力する。垂直
続出回数カウンタ４２９は垂直読出開始カウンタ４２８
から送出される許可信号（制御信号ＶＨＳ）を受けて、
水平同明信号ＨＳＰＣのクロック数をカウントし、３ボ
ート映像メモリ３１０からの垂直方向に対する読出期間
を示す信号、すなわち垂直読出回数信号ＶＲＴをＡＮＤ
回路４３１へ出力する。

そして、以上に説明した垂直読出オフセットカウンタ４
２６、垂直ブラツキング数カウンタ４２７、垂直読出開
始カウンタ４２８、垂直読出回数カウンタ４２９及び垂
直読出ラインクロ・ノク発生器４３０により、３ボート
映像メモリ３１０に対する垂直方向の読出し制御が行わ
れる。

なお、垂直読出オフセットカウンタ４２６がカウントす
る水平基準読出ドットクロヅク信号ＨＢＤＣＫのクロッ
ク数、垂直ブラツキング数カウンタ４２７がカウントす
る水平同期信号ＨＳＰＣのクロック数、垂直読出開始カ
ウンタ４２８がカウントする水平同期信号ＨＳＰＣのク
ロ・ノク数及び垂直読出回数カウンタ４２９がカウント
する水平同期信号ＨｓＰｃのクロック数は、パーソナル
コンピュータ３０の命令によりＣＰＵ６２０がそれぞれ
所要の値を設定する。

一方、水平読出開始カウンタ４２２は水平基準読出ドッ
トクロツク発生器４２１から送出される水平基準続出ド
ットクロック信号ＨＢＤＣＫのクロック数をカウントし
、３ボート映像メモリ３　１．　０の水平方向に対する
続出開始許可信号（水平読出開始Ａ信号ＨＲＳＡ）を水
平６４クロックカウンタ４２３へ送出する。水平６４ク
ロックカウンタ１９２は水平読出開始カウンタ４２２か
ら送出される許可信号（水平読出開始Ａ信号ＨＲＳＡ）
を受けて、水平基準読出ドットクロツク発生器４２１か
ら出力される水平基準読出ドットクロック信号ＨＢＤＣ
Ｋのクロック数をカウントする。

そして、そのカウント値が３ボート映像メモリ３１０の
読出時の特性である６４クロツクになると、水平読出開
始Ｂ信号ＨＲＳＢを水平読出回数カンウタ４２４及びＡ
ＮＤ回路４３１へ出力する。

水平読出回数カウンタ４２４は水平基準続出ドットクロ
ック発生器４２１から送出される水平基準読出ドットク
ロック信号１｛ＢＤＣＫのクロック数をカウントし、３
ボート映像メモリ３１０の水平方向に対する続出期間の
許可信号（水平読出回数信号ＨＲＴ）をＡＮＤ回路４３
１へ送出する。

かくして、水平読出開始カウンタ４２２、水平６４クロ
ツクカウンタ１９２及び水平読出回数カウンタ４２４に
より、３ポート映像メモリ３１０に対する水平方向の読
出制御が行われる。なお、水平読出開始カウンタ４２２
がカウントする水平基準読出ドットクロツク信号ＨＢＤ
ＣＫのクロ・ノク数、水平続出回数カウンタ４２４がカ
ウントする越準ドットクロツク信号ＨＢＤＣＫのクロ・
ノク数は、パーソナルコンピュータ３０の命令によりＣ
Ｐυ６２０がそれぞれ所要の値に設定する。

次に、スーパーインポーズ制御部４２０の動作について
、第１２図、第１３図、第１４図及び第１５図を参照し
て説明する。なお、第１２図は３ポート映像メモリ３１
０の垂直方向の続出許可のタイミングチャートであり、
第１３図は３ボート映像メモリ３１０の垂直牙フセ・ソ
トのタイミングチャートであり、第１４図は３ボート映
像メモリ３１０の水平方向の読出許可のタイミングチャ
ートであり、第１５図は３ポート映像メモリ３１０の水
平方向の読み出しのタイミングチャートである。

まず、３ポート映像メモリ３１０の垂直方向の読出許可
について、第１２図を参照して説明する。

垂直同期信号ＶＳＰＣがハイレベルｒＨＪになると（第
１２図（ａ）参照）、垂直ブラッキング数カウンタ４２
７、垂直読出開始カウンタ４２８及び垂直読出回数カウ
ンタ４２９がリセットされ、垂直プラッキング終了信号
ＶＢＥ，垂直読出開始信号ＶＲＳ及び垂直読出回数信号
ＶＲＴがそれぞれローレベルｒＬＪになり（第１２図（
ｄ），（ｅ），（ｆ）参照）、垂直ブラッキング数カウ
ンタ４２７が水平同期，信号ＨＳＰＣのクロック数をカ
ウントし、垂直パフクボーチ領域を過ぎると垂直プラッ
キング終了信号ＶＢＥをハイレベルｒＨＪにする（第１
２図（ｄ）参照）。垂直ブラッキング終了信号ＶＢＥが
ハイレベルｒＨＪになると、垂直読出開始カウンタ４２
８が水平同期信号ＨＳＰＣのクロック数のカウントを開
始する。

そして、垂直読出開始カウンタ４２８がＣＰＵ６２０の
設定した値をカウントすると、垂直読出開始信号ＶＨＳ
をハイレベルｒＨＪにする（第１２図（ｅ）参照）。垂
直読出開始信号ＶＲＳがハイレベルｒＨＪになると、３
ボート映像メモリ３１０の垂直方向に対して、ディジタ
ルＲＧＢ信号ＬＳＭＥＭの読み出しの開始が許可された
ことになるので、垂直読出回数カウンタ４２９が水平同
期信号ＨＳＰＣのクロック数のカウントを開始する。垂
直読出回数カウンタ４２９がＣＰＵ６２０により設定さ
れた値をカウントすると、垂直読出回数信号ＶＲＴをハ
イレベルｒＨＪにする（第１２図（ｆ）参照〉。

このため、水平読出開始Ｂ信号ＨＲＳＢがハイレベル『
Ｈ』、水平読出回数信号１｛ＲＴがローレベルｒＬＪで
あるときに、垂直読出開始信号ＶＲＳがハイレベル『Ｈ
ｊであり、かつ垂直読出口数信号ＶＲＴがローレベルｒ
ＬＪである期間だけ、ＡＮＤ回路４３１からハイレベル
ｒＨＪのスーパーインボーズ許可信号ＳＥＮＢＬが出力
される。

従って、３ボート映像メモリ３１０では、この間の水平
方向の読出許可に基づいてディジタルＲＧＢ信号ＬＳＭ
ＥＭの読み出しが行われる。

次に、３ポート映像メモリ３１０の垂直オフセットにつ
いて、第１３図を参照して説明する。

垂直同期信号ｖｓｐｃがハイレベルｒＨＪになると（第
１３図（ａ）参照）、垂直読出オフセットカウンタ４２
６はリセットされた後、水平基準読出ドットクロック信
号ＨＢＤＣＫのクロック数のカウントを開始する。この
垂直読出オフセヴトカウンタ４２６がＣＰＵ６２０の設
定した値をカウントしながら、垂直読出オフセット信号
ＶＲＯＦＴをＯＲ回路４３２を介して３ボート映像メモ
リ３１０のボートラインインクリメントＩＮＣＩに与え
（第１３図（ｃ）参照〉、３ポート映像メモリ３１０の
垂直方向の読出アドレス値をオフセットする。

そのとき、ＮＯＲ回路４３３に垂直同期信号ＶＳＰＣ及
び垂直読出オフセット信号ＶＲＯＦＴが与えられている
ので、リードイネーブル信号ＲＥ１（負論ＰＩ！）が３
ポート映像メモリ３１０のり−ドイネーブル端子ＲＥＩ
（負論理）に与えられ、読出し可とされる。そして、Ｃ
ＰＵ６２０により設定された値をカウントすると垂直オ
フセットがなされるため、垂直読出オフセットカウンタ
４２６は垂直読出オフセット信号ＶＲＯＦＴの出力を次
の垂直同期信号ｖｓｐｃの到来まで停止する。

次に、３ポート映像メモリ３１０の水平方向の読出し許
可について、第１４図を参魚して説明する。

水平同期信号ＨＳＰＣが出力されると、水平読出開始カ
ウンタ４２２、水平６４クロックカウンタ４２３及び水
平続出回数カウンタ４２４がリセットされ、水平読出開
始Ａ信号ＨＲＳＡ，水平読出開始Ｂ信号ＨＲＳＢ及び水
平読出回数信号ＨＲＴがローレベルｒＬＪになる（第１
４図（ｄ），（ｅ），（ｆ）参照）。そこで、水平読出
開始カウンタ４２２は水平基準読出ドットクロック発生
器４２１が出力する水平基準読出ドットクロック信号Ｈ
ＢＤＣＫのクロック数をカウントし、そのカウント値が
ＣＰＵ６２０の設定した値になると、水平読出開始Ａ信
号ＨＲＳＡをハイレベルｒＨＪにする（第１４図（ｄ）
参照）。水平読出開始Ａ信号ＨＲＳＡがハイレベルｒＨ
Ｊになると、水平６４クロックカウンタ４２３が基準読
出ドットクロック信号ＨＢＤＣＫのクロック数のカウン
トを開始し、そのカウント値が６４になると、水平読出
開始Ｂ信号ＨＲＳＢをハイレベルｒＨＪにする（第１４
図（ｅ）参照）。なお、水平６４クロックカウンタ４２
３は３ボート映像メモリ３１０の特性上、「６４」のカ
ウント値で水平読出開始Ｂ信号ＨＲＳＢのハイレベル『
Ｈ』を生じるもので、６４に限る訳ではない。

上記水平読出開始Ｂ信号ＨＲＳＢがハイレベルｒＨＪに
なると、３ポート映像メモリ３１０の水平方向の読出が
許可されたことになり、水平続出回数カウンタ４２４は
水平基準読出ドットクロック信号ＨＢＤＣＫのクロック
数のカウントを開始し、そのカウント値がＣＰＵ６２０
の設定した値になると、水平続出回数信号ＨＲＴをハイ
レベルｒＨＪにする（第１４図（ｆ）参照）。

垂直読出開始信号ＶＲＳがハイレベルｒＨＪ、垂直読出
口数信号ＶＲＴがローレベルｒＬＪであるときに、水マ
＋ｖ読出開始Ｂ信号ＨＲＳＢがハイＬベルｒＨＪであり
、かつ水平読出回数信号ＨＲＴがローレベルｒＬＪであ
る期間だけ、水平続出回数信号ＨＲＴを受けるＡＮＤ回
路４３１からは、ハイレベル『Ｈ』のスーパーインポー
ズ許可信号信号ＳＥＮＢＬが出力される。従って、３ボ
ート映像メモリ３１０では、この間の垂直方向の読出許
可に基づいて、ディジタルＲＧＢ信号ＬＳＭＥＭが読み
出される。

次に、３ボート映像メモリ３１０の水平方向の読み出し
について、第１５図を参照して説明するスーパーインポ
ーズ許可信号ＳＥＮＢＬがハイレベルｒＨＪとなり（第
１５図（ｃ）参照）、水平読出ドットクロック発生器４
２５が出力する水平読出ドットクロック信号ＨＤＤＡの
クロックに基づいて（第１５図（ｂ）参照）、３ボート
映像メモリ３１０からのディジタル信号Ｌ　ＳＭＥＭの
読み出し及びＤＡＣ４　１　０のアナログ変換が行われ
る。このときのリードイネーブル信号ＲＥＩも示されて
いる（第ｌ５図（ｄ）参照）。

一方、前述のように色入力端子５０２から到来するアナ
ログＲＧＢ信号ＬＳＰＣはビデオスイッチ５１０のＡ点
に入力され、又、３ポート映像メモリ３１０から読み出
され、ＤＡＣ４１０によりアナログ変換されたアナログ
ＲＧＢ信号ＬＳＤＡはビデオスイッチ５１０のＢ点に入
力されている。

従って、スーパーインボーズ許可信号ＳＥＮＢＬによる
ビデオスイッチ５１０の切り換えにより、ビデオスイッ
チ５１０の出力であるアナログＲＧＢ信号ＬＳＭＯＮは
、色入力端子５０２から到来するアナログＲＧＢ信号Ｌ
ＳＰＣに対応する画像の中に、アナログ変換されたＲＧ
Ｂ信号ＬＳＤＡに対応する画像をスーパーインポーズし
た画像に対応する信号ＬＳＭＯＮとして、出力端子５０
２から出力される。また、アナログＲＧＢ信号ＬＳＭＯ
Ｎの出力とともに、水平同期信号及び垂直同期信号ｖｓ
ｐｃも出力端子５０２　（５０５，４９０，４９１）か
ら出力される。

なお、上述したタイミングチャートは、一例であり、各
信号が正論理又は負論理であっても上述した動作をする
ことができる。

又、第９図においては、ハイレベルｒＨＪのスーパーイ
ンポーズ許可信号ＳＥＮＥＬがＮＯＴ回路４３６を介し
てトライステート回路４３４に出力されているときは、
トライステート回路４３４が動作して、水平読出ドット
クロツク信号ＨＤＤＡが駆動クロック信号ＨＤＣＫとし
て送出される。

逆に、スーパーインボーズ許可信号ＳＥＮＢＬが口−レ
ベルｒＬＪのときは、トライステート回路４３５が動作
して、水平基準続出ドットクロック信号ＨＢＤＣＫが駆
動クロック信号ＨＤＣＫとして３ボート映像メモリ３１
０へ与えられている。

すなわち、スーパーインボーズ許可信号ＳＥＮＢＬがハ
イレベル『ＨＪ：ｃ−スーパーインポーズが行われると
きには、水平読出ドットクロック発生器４２５から出力
される水平読出ドットクロックＨＤＤＡにより３ボート
映像メモリ３１０がアクセスされて、スーパーインボー
ズに十分な速度でディジタルＲＧＢ信号ＬＳＭＥＭの読
出しが行われる。一方、スーパーインポーズ許可信号Ｓ
ＥＮＢＬがローレベルｒＬＪでスーパーインポーズが行
われないと，きには、水平基準読出ドットクロツク発生
器４２１から出力される水平読出ドットクロックＨＤＤ
Ａより１００倍周波数が高い水平基準読出ドットクロツ
クＨＢＤＣＫにより３ボート映像メモリ３１０がアクセ
スされて、垂直続出オフセット点までのアドレスの歩進
や、スーパーインポーズが行われない水平／垂直領域の
デイジタルＲＧＢ信号のいわば読み飛しか行われ、次の
スーパーインボーズ許可信号ＳＥＮＢＬがハイレベルｒ
ＨＪとなるタイミングに備えることになる。

次に、第１６図に示すミキシング制御部５２０及びその
周辺回路のブロック図を参照して、ミキシング制御につ
いて説明する。

色入力端子から到来したアナログＲＧＢ信号は、輝度信
号作成回路５３０へ与えられ輝度信号Ｙとされる。この
輝度信号Ｙは電圧比較器５４０において、例えば文字レ
ベルに対応する基準電圧ｖｒと比較され、輝度信号Ｙの
レベルが基準電圧ｖｒより大であればハイレベル『Ｈ』
、輝度信号Ｙのレベルが基準電圧Ｖ　より小であればロ
ウレベルｒ ｒＬＪの比較信号ＣＯＭＰがＮＡＮＤ回路４５０へ出力
される。ミキシング制御信号発生部５５０は、パーソナ
ルコンピュータ３０の命令によりＣＰＵ６２０から与え
られるミキシング制御コマンドに基づき、ミキシング許
可信号ＳＳＥＮＢＬ及び比較制御信号ＣＥＮＢＬのレベ
ルをコントロールする。比較制御信号ＣＥＮＢＬと比較
信号ＣＯＭＰとがともにハイレベルｒＨＪであるときの
み口ウレベルｒＬＪとされる許可信号Ｎ　Ｅ　Ｎ　Ｂ　
Ｌ　カＮＡＮＤ回路４５０からＡＮＤ回路４５１へ送出
される。ＡＮＤ回路４５１にはスーパーインポーズ制御
部４２０からスーパーインポーズ許可信号ＳＥＮＢＬが
与えられている。従って、スーパーインボーズ制御部４
２０によりスーパーインボーズが許可されてミキシング
が許可されている状態で、電圧比較器５４０で文字等の
到来が検出されないときに、ＡＮＤ回路４５１からはハ
イレベルｒＨＪの制御信号が出力される。また、文字等
が色信号入力端に到来することで電圧比較器５４０から
比較信号ＣＯＭＰがハイレベルｒＨＪとなると、ＡＮＤ
回路４５１からロウレベルｒＬＪの制御信号が出力され
るようになる。

第１７図は第１６図の動作を示すタイミングチャートで
ある。なお、許可信号ＳＥＮＢＬと許可信号ＣＥＮＢＬ
はハイレベルｒＨＪとする。

上記ミキシング制御により得られる出力端子のアナログ
ＲＧＢ信号ＬＳＭＯＮ　（第１７図（ｉ）参照）は、ア
ナログＲＧＢ信号ＬＳＰＣ　（第１７図（ａ）参照）に
アナログＲＧＢ信号（第１７図（ｂ）参照）ＬＳＤＡが
スーパーインポー゛ズされ、アナログＲＧＢ信号ＬＳＤ
Ａの走査中に更にアナログＲＧＢ信号ＬＳＰＣで作成さ
れた文字、特殊形状を、映像信号ＬＳＤＡ内をさらにス
ーパーインポーズさせた信号とすることができる。

なお、上述した動作は正論理又は負論理に拘らず成立す
ることは言うまでもない。又、ＡＮＤ回路４５１及びＮ
ＡＮＤ回路４５０はＯＲ回路、マルチブレクサ、アナロ
グスイッチ等のスイッチ機能を有する全てにおいても容
易に実現できる容易な回路である。又、輝度信号作成回
路５３０を設けずとも、アナログＲＧＢ信号をそれぞれ
所定の基準電圧と比較し、これらをＯＲ回路を介して比
較信号ＣＯＭＰとして取り出してもよい。

上記において、アナログＲＧＢ信号ＬＳＰＣ内にアナロ
グＲＧＢ信号ＬＳＤＡをスーパーインポーズさせること
は一般的であるが、さらにスーパーインポーズされたア
ナログＲＧＢ信号ＬＳＤＡ内にアナログＲＧＢ信号ＬＳ
ＰＣをスーパーインポーズさせることは従来において非
常に時間を要し、まして、アナログＲＧＢ信号ＬＳＤＡ
が動画の場合等は不可能であった。しかし、本発明の画
像処理装置のように、アナログＲＧＢ信号ＬＳＤＡ内で
表示させたい文字や特殊形状を、アナログＲＧＢ信号Ｌ
ＳＤＡの同一位置においてアナログＲＧＢ信号ＬＳＰＣ
として出力し、このアナログＲＧＢ信号ＬＳＰＣの部分
のみ、アナログＲＧＢ信号ＬＳＤＡのスーパーインポー
ズを解除させるだけで、アナログＲＧＢ信号ＬＳＤＡが
動画においても問題なく、又非常に容易な回路で多重ス
ーパーインボーズを実現できる。

本丈施例の画像処理装置は、映像静止画を出力すること
もできるので、この場合の動作について第２図を参照し
て説明する。

映像信号デコーダ１４０はＮＴＳＣコンボジット信号Ｌ
ＳＴＶから得られた垂直同期信号ＶＳＴＶをＡＮＤ回路
８１０に出力する。一方、パーソナルコンピュータ３０
の命令により、ＣＰＵ６２０は映像を静止画に切換える
オン・オフ信号をＡＮＤ回路８１０に出力する。ＣＰＵ
６２０がＡＮＤ回路８１０に映像の静止を命じるローレ
ベルｒＬＪのオン・オフ信号を出力すると、映像信号デ
コーダ１４０からの垂直同期ＶＳＴＶは、垂直書込ライ
ンクロック発生器２２４、垂直書込開始カウンタ２２５
、垂直書込回数カウンタ２２６、垂直オフセットカウン
タ２２７及び３ボート映像メモリ３１０に出力されなく
なる。垂直同期信号ＶＳＴＶが出力されなくなると、垂
直書込ラインクロック発生器２２４、垂直書込開始カウ
ンタ２２５、垂直書込回数カウンタ２２６、垂直オフセ
ットカウンタ２２７及び３ポート映像メモリ３１０は、
垂直同朋信号ＶＳＴＶによりセットアップされなくなる
。

このため、３ボート映像メモリ３１０では垂直方向の制
御系がリセットされないため、書き込み動作が自然と停
止する。従って、ＣＰＵ６２０はどんな時でも静止画の
制御信号を出力できる。又、映像の静止をオフする場合
も、ＡＮＤ回路８１０に対し必要なときに、ＣＰＵ６２
０がらハイレベル『Ｈ』のオン・オフ信号を出力するこ
とで対応できる。

本発明の画像処理装置によれば、テレビ電話、テレビイ
ンターフォン等の映像を容易に４くーソナルコンピュー
タの映像にスーパーインボーズできる。このため、テレ
ビ電話、テレビインターフォンのモニタとパーソナルコ
ンピュータのモニタの共用が丈現できる。また、パソコ
ンテレビとして、ワープロをを操作しながら同一モニタ
上で野球中？を楽しめたり，ＣＡＩによるリアルな影像
による教育、ＶＤＴ作業者に対するストレス予防対策を
行い得る。又、コンピュータにより制御できる動画によ
る監視システム等、映像をコンピュータ内で自由に制御
できる。

本発明に係るマルチ画面表示システムは、上述の如き画
像処理装置１を１　〜ＩＮとＮ個縦続接ｌ 続したものであり、初段の画像処理装置１■の色入力端
子を含む入力端子５０１ｌにパーソナルコンビュータ３
０からアナログＲＧＢ信号及び同期信号を与え、初段以
降の画像処理装置１、〜ＩＮの映像入力端１０３　　〜
１０３Ｎから第１図のｌ ５１　〜５１Ｎのような動画のＮＴＳＣコンボジ■ ット信号を入力したものである。そして、バーソナルコ
ンピュータに付設されたキーボード７０２、マウス７０
３を操作して各動画５１　〜５１Ｎのｌ 大きさや挿入位置の制御命令を入力し、ＣＰＵ６２０へ
与えるようにし、動画５１　〜５１Ｎが１ 次々に重ねられた如き画像をＲＧＢモニタ装置３つの画
面５０に表示させることができる。これによって、マル
チ動画ビデオ編集、マルチ映像データベース、マルチ画
面監視、マルチ動画画面選択等を容易に行うことができ
る。

本発明に係るマルチ画面表示システムは以上の実施例に
限定されるものではなく、種々の変形が再能である。

例えば、画像処理装置１ｌ〜ＩＮはパーソナルコンピュ
ータ３０の拡張ボードに設け、パーソナルコンピュータ
３０に内蔵させてもよい。また、ＣＰＵ６２０はパーソ
ナルコンピュータ３０が代行してもよく、制御手段６０
０としてはパーソナルコンピュータのＯＳ内にデバイス
ドライバとしてユーティリティソフトを組み込んで実現
できる。

また、映像入力端子にはＮＴＳＣコンボジット信号を与
えるようにしたが、ＮＴＳＣ方式以外のテレビジョン方
式の映像信号でもよい。ただし、各テレビジョン方式に
対応してアナログＲＧＢ及び同明信号を抽出するデコー
ド手段を備えるものとする。

〔発明の効果〕

以上、詳細に説明したように本発明に係るマルチ画面表
示システムによれば、ミキシング手段ではアナログＲＧ
Ｂ信号が他のアナログＲＧＢ信号と合成されるため、画
面合成処理が容易で、しかも画像処理装置を必要数用意
すればよいから、構或は合成する画像数に応じた適切な
ものとなり無駄がない。

また、パーソナルコンピュータの画面の一部にマルチ画
像を表示し得る。更に、ＰＬＬ回路を備えさせることで
、高周波のディジタルノイズを防止できる効果もある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るマルチ画面表示システ
ムの横或図、第２図および第３図は本発明の一実施例の
要部構成図、第４図は第３図の要部の動作を示すタイム
チャート、第５図は本発明の一実施例の要部の構成図、
第６図は第５図の要部の・動作を示すタイムチャート、
第７図は本発明の一実施例の要部の構成図、第８図は第
７図の要部の動作を示すタイムチャート、第９図、第１
０図および第１１図は本発明の一実施例の要部の構成図
、第１２図、第１３図、第１４図および第１５図は第９
図の要部の動作を示すタイムチャート、第１６図は本発
明の一実施例の要部の構成図、第１７図は第１６図の要
部の動作を示すタイムチャート、第１８図は従来例の構
成図である。 １　〜１Ｎ・・・画像処理装置、３ｏ・・・パーソナル
ｌ コンピュータ、３９・・・アナログＲＧＢモニタ装置、
６０．６１・−バッ”：）ｙ、１００，　〜１００Ｎ・
・・デコード手段、１０３，１０３，　〜１０３Ｎ−Ｍ
像入力端子、６３・・・ＰＬＬ回路、２００　　〜ｌ ２００Ｎ−Ａ／Ｄ変換手段、２　１　０−Ａ　Ｄ　Ｃ　
，２２０・・・ディジタイズ制御部、３００　　〜ｌ ３００Ｎ・・・記憶手段、３　−１　０・・・３ボート
映像メモリ、３２０・・・袂像データ選択部、３３ｏ・
・・映像メモリ制御信号選択部、３４０・・・書込ルリ
御部、３５０・・・読込制御部、３６０・・・ＦＩＦＯ
メモリ、３７０−ＦＩＦＯａ込制御部、４ｏｏ　〜ｌ ４００Ｎ．・．Ｄ／Ａ変換手段、４　１　０−Ｄ　Ａ　
Ｃ　，４２０・・・スーパーインボーズ制御部、５００
　　〜１ ５００Ｎ・・・ミキシング手段、５１ｏ・・・ビデオス
イッチ、５０１，　〜５０１Ｎ−・・入カ端子、５０２
，〜５０２Ｎ・・・出力端子、５２０・・・ミキシング
制御部、５４０・・・電圧比較器。

Claims (1)

1. 【特許請求の範囲】 １、映像入力端子から到来する映像信号から色信号と同
   期信号とを抽出するデコード手段と、このデコード手段
   により抽出された色信号をディジタル化するＡ／Ｄ変換
   手段と、このＡ／Ｄ変換手段から出力されるディジタル
   色信号を記憶する記憶手段と、この記憶手段から読出さ
   れるディジタル色信号をアナログ化するＤ／Ａ変換手段
   と、色信号入力端子から到来するアナログ色信号と前記
   Ｄ／Ａ変換手段から出力される色信号とをミキシングし
   て出力端子から出力するミキシング手段と、前記色信号
   入力端子から到来するアナログ色信号による画面中に前
   記Ｄ／Ａ変換手段から出力される色信号による画面をど
   のように挿入するかを示す情報に基づいて各手段を制御
   する制御手段とを有する画像処理装置を複数備え、 前段の画像処理装置の出力端子と後段の画像処理装置の
   色信号入力端子とを接続して、各画像処理装置を縦続接
   続し、各画像処理装置の映像入力端子へ外部から映像信
   号を導入するようにしたことを特徴とするマルチ画面表
   示システム。 ２、初段の画像処理装置の色信号入力端子には、パーソ
   ナルコンピュータから色信号を与えるようにしたことを
   特徴とする請求項１記載のマルチ画面表示システム。 ３、前記ミキシング手段は、外部同期信号入力端子と、
   この外部同期信号入力端子から到来する水平同期信号を
   基準信号としたＰＬＬ回路とを備え、このＰＬＬ回路の
   出力に基づきミキシングを行うことを特徴とする請求項
   １または２記載のマルチ画面表示システム。