JPH06113223A - ドットクロック発生回路 - Google Patents
ドットクロック発生回路Info
- Publication number
- JPH06113223A JPH06113223A JP4256086A JP25608692A JPH06113223A JP H06113223 A JPH06113223 A JP H06113223A JP 4256086 A JP4256086 A JP 4256086A JP 25608692 A JP25608692 A JP 25608692A JP H06113223 A JPH06113223 A JP H06113223A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- dot clock
- frequency
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】構成が簡単でコストの安いドットクロック発生
回路を提供する。 【構成】本発明のドットクロック発生回路は、固体発振
子２１を用いた電圧制御型のドットクロック発振器２０
と、このドットクロック発振器２０の発振信号を分周す
る分周器２２と、該分周器２２の出力と水平同期信号Ｈ
とを位相比較する位相比較器２３と、この位相比較器２
３の出力を前記ドットクロック発振器２０へ制御信号と
して印加する手段と、から成っている。
回路を提供する。 【構成】本発明のドットクロック発生回路は、固体発振
子２１を用いた電圧制御型のドットクロック発振器２０
と、このドットクロック発振器２０の発振信号を分周す
る分周器２２と、該分周器２２の出力と水平同期信号Ｈ
とを位相比較する位相比較器２３と、この位相比較器２
３の出力を前記ドットクロック発振器２０へ制御信号と
して印加する手段と、から成っている。
Description
【０００１】
【産業上の利用分野】本発明はテレビジョン受像機の画
面に映像信号による映像に文字を加えて表示するオンス
クリーン表示システムにおいて使用されるドットクロッ
ク発生回路に関するものである。
面に映像信号による映像に文字を加えて表示するオンス
クリーン表示システムにおいて使用されるドットクロッ
ク発生回路に関するものである。
【０００２】
【従来の技術】図３は映像信号に文字を合成するオンス
クリーン表示回路を示しており、１はスーパーインポー
ズミキシング回路である。このミキシング回路１では入
力される映像信号と文字信号との合成を行なうが、その
文字信号を与える回路はドットクロック発生回路２、タ
イミングジェネレータ３、出力文字制御回路４、キャラ
クタジェネレータ５、表示制御回路６等から成ってい
る。
クリーン表示回路を示しており、１はスーパーインポー
ズミキシング回路である。このミキシング回路１では入
力される映像信号と文字信号との合成を行なうが、その
文字信号を与える回路はドットクロック発生回路２、タ
イミングジェネレータ３、出力文字制御回路４、キャラ
クタジェネレータ５、表示制御回路６等から成ってい
る。
【０００３】ドットクロック発生回路２は画面における
文字の水平方向位置を決めるために必要なクロックを発
生するものであって、その出力であるドットクロックＤ
ＣＫはタイミングジェネレータ３内の第１カウンタ７で
カウントされる。この第１カウンタ７は水平同期信号Ｈ
によってリセットされる。第１カウンタ７の出力は一致
回路８に与えられ、この一致回路８で予め定めた値に合
致すると、一致回路８から出力が発生され、出力文字制
御回路４へ与えられる。垂直方向の位置タイミングは水
平同期信号Ｈをカウントし、垂直同期信号Ｖでリセット
される第２カウンタ９と、一致回路１０とによってとら
れる。
文字の水平方向位置を決めるために必要なクロックを発
生するものであって、その出力であるドットクロックＤ
ＣＫはタイミングジェネレータ３内の第１カウンタ７で
カウントされる。この第１カウンタ７は水平同期信号Ｈ
によってリセットされる。第１カウンタ７の出力は一致
回路８に与えられ、この一致回路８で予め定めた値に合
致すると、一致回路８から出力が発生され、出力文字制
御回路４へ与えられる。垂直方向の位置タイミングは水
平同期信号Ｈをカウントし、垂直同期信号Ｖでリセット
される第２カウンタ９と、一致回路１０とによってとら
れる。
【０００４】出力制御回路４はタイミングジェネレータ
３から与えられた水平、垂直の各タイミング信号に応じ
てキャラクタジェネレータ５から所望の文字信号を出力
させる。この文字信号は表示制御回路６を経てスーパー
インポーズミキシング回路１へ与えられ、映像信号と合
成される。
３から与えられた水平、垂直の各タイミング信号に応じ
てキャラクタジェネレータ５から所望の文字信号を出力
させる。この文字信号は表示制御回路６を経てスーパー
インポーズミキシング回路１へ与えられ、映像信号と合
成される。
【０００５】このようなオンスクリーン表示システムに
おいて用いられるドットクロック発生回路２として、従
来用いられていた回路を図２（ａ）に示す。同図におい
て、１１はインダクタンスコイルＬとコンデンサＣを共
振素子とするＬＣ発振器であり、７ＭＨｚ程度の発振周
波数をもつ。
おいて用いられるドットクロック発生回路２として、従
来用いられていた回路を図２（ａ）に示す。同図におい
て、１１はインダクタンスコイルＬとコンデンサＣを共
振素子とするＬＣ発振器であり、７ＭＨｚ程度の発振周
波数をもつ。
【０００６】文字の水平方向位置は水平同期信号Ｈを基
準とするため水平同期信号Ｈによって同期をとられるよ
うに水平同期信号Ｈでリセットされる必要があるが、水
平同期信号を直接ドットクロック発振器１１へ加えるよ
うに構成すると、電波が弱いテレビ信号を受信している
場合には、ノイズが多くなってノイズによってもリセッ
トがかかってしまうという誤動作が生じるので、図２で
はＰＬＬ（フェーズ・ロックド・ループ）回路を用いて
リセットをかけるようにしている。
準とするため水平同期信号Ｈによって同期をとられるよ
うに水平同期信号Ｈでリセットされる必要があるが、水
平同期信号を直接ドットクロック発振器１１へ加えるよ
うに構成すると、電波が弱いテレビ信号を受信している
場合には、ノイズが多くなってノイズによってもリセッ
トがかかってしまうという誤動作が生じるので、図２で
はＰＬＬ（フェーズ・ロックド・ループ）回路を用いて
リセットをかけるようにしている。
【０００７】１２はコンデンサＣと抵抗Ｒを共振素子と
する電圧制御型のＣＲ発振器であり、水平周波数で発振
するように設計されている。その発振出力は位相比較器
１３で水平同期信号Ｈと位相比較され、その位相比較出
力がローパスフィルタ１４を介して制御信号として発振
器１２の発振制御に使用される。
する電圧制御型のＣＲ発振器であり、水平周波数で発振
するように設計されている。その発振出力は位相比較器
１３で水平同期信号Ｈと位相比較され、その位相比較出
力がローパスフィルタ１４を介して制御信号として発振
器１２の発振制御に使用される。
【０００８】このようにして、水平同期信号で同期をと
られた発振器１２の出力はドットクロック発振器１１へ
加えられ、ドットクロック発振器１１を水平同期信号Ｈ
毎にリセットする。この水平同期信号とドットクロック
ＤＣＫとの関係を図２の（ｂ）に示す。ＰＬＬ回路はフ
ライホイール効果によって慣性が高いので、位相比較器
１３に加えられる水平同期信号の供給路にノイズが混入
してもノイズによる同期を受けない。
られた発振器１２の出力はドットクロック発振器１１へ
加えられ、ドットクロック発振器１１を水平同期信号Ｈ
毎にリセットする。この水平同期信号とドットクロック
ＤＣＫとの関係を図２の（ｂ）に示す。ＰＬＬ回路はフ
ライホイール効果によって慣性が高いので、位相比較器
１３に加えられる水平同期信号の供給路にノイズが混入
してもノイズによる同期を受けない。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来のドットクロック発生回路では次のような欠点があっ
た。まず、ドットクロック発振器１１としてＬＣ発振器
を使用しているが、このＬＣ発振器はＬとＣの固有値で
発振周波数が決まるため所定の周波数を得るためには、
トリマーコンデンサ等を設けて調整する必要があり、回
路の無調整化を図ることができなかった。同様にＰＬＬ
用の電圧制御発振器１２もＣＲ発振器であるので、無調
整化の点で問題があった。
来のドットクロック発生回路では次のような欠点があっ
た。まず、ドットクロック発振器１１としてＬＣ発振器
を使用しているが、このＬＣ発振器はＬとＣの固有値で
発振周波数が決まるため所定の周波数を得るためには、
トリマーコンデンサ等を設けて調整する必要があり、回
路の無調整化を図ることができなかった。同様にＰＬＬ
用の電圧制御発振器１２もＣＲ発振器であるので、無調
整化の点で問題があった。
【００１０】更に、ＣＲ発振器ではＱが比較的低い（慣
性が小さい）ため、或る程度までは良いが、それ以下ま
で水平同期信号Ｈのレベルが低くなる（ノイズが多くな
る）と、ノイズの多い画面となるのを余儀なくされると
いう欠点があった。また、従来例ではドットクロック用
の発振器とＰＬＬ用の発振器をもつため回路的にコスト
高となっていた。本発明はこれらの問題を解決したドッ
トクロック発生回路を提供することを目的とする。
性が小さい）ため、或る程度までは良いが、それ以下ま
で水平同期信号Ｈのレベルが低くなる（ノイズが多くな
る）と、ノイズの多い画面となるのを余儀なくされると
いう欠点があった。また、従来例ではドットクロック用
の発振器とＰＬＬ用の発振器をもつため回路的にコスト
高となっていた。本発明はこれらの問題を解決したドッ
トクロック発生回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め本発明のドットクロック発生回路は、固体発振子を用
いた電圧制御型のドットクロック発振器と、このドット
クロック発振器の発振信号を分周する分周器と、該分周
器の出力と水平同期信号とを位相比較する位相比較器
と、この位相比較器の出力を前記ドットクロック発振器
へ制御信号として印加する手段と、から成っている。
め本発明のドットクロック発生回路は、固体発振子を用
いた電圧制御型のドットクロック発振器と、このドット
クロック発振器の発振信号を分周する分周器と、該分周
器の出力と水平同期信号とを位相比較する位相比較器
と、この位相比較器の出力を前記ドットクロック発振器
へ制御信号として印加する手段と、から成っている。
【００１２】
【作用】このような構成によると、水晶発振子やセラミ
ック発振子等のような固体発振子はＱが高くフライホイ
ール効果（慣性）も充分高いので、ノイズによる影響を
受けることがなく、高性能となる。
ック発振子等のような固体発振子はＱが高くフライホイ
ール効果（慣性）も充分高いので、ノイズによる影響を
受けることがなく、高性能となる。
【００１３】
【実施例】本発明を実施した図１において、２０はセラ
ミック発振子や水晶発振子等の固体発振子を有する電圧
制御型のドットクロック発振器であり、７ＭＨｚ程度の
発振周波数をもつ。その発振出力は分周器２２で水平周
波数まで分周され、次の位相比較器２３で水平同期信号
Ｈと位相比較される。位相比較出力はローパスフィルタ
２４で平滑された後、ドットクロック発振器２０を制御
する。
ミック発振子や水晶発振子等の固体発振子を有する電圧
制御型のドットクロック発振器であり、７ＭＨｚ程度の
発振周波数をもつ。その発振出力は分周器２２で水平周
波数まで分周され、次の位相比較器２３で水平同期信号
Ｈと位相比較される。位相比較出力はローパスフィルタ
２４で平滑された後、ドットクロック発振器２０を制御
する。
【００１４】この場合、ドットクロック発振器２０はＰ
ＬＬ回路の一部を成しているが、該ＰＬＬ回路を介して
水平同期信号Ｈで同期がかけられる形となっている。従
って、従来のように水平同期信号Ｈでリセットをかける
必要はなく、その発振は水平同期信号期間中も停止する
ことなく続けられる。
ＬＬ回路の一部を成しているが、該ＰＬＬ回路を介して
水平同期信号Ｈで同期がかけられる形となっている。従
って、従来のように水平同期信号Ｈでリセットをかける
必要はなく、その発振は水平同期信号期間中も停止する
ことなく続けられる。
【００１５】固体発振子２１はそれ自身が所定の発振周
波数をもっており、しかも、その周波数はドットクロッ
クとして適当な値の周波数であるので、その周波数を更
に他の周波数に変えるべく調整を行なう必要はない。
波数をもっており、しかも、その周波数はドットクロッ
クとして適当な値の周波数であるので、その周波数を更
に他の周波数に変えるべく調整を行なう必要はない。
【００１６】ここで使用する固体発振子２１としては先
にも述べたようにセラミック発振子や水晶発振子等が挙
げられるが、水晶発振子はＱが非常に高く、ＰＬＬのフ
ライホイール効果が大きくなり過ぎる懸念があるので、
特にこれに限る必要はないが、水晶発振子よりは少し低
いＱをもつセラミック発振子を用いるのが適当である。
にも述べたようにセラミック発振子や水晶発振子等が挙
げられるが、水晶発振子はＱが非常に高く、ＰＬＬのフ
ライホイール効果が大きくなり過ぎる懸念があるので、
特にこれに限る必要はないが、水晶発振子よりは少し低
いＱをもつセラミック発振子を用いるのが適当である。
【００１７】いずれにしても、固体発振子２１は従来の
ＣＲ発振器やＬＣ発振器に比べてＱが充分高く、ＰＬＬ
回路のフライホイール効果が大きいので、電波のかなり
弱いテレビ信号を受信しているときでも、ノイズによっ
て発振周波数が動くという不具合を防止できる。
ＣＲ発振器やＬＣ発振器に比べてＱが充分高く、ＰＬＬ
回路のフライホイール効果が大きいので、電波のかなり
弱いテレビ信号を受信しているときでも、ノイズによっ
て発振周波数が動くという不具合を防止できる。
【００１８】
【発明の効果】以上説明したように本発明によれば、無
調整化が図られるとともに、ノイズに対し強いドットク
ロック発振回路が実現できる。また、従来例に比し発振
器の個数が低減され、コスト低減も図ることができる。
調整化が図られるとともに、ノイズに対し強いドットク
ロック発振回路が実現できる。また、従来例に比し発振
器の個数が低減され、コスト低減も図ることができる。
【図１】本発明を実施したドットクロック発生回路を示
すブロック図。
すブロック図。
【図２】従来のドットクロック発生回路を示す図。
【図３】ドットクロック発生回路が使用されるオンスク
リーン表示システムを示すブロック図。
リーン表示システムを示すブロック図。
２０ ドットクロック発振器 ２１ 固体発振子 ２２ 分周器 ２３ 位相比較器 ２４ ローパスフィルタ
Claims (1)
- 【請求項１】固体発振子を用いた電圧制御型のドットク
ロック発振器と、 前記ドットクロック発振器の発振信号を分周する分周器
と、 前記分周器の出力と水平同期信号とを位相比較する位相
比較器と、 前記位相比較器の出力を前記ドットクロック発振器へ制
御信号として印加する手段と、 から成るオンスクリーン表示用のドットクロック発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256086A JPH06113223A (ja) | 1992-09-25 | 1992-09-25 | ドットクロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256086A JPH06113223A (ja) | 1992-09-25 | 1992-09-25 | ドットクロック発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06113223A true JPH06113223A (ja) | 1994-04-22 |
Family
ID=17287703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4256086A Pending JPH06113223A (ja) | 1992-09-25 | 1992-09-25 | ドットクロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06113223A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60201781A (ja) * | 1984-03-26 | 1985-10-12 | Sony Corp | 表示装置 |
| JPH04195086A (ja) * | 1990-11-28 | 1992-07-15 | Hitachi Ltd | マトリクス形表示装置及びそれに用いる制御回路 |
-
1992
- 1992-09-25 JP JP4256086A patent/JPH06113223A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60201781A (ja) * | 1984-03-26 | 1985-10-12 | Sony Corp | 表示装置 |
| JPH04195086A (ja) * | 1990-11-28 | 1992-07-15 | Hitachi Ltd | マトリクス形表示装置及びそれに用いる制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780759A (en) | Sampling clock generation circuit of video signal | |
| US6166606A (en) | Phase and frequency locked clock generator | |
| WO1985005744A1 (en) | Frequency controlled oscillator | |
| JP2954043B2 (ja) | Ｏｓｄ装置 | |
| US4617594A (en) | Signal generator circuit | |
| US5036293A (en) | Oscillator for use with video signal time scaling apparatus | |
| JPH06113223A (ja) | ドットクロック発生回路 | |
| US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
| JP3320576B2 (ja) | 発振回路 | |
| KR100360958B1 (ko) | Hout 위치 제어 회로 및 멀티 싱크 모니터 | |
| JP3053838B2 (ja) | 映像中間周波回路 | |
| JPS6076813A (ja) | Ｐｌｌ回路 | |
| JP3346954B2 (ja) | テレビジョン信号処理回路 | |
| JPH10126719A (ja) | ３相クロックパルス発生回路 | |
| JPH08307252A (ja) | 発振器の自動調整回路 | |
| JP2936563B2 (ja) | 映像表示装置 | |
| JPS5843325Y2 (ja) | 同期信号発生器 | |
| KR19990001545A (ko) | 영상처리 시스템에서의 동기신호 발생장치 | |
| JPS6251035B2 (ja) | ||
| JPH0519338B2 (ja) | ||
| JPS60137173A (ja) | 固体撮像装置 | |
| JPH09205581A (ja) | 表示クロック発生回路 | |
| JPS6138886B2 (ja) | ||
| JPH0440711A (ja) | 選局装置 | |
| JPH0767085B2 (ja) | ルビジウム原子発振器 |