JPH0567657A - 配線基板の端子間接続ピンブロツク - Google Patents

配線基板の端子間接続ピンブロツク

Info

Publication number
JPH0567657A
JPH0567657A JP3254399A JP25439991A JPH0567657A JP H0567657 A JPH0567657 A JP H0567657A JP 3254399 A JP3254399 A JP 3254399A JP 25439991 A JP25439991 A JP 25439991A JP H0567657 A JPH0567657 A JP H0567657A
Authority
JP
Japan
Prior art keywords
contact pins
board
wiring board
side contact
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3254399A
Other languages
English (en)
Other versions
JP2684268B2 (ja
Inventor
Yoshitaka Mori
芳孝 森
Yuji Wada
勇二 和田
Harumi Murata
晴海 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP3254399A priority Critical patent/JP2684268B2/ja
Publication of JPH0567657A publication Critical patent/JPH0567657A/ja
Application granted granted Critical
Publication of JP2684268B2 publication Critical patent/JP2684268B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】 【目的】 配線長さを低減でき、かつ、路線インピーダ
ンスの保証がし易く、各端子の接地に対する距離をほぼ
等しく保つことが容易な配線基板の端子間接続ピンブロ
ックを提供することにある。 【構成】 市松模様状に信号側コンタクトピンと接地側
コンタクトピンとを配列して、信号側コンタクトピンを
同軸構造とすることにより路線インピーダンスの保証が
し易く、各端子の接地に対する距離をほぼ等しく保つこ
とが容易にできる。 しかも、第1の配線基板の端子と
第2の配線基板の端子との接続が同軸コンタクトピンに
よる同軸配線となる関係から通常のケーブルによる配線
よりこの間の経路が短縮できかつ浮遊容量も低減できる
ので、ノイズの影響を受け難い。また、配線基板の端子
間接続がブロック単位で増減できるので、種々のIC測
定をブロック単位にレイアウトでき、多種類のICを混
在させた状態で測定することも可能になる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、配線基板の端子間接
続ピンブロックに関し、詳しくは、IC検査システムに
おいて、テストヘッドに結合されるプローバに着脱可能
に取付けて用いられる接続ピンブロックに関する。
【0002】
【従来の技術】ICのテストは、ICハンドラに結合さ
れて行うパッケージされた段階のICに対するものやウ
エハ段階でのICに対するものがあるが、いずれの場合
も、通常、テストヘッドとICとの間にプローバが介在
し、テストヘッドがプローバに結合される構造を採る。
このプローバには、検査対象となるICに応じてこのI
Cを受けるソケットボードやウエハの端子部分に接触す
るプローブカードなどが設けられていてテストヘッド側
からの駆動信号がソケットあるいはプローブカードを通
じてICに伝達され、ICからの出力信号は、ソケット
あるいはプローブカードを介してテストヘッドへ伝達さ
れる。
【0003】一般にテストヘッドとプローバとの結合の
ために、テストヘッド側にはマーザボードあるいはコン
タクトボードと呼ばれる端子ボードが設けられ、これに
対し、プローバ側にはスプリング入りのコンタクトピン
(いわゆるポゴピン)が端子ボードの各端子に対応して
配列されている。そして、測定するICに対応するプロ
ーバをテストヘッドに結合する場合には、端子ボード上
の各端子とプローバの各コンタクトピンとが正しく接触
するように結合される。そのために、プローバ側には通
常ガイドポストが植設され、端子ボード側にそのガイド
ポストを受けるガイドポスト受け孔が設けられていて、
これらによりテストヘッドとプローバとの相対的な位置
合わせが行われる。
【0004】
【発明が解決しようとする課題】ところで、近年、IC
の高集積化、多機能化などに伴い、ICに対する検査項
目が増加し、これにともなって検査時間が増加し、結果
として1個のICに対する検査効率の低下をきたしてい
る。そこで、このようなことを回避するために一度に多
くのICを並列的に検査することが行われている。ま
た、IC自体のピン数の増加に伴い、端子ピッチが従来
より狭い間隔のICも増加している。
【0005】このようなことから、プローバは、従来に
比べてICに接触する端子数が増加し、端子の高密度化
が要求されている。その結果、プローバの内部配線数が
増加し、配線作業に手間がかかるとともに浮遊容量が増
加し、配線相互間でノイズを拾い易くなり、信頼性の高
い測定が難しくなってきている。しかも、検査のために
必要なクロックの速度は、向上し、50MHz〜100
MHzあるいはそれ以上の速度が要求されているため、
配線間に流れる信号の条件もより一層厳しくなってきて
いる。その条件の1つに路線インピーダンスが一定値、
例えば、50Ωであることを保証しなければならない問
題や接地から各入出力端子間の距離をできるだけ等しく
しなければならない問題などがある。その上、測定IC
の種類が増加している関係でそれぞれの種類に応じたプ
ローバ(測定用治具)を用意しなければならない。この
発明の目的は、このような従来技術の問題点を解決する
ものであって、配線長さを低減でき、かつ、路線インピ
ーダンスの保証がし易く、各端子の接地に対する距離を
ほぼ等しく保つことが容易な配線基板の端子間接続ピン
ブロックを提供することにある。
【0006】
【課題を解決するための手段】このような目的を達成す
るためのこの発明の配線基板の端子間接続ピンブロック
の特徴は、第1の配線基板の端子に接触する複数の第1
の信号側コンタクトピン及び複数の第1の接地側コンタ
クトピンとが市松模様状に配列された第1のベースと、
この第1のベースにほぼ平行に配置され、第2の配線基
板の端子に接触する複数の第2の信号側コンタクトピン
及び複数の第2の接地側コンタクトピンとが市松模様状
に配列された第2のベースとを備えていて、複数の第1
の信号側コンタクトピンと複数の第2の信号側コンタク
トピンのうち対応する位置にあるものそれぞれがその外
筒が一体化されて1本の管とされ、信号線が中心に位置
する同軸構造をなし、それぞれの外筒と第1のベース、
第2のベース、そして第1及び第2の接地側コンタクト
ピンとが電気的に接続されているものである。
【0007】
【作用】このように、市松模様状に信号側コンタクトピ
ンと接地側コンタクトピンとを配列して、信号側コンタ
クトピンを同軸構造とすることにより路線インピーダン
スの保証がし易く、各端子の接地に対する距離をほぼ等
しく保つことが容易にできる。しかも、第1の配線基板
の端子と第2の配線基板の端子との接続が同軸コンタク
トピンによる同軸配線となる関係から通常のケーブルに
よる配線よりこの間の経路が短縮できかつ浮遊容量も低
減できるので、ノイズの影響を受け難い。
【0008】
【実施例】図1は、この発明の配線基板の端子間接続ピ
ンブロックの平面図及び断面図であり、図2は、その2
連結合型の端子間接続ピンブロックの平面図、図3は、
この配線基板の端子間接続ピンブロックが使用されるプ
ローバとプローバが装着されたテストヘッドとの関係を
示す全体的な概略説明図である。図3において、10
は、テストヘッドであり、二点鎖線で示す20は、テス
トヘッドを受けるICハンドラである。テストヘッド1
0には、プローバ1が装着されている。11は、テスト
ヘッド10に設けられたマザーボードであり、マザーボ
ード11上の各入出力端子がプローバ1側に設けられた
スプリング入りのコンタクトピン(プローブピン)2,
2,・・・,2と接触している。なお、このコンタクト
ピン2,2,・・・,2の内部は、その両端部において
円形断面の中心位置に信号接続線が配置されて、外側に
セラミックスあるいは高絶縁性の樹脂が充填された同軸
構造となっている同軸ピンである。
【0009】プローバ1は、パーフォーマンスボード3
と、パーフォーマンスボード3に結合されるコンタクト
ボード4、コンタクトボード4に接続されるスクランブ
ルボード5、スクランブルボード5に接続されてコンタ
クトボード4を介してパーフォーマンスボード3に結合
される端子間接続ピンブロック6、端子間接続ピンブロ
ック6に接続されるソケットボード7とから構成され、
ソケットボード7には、所定間隔で配置されたソケット
8,8,・・・,8が設けられている。なお、ソケット
8は、ICハンドラ20の測定用IC供給レーンに対応
して配置されている。
【0010】ここで、パーフォーマンスボード3に設け
られたコンタクトピン2,2,・・・,2は、それぞれ
同軸ケーブル2a,2a,・・・,2aを介してそれぞ
れのピンに対応して設けられたコンタクトボード4のコ
ンタクトピン4a,4a,・・・,4aに接続されてい
る。したがって、パーフォーマンスボード3の各接続ピ
ンは、コンタクトボード4の各ピンに1対1で対応付け
られ、結果としてテストヘッド10のマザーボード11
上の入出力端子がコンタクトピン4a,4a,・・・,
4aまで同軸ケーブルで導出されていることになる。し
かも、コンタクトピン4a,4a,・・・,4aもコン
タクトピン2,2,・・・,2と同じ同軸構造をした同
軸ピンである。これによりノイズに強く、ケーブル配線
における浮遊容量を低減でき、ここまでの配線における
インピーダンスが一定になるようにすることができる。
【0011】ところで、ソケットボード7のソケットピ
ンの端子配列は、コンタクトピン4a,4a,・・・,
4aの端子配列とは異なる。したがって、ソケットピン
の配列に適合するようにコンタクトピン4a,4a,・
・・,4aの端子配列を変換する必要がある。この変換
を行うのがスクランブルボード5である。スクランブル
ボード5は、接地ラインで信号ラインがサンドウイッチ
された多層配線構造の基板で構成され、コンタクトボー
ド4側の端子配列は、コンタクトピン4a,4a,・・
・,4aに対応し、これらピンのうち必要なものをソケ
ットピンの必要な位置に変換して端子間接続ピンブロッ
ク6のコンタクトピン6b,6b,・・・,6bの位置
に合わせる端子位置変換を行い、しかも、共通に接続で
きる端子同士を内部で接続する等の配線処理を行うボー
ドである。なお、コンタクトピン6b,6b,・・・,
6bの位置は、ソケットピンの位置に対応していて反対
側に位置するソケットボード7側のコンタクトピン6
a,6a,・・・,6aとそれぞれ対応した関係にあ
る。言い換えれば、後述するようにこれらコンタクトピ
ン6a,6bは、実際には1本の同軸コンタクトピンで
あって、その両端にコンタクトピンの接触ピン部分(針
部分)が設けられたものである。
【0012】以上の接続により同軸ケーブル2aの接地
ラインの処理が問題になるが、ここでは、同軸ケーブル
2aの信号線部分はもちろんのこと、その接地側の配線
ラインについてもコンタクトピン6b,6b,・・・,
6bが割当てられ、コンタクトピン6b,6b,・・
・,6bに接続されてこれらにより信号ラインとともに
接地ラインも引出され、ソケットボード7の接地端子ま
で送られる。これによりソケットボード7までの配線が
すべて同軸構造となり、路線インピーダンスが所定の一
定値になることが保証され、かつ、スクランブルボード
5内部を除いて配線長さをほぼ等しく保つことができ
る。しかも、ソケットとの端子位置ずれに対する配線の
引き回しは、スクランブルボード5によりすべて吸収さ
れ、ここでの配線長さは、引き回しにより調整すること
が可能である。
【0013】図1は、このような接地側ラインも接続す
る端子間接続ピンブロック6の詳細な説明図である。図
(a)におけるA−A断面図を示す(b)に図示される
ように、端子間接続ピンブロック6は、ほぼ平行に配置
されたソケットボード側ベース61とスクランブルボー
ド側ベース62と、これらの間に橋渡しされている4本
の支柱63により構成された断面矩形の函となってい
て、支柱63は、ソケットボード側ベース61において
両側に延出して設けられたフランジ61a,61aとス
クランブルボード側ベース62において両側に延出して
設けられたフランジ62a,62aを介してそれぞれの
支柱63がねじ64にて固定され、これによりソケット
ボード側ベース61とスクランブルボード側ベース62
とがほぼ平行状態で結合されている。
【0014】ソケットボード側ベース61とスクランブ
ルボード側ベース62には、それぞれ図(a)における
B−B断面図を示す(c)に図示されるように、ソケッ
ト位置に対応して設けられた開口60を有し、フランジ
61a,61a,62a,62aにはそれぞれソケット
ボード7に位置決め結合するためのガイドピン61b,
62bが植設されていている(図1(b)参照)。した
がって、ソケットボード7側とスクランブルボード5側
にはこれらガイドピン61b,62bがそれぞれ挿入さ
れる位置決めガイド孔が設けられている。
【0015】図2の(a),(b)に見るように、ソケ
ットボード側ベース61に植設されているコンタクトピ
ン6a,6a,・・・,6aには、信号側コンタクトピ
ン65と接地側コンタクトピン66とがあって、平面か
らみてそれらが交互に市松模様状に配置されている。ま
た、スクランブルボード側ベース61に植設されている
コンタクトピン6b,6b,・・・,6bも同様に信号
側コンタクトピン67と接地側コンタクトピン68とが
あって、平面からみてそれらが交互に市松模様状に配置
されている。そして、信号側コンタクトピン65と信号
側コンタクトピン67とは、両端のピンはそれぞれ独立
に設けられたはいるが、これらが内部で接続され、か
つ、本体の外筒69は、共通になっていて結果として両
端に接触ピン部分(針部分)を有し、これら接触ピン部
分が中心に位置する配線で接続された1本の同軸コンタ
クトピンである(信号側コンタクトピン65と信号側コ
ンタクトピン67とは、先に説明した同軸構造になって
る)。
【0016】接地側コンタクトピン66と接地側コンタ
クトピン68とは、ぞれぞれ独立して設けられている
が、ソケットボード側ベース61とスクランブルボード
側ベース62、そして支柱63が金属製のものであって
電気的にこれらは接続され、導通状態となっている。ま
た、信号側コンタクトピンの本体の外筒69もソケット
ボード側ベース61、スクランブルボード側ベース62
に直接接触しているので、これも接地側コンタクトピン
66,68と接続されている。
【0017】図2は、端子間接続ピンブロック6を2個
連結した端子間接続ピンブロック9の平面図を示してい
て、図1の(a)に対応した図である。。このように端
子間接続ピンブロック6を連結することでより大きな単
位の端子間接続ピンブロックを形成することができる。
【0018】以上のようにブロック構成で信号側コンタ
クトピン側を同軸構造にしてその外筒を接地状態にし、
さらに周囲に市松模様状に接地側コンタクトピンを配置
する構造を採ることで、インピーダンスを保証し、ソケ
ットにおける各端子の接地までの距離をほぼ等しく保つ
ことができる。その結果、高周波特性に優れ、ノイズに
影響されないような状態でプローバとテストヘッドとを
結合することができる。さらに、ブロック構成であるこ
とから結合する基板の大きさに応じてブロック数を増減
すれば各種のICに対応させて並列に多数のソケットを
設けることができ、簡単にそれらソケット対応の基板の
端子間接続を行うことができる。
【0019】以上説明してきたが、実施例では、ICテ
スターの場合の測定用治具として用いられるテスト端子
接続ボードを中心に説明してきたが、この発明の配線基
板の端子間接続ピンブロックは、例えば、配線基板その
もののテスト等各種のテストに使用することもでき、I
Cテスターにおけるものに限定されない。実施例では、
端子間接続ピンブロックにおける接地側コンタクトピン
は、それぞれのベースに独立に植設されているが、これ
らは、信号側コンタクトピンと同様に1本のコンタクト
ピンの外筒の両端にコンタクトピン部分を設けて外筒を
一体化したものが用いられてもよい。
【0020】
【発明の効果】以上の説明から理解できるように、この
発明にあっては、市松模様状に信号側コンタクトピンと
接地側コンタクトピンとを配列して、信号側コンタクト
ピンを同軸構造とすることにより路線インピーダンスの
保証がし易く、各端子の接地に対する距離をほぼ等しく
保つことが容易にできる。しかも、第1の配線基板の端
子と第2の配線基板の端子との接続が同軸コンタクトピ
ンによる同軸配線となる関係から通常のケーブルによる
配線よりこの間の経路が短縮できかつ浮遊容量も低減で
きるので、ノイズの影響を受け難い。また、配線基板の
端子間接続がブロック単位で増減できるので、種々のI
C測定をブロック単位にレイアウトでき、多種類のIC
を混在させた状態で測定することも可能になる。その結
果、信頼性の高い接続が可能になり、特に、ICテスタ
ー等、電子部品のテスターにおけるソケットやプローブ
等の基板端子に接続するための測定用治具の接続に好適
でフレキシビリティの高い配線基板の端子間接続ピンブ
ロックを実現することができる。
【図面の簡単な説明】
【図1】 図1は、この発明の配線基板の端子間接続ピ
ンブロックの平面図及び断面図である。
【図2】 図2は、その2連結合型の端子間接続ピンブ
ロックの平面図、
【図3】 図3は、この配線基板の端子間接続ピンブロ
ックが使用されるプローバとプローバが装着されたテス
トヘッドとの関係を示す全体的な概略説明図である。
【符号の説明】
1…プローバ、2…プローブピン、3…パーフォーマン
スボード、4…コンタクトボード、5…スクランブルボ
ード、6…端子間接続ピンブロック、6a,6b…コン
タクトピン、7…ソケットボード、8…ソケット、10
…テストヘッド、11…マザーボード、20…ICハン
ドラ、65,67…信号側コンタクトピン、66,68
…接地側コンタクトピン。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 第1の配線基板の端子に接触する複数の
    第1の信号側コンタクトピン及び複数の第1の接地側コ
    ンタクトピンとが市松模様状に配列された第1のベース
    と、この第1のベースにほぼ平行に配置され、第2の配
    線基板の端子に接触する複数の第2の信号側コンタクト
    ピン及び複数の第2の接地側コンタクトピンとが市松模
    様状に配列された第2のベースとを備え、複数の第1の
    信号側コンタクトピンと複数の第2の信号側コンタクト
    ピンのうち対応する位置にあるものそれぞれがその外筒
    が一体化されて1本の管とされ、信号線が中心に位置す
    る同軸構造をなし、それぞれの前記外筒と第1のベー
    ス、第2のベース、そして第1及び第2の接地側コンタ
    クトピンとが電気的に接続されていることを特徴とする
    配線基板の端子間接続ピンブロック。
  2. 【請求項2】 複数の第1の接地側コンタクトピンと複
    数の第2の接地側コンタクトピンのうち対応する位置に
    あるものそれぞれの外筒が一体的化され、1本の管とさ
    れている請求項1記載の配線基板の端子間接続ピンブロ
    ック。
  3. 【請求項3】 第1及び第2のいずれか一方の配線基板
    は、その表裏において接続端子の位置を変換するスクラ
    ンブルボードである請求項1又は2項記載の配線基板の
    端子間接続ピンブロック。
JP3254399A 1991-09-06 1991-09-06 配線基板の端子間接続ピンブロック Expired - Fee Related JP2684268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3254399A JP2684268B2 (ja) 1991-09-06 1991-09-06 配線基板の端子間接続ピンブロック

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3254399A JP2684268B2 (ja) 1991-09-06 1991-09-06 配線基板の端子間接続ピンブロック

Publications (2)

Publication Number Publication Date
JPH0567657A true JPH0567657A (ja) 1993-03-19
JP2684268B2 JP2684268B2 (ja) 1997-12-03

Family

ID=17264439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3254399A Expired - Fee Related JP2684268B2 (ja) 1991-09-06 1991-09-06 配線基板の端子間接続ピンブロック

Country Status (1)

Country Link
JP (1) JP2684268B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002318246A (ja) * 2001-04-24 2002-10-31 Yokogawa Electric Corp Icテスタのポゴピンブロック

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002318246A (ja) * 2001-04-24 2002-10-31 Yokogawa Electric Corp Icテスタのポゴピンブロック

Also Published As

Publication number Publication date
JP2684268B2 (ja) 1997-12-03

Similar Documents

Publication Publication Date Title
US6911835B2 (en) High performance probe system
US6501343B2 (en) Integrated circuit tester with high bandwidth probe assembly
US7098680B2 (en) Connection unit, a board for mounting a device under test, a probe card and a device interfacing part
JP3974752B2 (ja) 高密度のプリント回路ボード及びその製造方法
US7119563B2 (en) Integrated circuit characterization printed circuit board
KR100500452B1 (ko) 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법
US20050242826A1 (en) Methods for testing continuity of electrical paths through connectors of circuit assemblies
US5705932A (en) System for expanding space provided by test computer to test multiple integrated circuits simultaneously
KR101384714B1 (ko) 반도체 검사장치
US6794861B2 (en) Method and apparatus for socket calibration of integrated circuit testers
US7538566B2 (en) Electrical test system including coaxial cables
WO2005101645A2 (en) Apparatus for providing a high frequency loop back with a dc path for a parametric test
TWI404938B (zh) 探針卡
JP2002222839A (ja) プローブカード
JP2709990B2 (ja) Icテスターの測定治具
US6781218B1 (en) Method and apparatus for accessing internal nodes of an integrated circuit using IC package substrate
JP2684268B2 (ja) 配線基板の端子間接続ピンブロック
JPH05126850A (ja) 配線基板の端子間接続ピンブロツク
JPH07335701A (ja) プロービング装置
JP2003050262A (ja) 高周波icソケット、半導体試験装置および半導体試験方法ならびに半導体装置の製造方法
JPS63178538A (ja) 半導体集積回路装置
US6441621B2 (en) Waveform observing jig and waveform observing device
KR101467381B1 (ko) 반도체 검사장치
JPH07253449A (ja) Icテスターの接続配線機構
JP3747649B2 (ja) プリント回路板試験装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees