JPH0567024A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH0567024A JPH0567024A JP22672591A JP22672591A JPH0567024A JP H0567024 A JPH0567024 A JP H0567024A JP 22672591 A JP22672591 A JP 22672591A JP 22672591 A JP22672591 A JP 22672591A JP H0567024 A JPH0567024 A JP H0567024A
- Authority
- JP
- Japan
- Prior art keywords
- count
- transfer
- command
- data
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 チャネル装置及び周辺制御装置双方でデータ
転送数の制御を行い、Ｉ／Ｏインタフェース上に余分な
要求が発生しないようにする。 【構成】 チャネル装置と周辺制御装置との間をストリ
ーム方式によるデータ転送を行うデータ処理システムに
おいて、前記チャネル装置がコマンドにより行われるデ
ータ転送のカウント情報を前記周辺制御装置に与える手
段１５を備え、かつ前記周辺制御装置が前記カウント情
報で示されるカウント内で前記チャネル装置への要求を
発生する手段２５を備えている。
転送数の制御を行い、Ｉ／Ｏインタフェース上に余分な
要求が発生しないようにする。 【構成】 チャネル装置と周辺制御装置との間をストリ
ーム方式によるデータ転送を行うデータ処理システムに
おいて、前記チャネル装置がコマンドにより行われるデ
ータ転送のカウント情報を前記周辺制御装置に与える手
段１５を備え、かつ前記周辺制御装置が前記カウント情
報で示されるカウント内で前記チャネル装置への要求を
発生する手段２５を備えている。
Description
【０００１】
【産業上の利用分野】本発明はチャネル装置と周辺制御
装置との間をストリーム方式によるデータ転送を行うデ
ータ処理システムに関する。
装置との間をストリーム方式によるデータ転送を行うデ
ータ処理システムに関する。
【０００２】
【従来の技術】従来のチャネル装置（以下ＣＨと略記）
と周辺制御装置（以下ＣＵと略記）との間のインタフェ
ース（以下Ｉ／Ｏインタフェースと略記する）では、デ
ータ転送速度の高速化によってデータの送受信に伴うタ
グ線を、相手側信号の応答を確認して行う方式（以下イ
ンタロック転送方式という）から、相手側信号の応答を
確認せずに次のデータの送受信を行う方式（以下ストリ
ーム〈ｓｔｒｅａｍ〉方式という）が使用されるように
なった。
と周辺制御装置（以下ＣＵと略記）との間のインタフェ
ース（以下Ｉ／Ｏインタフェースと略記する）では、デ
ータ転送速度の高速化によってデータの送受信に伴うタ
グ線を、相手側信号の応答を確認して行う方式（以下イ
ンタロック転送方式という）から、相手側信号の応答を
確認せずに次のデータの送受信を行う方式（以下ストリ
ーム〈ｓｔｒｅａｍ〉方式という）が使用されるように
なった。
【０００３】しかしながら、このストリーム方式は、Ｉ
／Ｏインタフェースへの電気的ノイズの混入等により、
データの転送数の認識ずれが生じやすいため、ＣＵにお
いて要求のためのタグ線（以下入力タグと略記）の送出
回数と、応答のためのタグ線（以下出力タグと略記）の
受信回数とをそれぞれ計数し、誤動作の発生検出を行っ
ている。
／Ｏインタフェースへの電気的ノイズの混入等により、
データの転送数の認識ずれが生じやすいため、ＣＵにお
いて要求のためのタグ線（以下入力タグと略記）の送出
回数と、応答のためのタグ線（以下出力タグと略記）の
受信回数とをそれぞれ計数し、誤動作の発生検出を行っ
ている。
【０００４】
【発明が解決しようとする課題】上述した従来のストリ
ーム方式を用いるＩ／Ｏインタフェースでは、１回のデ
ータ転送（通常は１バイト）を完了（ＣＵにおける入力
タグの送出から始まって出力タグの受信で完了）する前
に次のデータ転送を開始するため、最悪の条件（例え
ば、Ｉ／Ｏインタフェースのケーブル長が長い等）にお
いては、数バイト分の応答時間が必要になり、その分だ
け応答に対して要求が先行することになる。
ーム方式を用いるＩ／Ｏインタフェースでは、１回のデ
ータ転送（通常は１バイト）を完了（ＣＵにおける入力
タグの送出から始まって出力タグの受信で完了）する前
に次のデータ転送を開始するため、最悪の条件（例え
ば、Ｉ／Ｏインタフェースのケーブル長が長い等）にお
いては、数バイト分の応答時間が必要になり、その分だ
け応答に対して要求が先行することになる。
【０００５】また、チャネル・プログラム中の当該コマ
ンドのデータ転送数（以下ＣＣＷカウントと略記）はＣ
Ｈでのみ認識しているため、ＣＣＷカウントがＣＵ固有
の転送数（以下ＣＵカウントと略記）より小さい場合に
は、前記応答時間ずれに相当する分の数が、ＣＣＷカウ
ントと比較し余分に要求が生じることになる。
ンドのデータ転送数（以下ＣＣＷカウントと略記）はＣ
Ｈでのみ認識しているため、ＣＣＷカウントがＣＵ固有
の転送数（以下ＣＵカウントと略記）より小さい場合に
は、前記応答時間ずれに相当する分の数が、ＣＣＷカウ
ントと比較し余分に要求が生じることになる。
【０００６】このため、この余分な要求に対しては、ダ
ミーのタグ線（コマンド・アウトが使われる）を使用し
て応答を行うが、前記応答時間ずれはケーブル長が異な
ることにより一定ではないため、実データ数が正しいか
どうかの判断ができないという欠点がある。
ミーのタグ線（コマンド・アウトが使われる）を使用し
て応答を行うが、前記応答時間ずれはケーブル長が異な
ることにより一定ではないため、実データ数が正しいか
どうかの判断ができないという欠点がある。
【０００７】
【課題を解決するための手段】本発明は、チャネル装置
と周辺制御装置との間をストリーム方式によるデータ転
送を行うデータ処理システムにおいて、前記チャネル装
置がコマンドにより行われるデータ転送のカウント情報
を前記周辺制御装置に与える手段を備え、かつ前記周辺
制御装置が前記カウント情報で示されるカウント内で前
記チャネル装置への要求を発生する手段を備えている。
と周辺制御装置との間をストリーム方式によるデータ転
送を行うデータ処理システムにおいて、前記チャネル装
置がコマンドにより行われるデータ転送のカウント情報
を前記周辺制御装置に与える手段を備え、かつ前記周辺
制御装置が前記カウント情報で示されるカウント内で前
記チャネル装置への要求を発生する手段を備えている。
【０００８】また、前記周辺制御装置が応答信号過多を
検出する手段と、データ転送残余カウントの送出手段
と、前記データ転送残余カウントの有効を示す情報の送
出手段とを備えてもよく、更に、前記チャネル装置が前
記データ転送残余カウント及び前記データ転送残余カウ
ント有効表示の情報を受領する受領手段と、この受領手
段が受領した情報と前記データ転送残余カウントとを比
較する比較手段とを備えてもよい。
検出する手段と、データ転送残余カウントの送出手段
と、前記データ転送残余カウントの有効を示す情報の送
出手段とを備えてもよく、更に、前記チャネル装置が前
記データ転送残余カウント及び前記データ転送残余カウ
ント有効表示の情報を受領する受領手段と、この受領手
段が受領した情報と前記データ転送残余カウントとを比
較する比較手段とを備えてもよい。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図２は本発明の一実施例の接続関係を示す
図である。本発明のデータ処理システムは、図２に示す
ように、チャネル装置（ＣＨ）１と周辺制御装置（Ｃ
Ｕ）２とがインタフェース５０を介して接続され、更
に、ＣＵ２と周辺装置（ＤＥＶ）３とがインタフェース
９９を介して接続されている。
図である。本発明のデータ処理システムは、図２に示す
ように、チャネル装置（ＣＨ）１と周辺制御装置（Ｃ
Ｕ）２とがインタフェース５０を介して接続され、更
に、ＣＵ２と周辺装置（ＤＥＶ）３とがインタフェース
９９を介して接続されている。
【００１１】図３は図２のインタフェース５０を示す図
であって、特に本発明に係る信号を示したものであり、
インタフェース５０は、データ母線（以下ＢＵＳと略
記）５１と、ＣＵ２がＢＵＳ５１のデータ転送を要求す
るサービス・イン５２と、ＣＨ１がサービス・イン５２
に応答しＢＵＳ５１のデータを処理したことを示すサー
ビス・アウト５３と、ＣＨ１がコマンド転送を指示する
コマンド・アウト５４と、ＣＵ２がステータス転送を要
求するステータス・イン５５とから構成されている。
であって、特に本発明に係る信号を示したものであり、
インタフェース５０は、データ母線（以下ＢＵＳと略
記）５１と、ＣＵ２がＢＵＳ５１のデータ転送を要求す
るサービス・イン５２と、ＣＨ１がサービス・イン５２
に応答しＢＵＳ５１のデータを処理したことを示すサー
ビス・アウト５３と、ＣＨ１がコマンド転送を指示する
コマンド・アウト５４と、ＣＵ２がステータス転送を要
求するステータス・イン５５とから構成されている。
【００１２】図１は本発明の一実施例を示すブロック図
であって、特に本発明に係るＣＨ１及びＣＵ２の主要箇
所を示したものである。
であって、特に本発明に係るＣＨ１及びＣＵ２の主要箇
所を示したものである。
【００１３】本実施例のＣＨ１は、出力データ部１１，
入力データ部１２，マイクロプロセッサ１３，タグ制御
部１４及び転送数制御部１５から構成されている。そし
て、出力データ部１１の出力はＢＵＳ５１としてインタ
フェース５０に接続され、ＢＵＳ５１は入力データ部１
２の入力として接続されている。また、ＣＨ１内部の出
力データ５６は出力データ部１１に接続され、入力デー
タ部１２の出力５７はＣＨ１内部とマイクロプロセッサ
１３とに接続され、マイクロプロセッサ１３の出力５８
は出力データ部１１に接続され、サービス・イン５２，
サービス・イン５２，サービス・アウト５３，コマンド
・アウト５４及びステータス・イン５５がそれぞれタグ
制御部１４に接続され、タグ制御部１４の出力５９が出
力データ部１１及び入力データ部１２に接続され、更
に、タグ制御部１４の出力６２が転送数制御部１５に接
続され、マイクロプロセッサ１３とタグ制御部１４との
間は信号線６０により、また、マイクロプロセッサ１３
と転送数制御部１５との間は信号線６１によりそれぞれ
接続されている。
入力データ部１２，マイクロプロセッサ１３，タグ制御
部１４及び転送数制御部１５から構成されている。そし
て、出力データ部１１の出力はＢＵＳ５１としてインタ
フェース５０に接続され、ＢＵＳ５１は入力データ部１
２の入力として接続されている。また、ＣＨ１内部の出
力データ５６は出力データ部１１に接続され、入力デー
タ部１２の出力５７はＣＨ１内部とマイクロプロセッサ
１３とに接続され、マイクロプロセッサ１３の出力５８
は出力データ部１１に接続され、サービス・イン５２，
サービス・イン５２，サービス・アウト５３，コマンド
・アウト５４及びステータス・イン５５がそれぞれタグ
制御部１４に接続され、タグ制御部１４の出力５９が出
力データ部１１及び入力データ部１２に接続され、更
に、タグ制御部１４の出力６２が転送数制御部１５に接
続され、マイクロプロセッサ１３とタグ制御部１４との
間は信号線６０により、また、マイクロプロセッサ１３
と転送数制御部１５との間は信号線６１によりそれぞれ
接続されている。
【００１４】続いて、本実施例のＣＵ２は、出力データ
部２１，入力データ部２２，マイクロプロセッサ２３，
タグ制御部２４及び転送数制御部２５から構成されてい
る。そして、インタフェース５０のＢＵＳ５１が出力デ
ータ部２１の入力と入力データ部１２の出力とに接続さ
れ、サービス・イン５２，サービス・アウト５３，コマ
ンド・アウト５４及びステータス・イン５５がそれぞれ
タグ制御部２４に接続され、タグ制御部２４の出力７９
が出力データ部２１及び入力データ部２２に接続され、
出力データ部２１の出力７６はＣＵ２内部へ出力データ
として供給されると共にマイクロプロセッサ２３に接続
され、ＣＵ２の入力データ７７は入力データ部２２に接
続され、マイクロプロセッサ２３の出力７８は入力デー
タ部２２に接続され、更に、タグ制御部２４の出力８２
が転送数制御部２５に接続され、マイクロプロセッサ２
３とタグ制御部２４との間は信号線８０により、また、
マイクロプロセッサ２３と転送数制御部２５との間は信
号線８１によりそれぞれ接続されている。
部２１，入力データ部２２，マイクロプロセッサ２３，
タグ制御部２４及び転送数制御部２５から構成されてい
る。そして、インタフェース５０のＢＵＳ５１が出力デ
ータ部２１の入力と入力データ部１２の出力とに接続さ
れ、サービス・イン５２，サービス・アウト５３，コマ
ンド・アウト５４及びステータス・イン５５がそれぞれ
タグ制御部２４に接続され、タグ制御部２４の出力７９
が出力データ部２１及び入力データ部２２に接続され、
出力データ部２１の出力７６はＣＵ２内部へ出力データ
として供給されると共にマイクロプロセッサ２３に接続
され、ＣＵ２の入力データ７７は入力データ部２２に接
続され、マイクロプロセッサ２３の出力７８は入力デー
タ部２２に接続され、更に、タグ制御部２４の出力８２
が転送数制御部２５に接続され、マイクロプロセッサ２
３とタグ制御部２４との間は信号線８０により、また、
マイクロプロセッサ２３と転送数制御部２５との間は信
号線８１によりそれぞれ接続されている。
【００１５】図４は本実施例のコマンド・ワードのフォ
ーマットの一例を示す図であって、ＣＨ１が処理するチ
ャネル・プログラムの中の１つのコマンド・ワードのフ
ァーマットを示し、ＣＣＷ０及びＣＣＷ１の２ワードで
構成されるコマンド・ワードは、コマンド・コード１５
１，フラグ１５２，データ転送カウント１５３，Ｚ１５
４及びデータ・アドレス１５５から構成されている。
ーマットの一例を示す図であって、ＣＨ１が処理するチ
ャネル・プログラムの中の１つのコマンド・ワードのフ
ァーマットを示し、ＣＣＷ０及びＣＣＷ１の２ワードで
構成されるコマンド・ワードは、コマンド・コード１５
１，フラグ１５２，データ転送カウント１５３，Ｚ１５
４及びデータ・アドレス１５５から構成されている。
【００１６】図５は本実施例のステータス・バイトのフ
ォーマットの一例を示す図であって、ＣＵ２がコマンド
実行完了時に生成するステータス・バイトを示し、２５
１，２５２に示す２バイトで構成される。そして、バイ
ト２５１は、従来のステータス・バイトと同様であり、
コマンドの実行結果（チャネル・エンドやデバイス・エ
ンド等）の一部の情報である。また、バイト２５１は、
本発明により設けられたＣＨ１における転送数チェック
のため、ＣＵ２が発生する情報であって、ビット位置０
はビット位置４〜７（２６４〜２６７）が有効であるこ
とを示すビットであり、これらのビット４〜７は、ＣＵ
２が発生した要求信号をモジュロ（ｍｏｄｕｌｏ）１６
でカウントした値である。
ォーマットの一例を示す図であって、ＣＵ２がコマンド
実行完了時に生成するステータス・バイトを示し、２５
１，２５２に示す２バイトで構成される。そして、バイ
ト２５１は、従来のステータス・バイトと同様であり、
コマンドの実行結果（チャネル・エンドやデバイス・エ
ンド等）の一部の情報である。また、バイト２５１は、
本発明により設けられたＣＨ１における転送数チェック
のため、ＣＵ２が発生する情報であって、ビット位置０
はビット位置４〜７（２６４〜２６７）が有効であるこ
とを示すビットであり、これらのビット４〜７は、ＣＵ
２が発生した要求信号をモジュロ（ｍｏｄｕｌｏ）１６
でカウントした値である。
【００１７】図６は本実施例における処理の流れを示す
フローチャートである。図中、処理１０２〜１０８は、
ＣＨ１における処理ステップを示し、また、処理２０２
〜２０９は、ＣＵ２における処理ステップを示してい
る。
フローチャートである。図中、処理１０２〜１０８は、
ＣＨ１における処理ステップを示し、また、処理２０２
〜２０９は、ＣＵ２における処理ステップを示してい
る。
【００１８】更に、処理１０３から処理２０２への破線
は、ＣＨ１とＣＵ２とが連係して動作することを示す。
また、処理２０９から処理１０６への破線も同様であ
る。
は、ＣＨ１とＣＵ２とが連係して動作することを示す。
また、処理２０９から処理１０６への破線も同様であ
る。
【００１９】図７は本実施例におけるタグの発生を示す
タイミングチャートである。
タイミングチャートである。
【００２０】次に、本実地例の動作について、図６及び
図７を参照して説明する。
図７を参照して説明する。
【００２１】まず、計算機本体（図示せず）において入
出力命令が実行され、チャネル・プログラムが起動され
ると、チャネル・プログラム共通な処理が行われた後に
開始１０１にシーケンスが移される。次に、処理１０２
では、図４に示すコマンドがＣＨ１にて主記憶（図示せ
ず）から取り出され、コマンド・コード及びデータ転送
カウントがＣＨ１に準備される。チャネル・プログラム
ではデータ・チェインをフラグにて指定可能であるが、
この場合はデータ転送カウントは、チェインされたコマ
ンド・ワードの各々のデータ転送カウントの総和として
準備されるものとする。処理１０３では、処理１０２で
準備されたコマンド・コード，転送カウントがＣＵ２に
送出される。ＣＵ２は処理２０２でＣＨ１の指示を検出
し、処理２０３でコマンド及びカウントの受領を行う。
ここで、データ転送数カウントは必ずしも全ビット（通
例では１６〜２４ビット）送出する必要はなく、Ｉ／Ｏ
インタフェースでの応答遅れのバイト数程度でも制御は
可能であり、この場合は転送カウントの下位４ビットを
送出する。そして、ＣＨ１においては、処理１０４にお
いてコマンド・カウントの送出処理の終了判定を行い、
また、ＣＵ２においては、処理２０４においてコマンド
・カンウントの受領処理終了判定を行い、終了が判定さ
れれば、それぞれ次のデータ転送の処理へ移行する。
出力命令が実行され、チャネル・プログラムが起動され
ると、チャネル・プログラム共通な処理が行われた後に
開始１０１にシーケンスが移される。次に、処理１０２
では、図４に示すコマンドがＣＨ１にて主記憶（図示せ
ず）から取り出され、コマンド・コード及びデータ転送
カウントがＣＨ１に準備される。チャネル・プログラム
ではデータ・チェインをフラグにて指定可能であるが、
この場合はデータ転送カウントは、チェインされたコマ
ンド・ワードの各々のデータ転送カウントの総和として
準備されるものとする。処理１０３では、処理１０２で
準備されたコマンド・コード，転送カウントがＣＵ２に
送出される。ＣＵ２は処理２０２でＣＨ１の指示を検出
し、処理２０３でコマンド及びカウントの受領を行う。
ここで、データ転送数カウントは必ずしも全ビット（通
例では１６〜２４ビット）送出する必要はなく、Ｉ／Ｏ
インタフェースでの応答遅れのバイト数程度でも制御は
可能であり、この場合は転送カウントの下位４ビットを
送出する。そして、ＣＨ１においては、処理１０４にお
いてコマンド・カウントの送出処理の終了判定を行い、
また、ＣＵ２においては、処理２０４においてコマンド
・カンウントの受領処理終了判定を行い、終了が判定さ
れれば、それぞれ次のデータ転送の処理へ移行する。
【００２２】ＣＨ１内のコマンド・カウントは、図１に
おける接続５８によりマイクロプロセッサ１３から出力
データ部１１を通じＢＵＳ５１へ送出される。
おける接続５８によりマイクロプロセッサ１３から出力
データ部１１を通じＢＵＳ５１へ送出される。
【００２３】一方、ＣＵＤはＢＵＳ５１のコマンド・カ
ウントを出力データ部２１を経由し、接続７６によりマ
イクロプロセッサ２３へ取り込む。
ウントを出力データ部２１を経由し、接続７６によりマ
イクロプロセッサ２３へ取り込む。
【００２４】そして、データ転送は、図７に示すように
行われる。
行われる。
【００２５】まず、ＣＨ１の処理１０５においてデータ
転送が行われるとき、時刻Ｔ０において、転送数制御部
１５内の転送数カウンタにカウント値３がセットされ、
コマンド・アウト５４は転送数カウンタの値が７以下の
とき、インアクティブとする構造とし、カウント値３の
ためインアクティブとなるＣＵ２の処理２０５におい
て、転送数制御部２５内の転送数カウンタに先に受領し
たカウント３をセットし、要求数カウンタは０にリセッ
トする。そして、転送を開始すると、ＣＵ２はＴ１にお
いて、サービス・イン５２をセットし、転送数カウンタ
及び要求数カウンタを減カウントし、それぞれ２及び１
とする。次に、時刻Ｔ２になるとサービス・イン５２を
リセットする。ここで、ＣＵ２はサービス・イン５２を
リセット後一定時間を経て、時刻Ｔ３になったとき、次
の要求を発生し転送数カウンタ及び要求数カウンタをそ
れぞれ１及び２とする。時刻Ｔ４において、ＣＨ１にて
発生したサービス・アウト５３がセットされると、ＣＨ
１は転送数カウンタを減カウントとして２とし、ＣＵ２
は要求数カウンタを減カウントして１とする。以後同様
に実行し、時刻Ｔ７において、ＣＵ２は転送数カウンタ
が０になることにより、転送数制御部２５において、次
のサービス・イン５２の発生を停止する。サービス・ア
ウト５３の応答は遅れがあるため、ＣＨ１での転送数カ
ウンタが０になるのは時刻Ｔ１２であり、ＣＵ２で転送
数を認識しなければ、Ｔ１１においてセットが行われ、
余分な要求が発生することになる。
転送が行われるとき、時刻Ｔ０において、転送数制御部
１５内の転送数カウンタにカウント値３がセットされ、
コマンド・アウト５４は転送数カウンタの値が７以下の
とき、インアクティブとする構造とし、カウント値３の
ためインアクティブとなるＣＵ２の処理２０５におい
て、転送数制御部２５内の転送数カウンタに先に受領し
たカウント３をセットし、要求数カウンタは０にリセッ
トする。そして、転送を開始すると、ＣＵ２はＴ１にお
いて、サービス・イン５２をセットし、転送数カウンタ
及び要求数カウンタを減カウントし、それぞれ２及び１
とする。次に、時刻Ｔ２になるとサービス・イン５２を
リセットする。ここで、ＣＵ２はサービス・イン５２を
リセット後一定時間を経て、時刻Ｔ３になったとき、次
の要求を発生し転送数カウンタ及び要求数カウンタをそ
れぞれ１及び２とする。時刻Ｔ４において、ＣＨ１にて
発生したサービス・アウト５３がセットされると、ＣＨ
１は転送数カウンタを減カウントとして２とし、ＣＵ２
は要求数カウンタを減カウントして１とする。以後同様
に実行し、時刻Ｔ７において、ＣＵ２は転送数カウンタ
が０になることにより、転送数制御部２５において、次
のサービス・イン５２の発生を停止する。サービス・ア
ウト５３の応答は遅れがあるため、ＣＨ１での転送数カ
ウンタが０になるのは時刻Ｔ１２であり、ＣＵ２で転送
数を認識しなければ、Ｔ１１においてセットが行われ、
余分な要求が発生することになる。
【００２６】本実施例ではサービス・インからサービス
・アウトまでの遅れを１・３バイト分程度としているた
め、１回の余分な要求となっているが、遅れの増大に伴
って余分な要求も増加する。従って、破線で示すような
波形は現われないため、時刻Ｔ１９におけるＣＨ１の転
送数カウンタの値、及びＣＵ２の転送数カウンタの値も
共に０となる。このように、データ転送では余分な要求
がなくなる。
・アウトまでの遅れを１・３バイト分程度としているた
め、１回の余分な要求となっているが、遅れの増大に伴
って余分な要求も増加する。従って、破線で示すような
波形は現われないため、時刻Ｔ１９におけるＣＨ１の転
送数カウンタの値、及びＣＵ２の転送数カウンタの値も
共に０となる。このように、データ転送では余分な要求
がなくなる。
【００２７】次に、処理２０６でデータ転送の終了後、
処理２０７で転送数異常（実際にはＣＵ２の要求数カウ
ンタが０に等しくないことを判定する）を判定し、その
結果異常であれば、転送異常ステータスを生成する（処
理２０８参照）。そして、処理２０９にて、コマンドの
終了ステータスを生成すると共に、図５に示すステータ
ス・バイト２５２を生成する。この場合、要求データ数
はビット位置４〜７（２４６〜２６７）に４ビット入れ
られるが、これはコマンドのカウントがＣＵ２個有のデ
ータより長い場合にビット位置０（２６０）を１にセッ
ト（許可表示）すると、同時に行う処理１０６におい
て、コマンドの終了ステータス（図５参照）が受領さ
れ、受領したバイト２５２が処理１０７にて判定され
る。その結果、転送異常を検出すると、コマンドの終了
ステータス２５１に追加され異常の表示を行う。
処理２０７で転送数異常（実際にはＣＵ２の要求数カウ
ンタが０に等しくないことを判定する）を判定し、その
結果異常であれば、転送異常ステータスを生成する（処
理２０８参照）。そして、処理２０９にて、コマンドの
終了ステータスを生成すると共に、図５に示すステータ
ス・バイト２５２を生成する。この場合、要求データ数
はビット位置４〜７（２４６〜２６７）に４ビット入れ
られるが、これはコマンドのカウントがＣＵ２個有のデ
ータより長い場合にビット位置０（２６０）を１にセッ
ト（許可表示）すると、同時に行う処理１０６におい
て、コマンドの終了ステータス（図５参照）が受領さ
れ、受領したバイト２５２が処理１０７にて判定され
る。その結果、転送異常を検出すると、コマンドの終了
ステータス２５１に追加され異常の表示を行う。
【００２８】
【発明の効果】以上説明したように、本発明のデータ処
理システムでは、Ｉ／Ｏインタフェース上に余分な要求
が発生しないように制御すると共に、ＣＨ及びＣＵの双
方でデータ転送数の制御を行うことによって制御が２重
化されるため、Ｉ／Ｏインタフェース上のデータ転送数
の監視がより確実に行えるという効果を有している。
理システムでは、Ｉ／Ｏインタフェース上に余分な要求
が発生しないように制御すると共に、ＣＨ及びＣＵの双
方でデータ転送数の制御を行うことによって制御が２重
化されるため、Ｉ／Ｏインタフェース上のデータ転送数
の監視がより確実に行えるという効果を有している。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の一実施例の接続関係を示す図である。
【図３】図２のインタフェース５０を示す図である。
【図４】本実施例のコマンド・ワードのフォーマットの
一例を示す図である。
一例を示す図である。
【図５】本実施例のステータス・バイトのフォーマット
の一例を示す図である。
の一例を示す図である。
【図６】本実施例における処理の流れを示すフローチャ
ートである。
ートである。
【図７】本実施例におけるタグの発生を示すタイミング
チャートである。
チャートである。
１ チャネル装置（ＣＨ） ２ 周辺制御装置（ＣＵ） ３ 周辺装置（ＤＥＶ） １１，２１ 出力データ部 １２，２２ 入力データ部 １３，２３ マイクロプロセッサ １４，２４ タグ制御部 １５，２５ 転送数制御部
Claims (3)
- 【請求項１】 チャネル装置と周辺制御装置との間をス
トリーム方式によるデータ転送を行うデータ処理システ
ムにおいて、前記チャネル装置がコマンドにより行われ
るデータ転送のカウント情報を前記周辺制御装置に与え
る手段を備え、かつ前記周辺制御装置が前記カウント情
報で示されるカウント内で前記チャネル装置への要求を
発生する手段を備え、余分な要求の発生が起らないよう
にしたことを特徴とするデータ処理システム。 - 【請求項２】 前記周辺制御装置が応答信号過多を検出
する手段と、データ転送残余カウントの送出手段と、前
記データ転送残余カウントの有効を示す情報の送出手段
とを備えることを特徴とする請求項１記載のデータ処理
システム。 - 【請求項３】 前記チャネル装置が前記データ転送残余
カウント及び前記データ転送残余カウント有効表示の情
報を受領する受領手段と、この受領手段が受領した情報
と前記データ転送残余カウントとを比較する比較手段と
を備えることを特徴とする請求項１記載のデータ処理シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22672591A JPH0567024A (ja) | 1991-09-06 | 1991-09-06 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22672591A JPH0567024A (ja) | 1991-09-06 | 1991-09-06 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567024A true JPH0567024A (ja) | 1993-03-19 |
Family
ID=16849643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22672591A Pending JPH0567024A (ja) | 1991-09-06 | 1991-09-06 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567024A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014167818A (ja) * | 2014-05-12 | 2014-09-11 | Hitachi Ltd | データ転送装置およびデータ転送方法 |
-
1991
- 1991-09-06 JP JP22672591A patent/JPH0567024A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014167818A (ja) * | 2014-05-12 | 2014-09-11 | Hitachi Ltd | データ転送装置およびデータ転送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0816891B2 (ja) | チヤネルシステム | |
| US6463362B1 (en) | Electronic device and operating mode control method thereof | |
| US20050228915A1 (en) | Pipelined stop, start, address byte, and data byte technique and circuit for I2C logic system | |
| US4365296A (en) | System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system | |
| JPH0567024A (ja) | データ処理システム | |
| JPH08316973A (ja) | 通信処理手段 | |
| EP0829807A2 (en) | Data transmission system for transmitting data between plural microcomputer application instruments | |
| JPS63164554A (ja) | デ−タ速度自動認識システム | |
| JPH1145227A (ja) | データ転送方式およびデータ転送装置 | |
| JP3488250B2 (ja) | シリアルデータ通信方式 | |
| KR0154470B1 (ko) | 보조제어장치와 외부장치간 정합회로 | |
| JP3355053B2 (ja) | 分散処理システムのサイクリックデータ伝送方法 | |
| JP3146864B2 (ja) | 単方向ループ型伝送回路 | |
| JPH02110632A (ja) | マイクロプロセッサーの割り込み制御装置 | |
| JP2747154B2 (ja) | 入出力処理装置 | |
| JP3102443B2 (ja) | データ入力装置 | |
| JP3161174B2 (ja) | ボタン電話装置 | |
| KR0176097B1 (ko) | 호스트 시스템과 비디오 codec 칩간 블럭데이타 흐름을 제어하는 통신 입출력 제어 장치 및 그 방법 | |
| JPS6015973B2 (ja) | 通信制御装置 | |
| JPS6148181B2 (ja) | ||
| JPH0235500B2 (ja) | ||
| JPS6264152A (ja) | 通信装置 | |
| KR20000060562A (ko) | 디바이스 인식방법 | |
| JPH0879225A (ja) | データ通信システム及びデータ通信方法 | |
| JPH1174893A (ja) | データ通信装置およびその通信方法 |