JPH0566770B2 - - Google Patents
Info
- Publication number
- JPH0566770B2 JPH0566770B2 JP59225117A JP22511784A JPH0566770B2 JP H0566770 B2 JPH0566770 B2 JP H0566770B2 JP 59225117 A JP59225117 A JP 59225117A JP 22511784 A JP22511784 A JP 22511784A JP H0566770 B2 JPH0566770 B2 JP H0566770B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- fet
- agc
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000009977 dual effect Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000005669 field effect Effects 0.000 description 20
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、AGC（Automatic Gain Control；
自動利得制御）回路付の高周波増幅回路に係り、
詳しくは、デユアルゲートFET（Field Efect
Trangister；電界効果トランジスタ）を用いる
高周波増幅器におけるAGC回路の改良と半導体
集積回路化に関するものである。
自動利得制御）回路付の高周波増幅回路に係り、
詳しくは、デユアルゲートFET（Field Efect
Trangister；電界効果トランジスタ）を用いる
高周波増幅器におけるAGC回路の改良と半導体
集積回路化に関するものである。
（従来例の構成とその問題点）
近年、GaAs（ガリウム、砒素）FETを用いる
高周波増幅回路（以下、RFアンプという）をモ
ノリシツクに半導体集積化する試みが盛んになつ
ており、テレビチユーナのRFアンプもその一例
である。周知のようにテレビ電波にはVHF及び
UHFの周波数帯が使用されており、テレビチユ
ーナのRFアンプもそれに対応して２系列あるが、
いずれにしてもRFアンプには、その受信する電
波の電界変動が大きいことから、AGC回路が付
加されており、その歪み特性は極めて優れている
ことが要求され、その特性を満足させるFETの
使用が最近多くなつてきている。特にUHF帯の
RFアンプにはGaAsFETが種々の特性上から使
用されている。
高周波増幅回路（以下、RFアンプという）をモ
ノリシツクに半導体集積化する試みが盛んになつ
ており、テレビチユーナのRFアンプもその一例
である。周知のようにテレビ電波にはVHF及び
UHFの周波数帯が使用されており、テレビチユ
ーナのRFアンプもそれに対応して２系列あるが、
いずれにしてもRFアンプには、その受信する電
波の電界変動が大きいことから、AGC回路が付
加されており、その歪み特性は極めて優れている
ことが要求され、その特性を満足させるFETの
使用が最近多くなつてきている。特にUHF帯の
RFアンプにはGaAsFETが種々の特性上から使
用されている。
第１図は上述のようなFETをRFアンプに用い
るテレビチユーナの、特にバイアス回路を示した
従来例を従来例の説明図である。符号Ｑはデユア
ルゲートFET，１は入力同調回路、２は出力同
調回路でその出力（out）は次段回路、たとえば
周波数混合回路に導かれる。また、３ないし８は
バイアス抵抗、９，１０はバイパス用のコンデン
サ、１１，１２は直流阻止コンデンサ、１３はチ
ヨークコイルである。このような回路でFETに
GaAs FETを用いる場合、FETの第２ゲートGZ
とソース間電圧VGZSは、利得最大時に＋１〜3V
位になるように設定するのが普通である。
るテレビチユーナの、特にバイアス回路を示した
従来例を従来例の説明図である。符号Ｑはデユア
ルゲートFET，１は入力同調回路、２は出力同
調回路でその出力（out）は次段回路、たとえば
周波数混合回路に導かれる。また、３ないし８は
バイアス抵抗、９，１０はバイパス用のコンデン
サ、１１，１２は直流阻止コンデンサ、１３はチ
ヨークコイルである。このような回路でFETに
GaAs FETを用いる場合、FETの第２ゲートGZ
とソース間電圧VGZSは、利得最大時に＋１〜3V
位になるように設定するのが普通である。
ところで、このような回路ではFETのＱの、
ドレイン、ソース間の電流等に変化を生ずると、
抵抗７における電圧降下が変動する。そのため、
AGCをかけない最大利得の時の、第２ゲート、
ソース間電圧VGZSが変動し、従つて全体的に回路
利得の変化や歪特性の不安定を招来する。高周波
増幅回路としてこのような問題は、回路を個別の
素子で形成する従来回路では、調整その他の方法
で克服することが可能であるが、開路を半導体集
積回路化する場合、とくにFET周辺をモノリシ
ツクに集積化し組立を簡略化しようとすると大き
な問題となる。
ドレイン、ソース間の電流等に変化を生ずると、
抵抗７における電圧降下が変動する。そのため、
AGCをかけない最大利得の時の、第２ゲート、
ソース間電圧VGZSが変動し、従つて全体的に回路
利得の変化や歪特性の不安定を招来する。高周波
増幅回路としてこのような問題は、回路を個別の
素子で形成する従来回路では、調整その他の方法
で克服することが可能であるが、開路を半導体集
積回路化する場合、とくにFET周辺をモノリシ
ツクに集積化し組立を簡略化しようとすると大き
な問題となる。
また、上述したようにFETの第２ゲートとソ
ース間電圧VGZSは通常、最大利得、つまりAGC
電圧が印加されていない時、約＋１〜＋3Vの範
囲に設定しているが、利得の維持が可能ならば、
むしろOV付近に設定する法が、歪特性は良くな
るという結果が実験的に確認された。
ース間電圧VGZSは通常、最大利得、つまりAGC
電圧が印加されていない時、約＋１〜＋3Vの範
囲に設定しているが、利得の維持が可能ならば、
むしろOV付近に設定する法が、歪特性は良くな
るという結果が実験的に確認された。
（発明の目的）
本発明は上述のような、高周波増幅回路要部の
モノリシツク集積化を阻害する問題を解決し、か
つ、新しい実験結果に基づいて利得最大時の歪特
性をも良好に保つようにする。要部を集積回路化
した高周波増幅回路を提供するものである。
モノリシツク集積化を阻害する問題を解決し、か
つ、新しい実験結果に基づいて利得最大時の歪特
性をも良好に保つようにする。要部を集積回路化
した高周波増幅回路を提供するものである。
（発明の構成）
本発明は上記目的を達成するため、AGC回路
付き高周波増幅回路において、AGC電圧を印加
するトランジスタとしてデユアルゲートFETを
用い、AGC電圧を印加するゲートとして、たと
えば第２ゲートを選び、この第２ゲートとソース
間にダイオードを、第２ゲート側にアノードを接
続するように設け、かつ、これらFET及びダイ
オード部分を半導体集積回路化して構成したもの
である。
付き高周波増幅回路において、AGC電圧を印加
するトランジスタとしてデユアルゲートFETを
用い、AGC電圧を印加するゲートとして、たと
えば第２ゲートを選び、この第２ゲートとソース
間にダイオードを、第２ゲート側にアノードを接
続するように設け、かつ、これらFET及びダイ
オード部分を半導体集積回路化して構成したもの
である。
（実施例の説明）
以下本発明を一実施例により説明する。
第２図は本発明実施例の要部回路を示し、高周
波増幅回路のバイアス回路であり、点線囲み部分
がモノリシツクに半導体集積化され、デユアルゲ
ートFET、及び本発明の特徴であるダイオード
２１が、ＱのFETの第２ゲートGZ側にアノード
を接続して形成されている。その他の抵抗、コン
デンサ等は素子形状が大きくモノリシツク化が困
難なため、別付けにされている。第１ゲートG1
には前図同様に入力同調回路の出力が印加され、
第２ゲートG2に印加されるAGC電圧で制御され
た増幅出力は、コンデンサ２２を経て次段回路に
印加されることは従来回路通りである。
波増幅回路のバイアス回路であり、点線囲み部分
がモノリシツクに半導体集積化され、デユアルゲ
ートFET、及び本発明の特徴であるダイオード
２１が、ＱのFETの第２ゲートGZ側にアノード
を接続して形成されている。その他の抵抗、コン
デンサ等は素子形状が大きくモノリシツク化が困
難なため、別付けにされている。第１ゲートG1
には前図同様に入力同調回路の出力が印加され、
第２ゲートG2に印加されるAGC電圧で制御され
た増幅出力は、コンデンサ２２を経て次段回路に
印加されることは従来回路通りである。
このように、AGC入力ゲートG2とソース間に、
アノードをG2側に接続したダイオード２１を設
けた本発明回路では、第２ゲートG2とソース間
の電圧VGZSの値は、ダイオード２１のビルトイン
電圧にクランプされる。ただし、このとき抵抗２
３の値は十分大きい値とすることが必要で、さも
ないと第２ゲートとソースＳ間のリーク電流が増
大して問題となる。なお、コンデンサ２４は第２
ゲートG2のバイパスとして用いられている。
アノードをG2側に接続したダイオード２１を設
けた本発明回路では、第２ゲートG2とソース間
の電圧VGZSの値は、ダイオード２１のビルトイン
電圧にクランプされる。ただし、このとき抵抗２
３の値は十分大きい値とすることが必要で、さも
ないと第２ゲートとソースＳ間のリーク電流が増
大して問題となる。なお、コンデンサ２４は第２
ゲートG2のバイパスとして用いられている。
第３図は本発明をテレビチユーナに実施した例
を示している。UHF及びVHFのそれぞれのテレ
ビ電波は、それぞれの入力同調回路３１，３２を
経て、点線囲みのモノリシツクにGaAs FETを
集積回路化して形成した、高周波増幅回路３３，
３４に加えられる。なお、高周波増幅回路３３，
３４の選択は、スイツチングダイオード３５，３
５′の制御によつて行なわれる。３６及び３７が
それぞれ、UHF，VHF高周波増幅回路３３，３
４の各FETにおけるAGC電圧印加ゲートを、最
大利得時にほぼＯ電位に保つためのダイオード
で、これはゲート保護の役目をも兼ねて、P+−
ｎ接合により形成されている。なお、このダイオ
ード３６，３７は上記UHF及びVHF高周波増幅
回路を選択するスイツチングダイオード３５，３
５′と同様に、シヨツトキーダイオードで構成し
ても本発明を達成できる。また、AGC回路の抵
抗３８，３９は各FETの第２ゲート、ソース間
のリーク電流の増大を防止するため、この実施例
では、それぞれ100KΩに選定した。
を示している。UHF及びVHFのそれぞれのテレ
ビ電波は、それぞれの入力同調回路３１，３２を
経て、点線囲みのモノリシツクにGaAs FETを
集積回路化して形成した、高周波増幅回路３３，
３４に加えられる。なお、高周波増幅回路３３，
３４の選択は、スイツチングダイオード３５，３
５′の制御によつて行なわれる。３６及び３７が
それぞれ、UHF，VHF高周波増幅回路３３，３
４の各FETにおけるAGC電圧印加ゲートを、最
大利得時にほぼＯ電位に保つためのダイオード
で、これはゲート保護の役目をも兼ねて、P+−
ｎ接合により形成されている。なお、このダイオ
ード３６，３７は上記UHF及びVHF高周波増幅
回路を選択するスイツチングダイオード３５，３
５′と同様に、シヨツトキーダイオードで構成し
ても本発明を達成できる。また、AGC回路の抵
抗３８，３９は各FETの第２ゲート、ソース間
のリーク電流の増大を防止するため、この実施例
では、それぞれ100KΩに選定した。
この実施例は最大利得状態の時、妨害信号レベ
ルとして90dB以上の優れた歪特性を実現できた。
ルとして90dB以上の優れた歪特性を実現できた。
（発明の効果）
以上詳細に説明して明らかなように本発明は、
デユアルゲートFETを用いる高周波増幅回路に
おいて、そのFETのAGC電圧入力ゲートである
第２ゲートとソース間に、第２ゲート側がアノー
ド側となるようにダイオードを接続し、かつ、そ
れらFET及びダイオード部分を、モノリシツク
に半導体集積回路化したものであり、回路素子の
個体差には無関係に、AGC電圧入力ゲート電圧
を最適のOVに設定できるから、特性良好な増幅
器となることは勿論、部品点数の削減、周辺回路
の簡略化にも有効であり、たとえばテレビチユー
ナに用いて益するところ大である。
デユアルゲートFETを用いる高周波増幅回路に
おいて、そのFETのAGC電圧入力ゲートである
第２ゲートとソース間に、第２ゲート側がアノー
ド側となるようにダイオードを接続し、かつ、そ
れらFET及びダイオード部分を、モノリシツク
に半導体集積回路化したものであり、回路素子の
個体差には無関係に、AGC電圧入力ゲート電圧
を最適のOVに設定できるから、特性良好な増幅
器となることは勿論、部品点数の削減、周辺回路
の簡略化にも有効であり、たとえばテレビチユー
ナに用いて益するところ大である。
第１図は従来例を説明するテレビチユーナの高
周波増幅回路図、第２図は本発明による高周波増
幅回路のAGC回路図、第３図は本発明をテレビ
チユーナに適用した回路図である。 Ｑ……デユアルゲートFET、１……入力同調
回路、２……出力同調回路、２１，３６，３７…
…ダイオード、２３……第２ゲートAGC抵抗、
３１……UHF入力回路、３２……VHF入力回
路。
周波増幅回路図、第２図は本発明による高周波増
幅回路のAGC回路図、第３図は本発明をテレビ
チユーナに適用した回路図である。 Ｑ……デユアルゲートFET、１……入力同調
回路、２……出力同調回路、２１，３６，３７…
…ダイオード、２３……第２ゲートAGC抵抗、
３１……UHF入力回路、３２……VHF入力回
路。
Claims (1)
- 【特許請求の範囲】 １ デユアルゲートFETを用い、その一方のゲ
ートにAGC電圧を印加する高周波増幅回路にお
いて、上記AGC電圧を印加する一方のゲートと
ソース間に、アノードがゲート側になるようにダ
イオードを接続したことを特徴とする高周波増幅
回路。 ２ デユアルゲートFET及びダイオード部分の
回路を、半導体集積回路により形成したことを特
徴とする、特許請求の範囲第１項記載の高周波増
幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225117A JPS61103307A (ja) | 1984-10-27 | 1984-10-27 | 高周波増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225117A JPS61103307A (ja) | 1984-10-27 | 1984-10-27 | 高周波増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61103307A JPS61103307A (ja) | 1986-05-21 |
| JPH0566770B2 true JPH0566770B2 (ja) | 1993-09-22 |
Family
ID=16824232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59225117A Granted JPS61103307A (ja) | 1984-10-27 | 1984-10-27 | 高周波増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61103307A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267585A (ja) * | 1992-03-19 | 1993-10-15 | Mitsubishi Electric Corp | 増幅器 |
| JP2001168647A (ja) | 1999-12-13 | 2001-06-22 | Hitachi Ltd | 高周波電力増幅モジュール及び無線通信装置 |
| JP4721287B2 (ja) * | 2005-01-14 | 2011-07-13 | 日本たばこ産業株式会社 | 棒状喫煙物品のためのタングリッドパッケージ及びそのブランク |
-
1984
- 1984-10-27 JP JP59225117A patent/JPS61103307A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61103307A (ja) | 1986-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048598A (en) | Uhf tuning circuit utilizing a varactor diode | |
| US6285257B1 (en) | Feedback type variable gain amplifier | |
| JPH0467371B2 (ja) | ||
| US4438529A (en) | TV Tuner circuit | |
| JPH0566770B2 (ja) | ||
| US4633188A (en) | Mixer/amplifier circuit | |
| US7298426B2 (en) | Television tuner having variable gain reduction | |
| JPS6123693B2 (ja) | ||
| EP1239586A1 (en) | High-frequency-signal switching circuit suppressing high-frequency-signal distortion | |
| US4763082A (en) | Selectable tuner preamplifier | |
| JP3806617B2 (ja) | テレビジョンチューナ | |
| US5463362A (en) | Tuner circuit having a switching diode to change receiving bands | |
| US5339458A (en) | Frequency converter unit for use in a high-frequency receiver | |
| JP2862560B2 (ja) | 利得可変増幅回路 | |
| US4509207A (en) | UHF RF Amplifier and AGC system | |
| KR890002427Y1 (ko) | 밴드 절환용 출력이득 보상회로 | |
| JPS61110465A (ja) | 高周波増幅回路 | |
| JPS62278812A (ja) | Ａｇｃ回路 | |
| JPH0247646Y2 (ja) | ||
| JPH0687532B2 (ja) | 自動利得制御回路 | |
| JPH0718190Y2 (ja) | チューナ回路 | |
| JPH0927719A (ja) | 増幅回路 | |
| JPH042509Y2 (ja) | ||
| JPS6219007Y2 (ja) | ||
| JPS6324673Y2 (ja) |