JPH05267585A - 増幅器 - Google Patents

増幅器

Info

Publication number
JPH05267585A
JPH05267585A JP4093748A JP9374892A JPH05267585A JP H05267585 A JPH05267585 A JP H05267585A JP 4093748 A JP4093748 A JP 4093748A JP 9374892 A JP9374892 A JP 9374892A JP H05267585 A JPH05267585 A JP H05267585A
Authority
JP
Japan
Prior art keywords
input
gate
output
power
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4093748A
Other languages
English (en)
Inventor
Yoshinobu Sasaki
善伸 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4093748A priority Critical patent/JPH05267585A/ja
Priority to US08/029,594 priority patent/US5363058A/en
Priority to DE69319008T priority patent/DE69319008T2/de
Priority to EP93104270A priority patent/EP0561346B1/en
Publication of JPH05267585A publication Critical patent/JPH05267585A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/228—A measuring circuit being coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/255—Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/48—Indexing scheme relating to amplifiers the output of the amplifier being coupled out by a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 出力整合回路の整合がずれることなく、常に
入力電力に対する出力電力の線型性を保ちつつ、高効率
動作にて出力電力を得ることができる増幅器を提供す
る。 【構成】 該ＦＥＴ１０のゲートと、該ＦＥＴ１０の入
力インピーダンスと該ＦＥＴ１０の入力側回路のインピ
ーダンスとの整合をとるために設けられた入力整合回路
３０との接続点と接地との間に、そのアノードが該ＦＥ
Ｔ１０のゲートに接続されたダイオード１，該ダイオー
ド１のカソードに接続されたコンデンサ２及び該ダイオ
ード１とコンデンサ２との接続点にその出力であるゲー
トバイアス端子３を接続したゲートバイアス設定回路４
とからなり、入力端子１１に入力される入力信号の入力
電力の大きさに応じて上記ＦＥＴ１０のゲートに制御電
圧を発生するゲート電圧制御回路を設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＧＨｚ帯以上の高周
波を増幅する増幅器に関し、特に、入出力特性の線型性
が保たれ、且つ高効率動作を行うことができる増幅器に
関するものである。
【０００２】
【従来の技術】図５は、従来のＧＨｚ帯以上の高周波を
増幅する高周波増幅器の構成を示すブロック図であり、
図において、１０は能動素子としてのＦＥＴであり、該
ＦＥＴ１０のソースは接地され、ゲートには入力整合回
路３０を介して入力端子１１が、ドレインには出力整合
回路４０を介して出力端子１８が接続され、ゲートに入
力された信号が、ドレイン側から増幅されて出力される
よう構成されている。また、上記入力整合回路３０は、
上記入力端子１１に接続された高周波伝送線路１２ａ，
上記ＦＥＴ１０のゲートと接地間に設けられた高周波伝
送線路１２ｂとコンデンサ１５，及び高周波伝送線路１
２ｂとコンデンサ１５の接続点にその出力であるゲート
バイアス端子１３を接続したゲートバイアス設定回路１
４とから構成され、また、上記出力整合回路４０は、出
力端子１８に接続された高周波伝送線路１６ａ，上記Ｆ
ＥＴ１０のドレインと接地間に設けられた高周波伝送線
路１６ｂとコンデンサ１７，及び高周波伝送線路１６ｂ
とコンデンサ１７の接続点にその出力であるドレインバ
イアス端子２０に接続されたドレインバイアス設定回路
１９とから構成されている。また、上記出力端子１８に
は負荷２２と負荷駆動用定電圧源２１が直列に接続され
た外部回路が接続され、上記入力端子１１には図示しな
い高周波信号発生用電源や負荷等からなる外部回路が接
続されている。
【０００３】図７は、上記入力整合回路３０内のゲート
バイアス設定回路１４と出力整合回路内のドレインバイ
アス設定回路１９の回路構成を示す図であり、ゲートバ
イアス設定回路１４（ドレインバイアス設定回路１９）
は、入力端子１１に入力された入力信号の電力の一部を
取り出す電力分配器２４と、該電力分配器２４によって
取り出された電力の大きさを検知するパワーディテクタ
２５と、該検知された電力の大きさに応じて、ゲートバ
イアス端子１３（ドレインバイアス端子２０）に対して
制御電圧を発生する電圧発生器２３とから構成されてい
る。
【０００４】次に、上記増幅器の動作について説明す
る。高周波伝送線路１２ａ，１２ｂ，コンデンサ１５及
びゲートバイアス設定回路１４からなる入力整合回路３
０により、入力端子１１に接続された図示しない高周波
信号発生用電源及び負荷等からなるＦＥＴ１０の入力側
外部回路のインピーダンスとＦＥＴ１０の入力インピー
ダンスとの整合がとられ、同様に、上記高周波伝送線路
１６ａ，１６ｂ，キャパシタ１７及びドレインバイアス
設定回路１９からなる出力整合回路４０により、出力端
子１８に接続されたドレインバイアス供給用直流電源２
１と抵抗２２とからなるＦＥＴ１０の出力側外部回路の
インピーダンスとＦＥＴ１０の出力インピーダンスとの
整合がとられ、この状態で、上記高周波信号発生用電源
から発生した高周波信号が入力端子１１に入力される
と、ＦＥＴ１０により、この入力された高周波信号が増
幅され、出力端子１８を介して増幅された高周波信号が
出力される。
【０００５】一方、図６は、この増幅器の動作特性を説
明するための図で、図６(a) は、ＦＥＴ１０のドレイン
におけるＩ−Ｖ特性を示し、図６(b) は、ＦＥＴ１０の
入出力特性を示している。以下、図６を用いて動作を詳
しく説明する。
【０００６】例えば、ＦＥＴ１０のドレインにおけるＩ
−Ｖ特性を示す図６(a) において、バイアス点が図中の
ａ０点になるようゲートバイアスとドレインバイアスが
制御され、Ｂ級動作によって高周波信号を増幅した場
合、ゲートに入力される高周波信号の大きさ（入力電
力）に応じて、増幅されて出力する信号、即ち、ドレイ
ン電流とドレイン電圧は、図６(a) 中の負荷線ａ１−ａ
２の線上を動くように変化する。即ち、ゲートに入力さ
れる高周波信号の入力電力が小さい場合は、ドレイン電
流とドレイン電圧は上記ａ０点の近傍を動き、入力電力
が大きくなると、ＦＥＴの特性上ドレイン電流とドレイ
ン電圧の関係は上記直線ａ１−ａ２上の状態以外にはな
らないため、ドレインから出力される出力電力は飽和す
る。同様に、ゲートバイアスとドレインバイアスを制御
し、バイアス点を図６(a) 中のｂ０点，ｃ０点に変えた
場合も、ゲートに入力される高周波信号の大きさに応じ
て、ドレイン電流とドレイン電圧はそのバイアス点に応
じて形成される図６(a) 中の負荷線（ｂ１−ｂ２線，ｃ
１−ｃ２線）の線上を動くように変化し、入力電力が大
きくなると、上記と同様にドレインから出力される出力
電力は飽和するようになる。ここで、図６(b) は上記Ｆ
ＥＴのゲートに入力される高周波信号の入力電力とドレ
インから出力される出力信号の出力電力との関係を示し
た図で、バイアス点をａ０点，ｂ０点及びｃ０点に設定
した時の入出力特性曲線が、それぞれ曲線ａ，ｂ，ｃに
なることを示している。
【０００７】一般に、増幅器において高効率動作を行う
ためには出力電力が飽和状態で出力することが望まし
い。上記図５に示した従来の増幅器では、入力整合回路
３０，出力整合回路４０のゲートバイアス設定回路１
４，ドレインバイアス設定回路１９により、ＦＥＴ１０
のゲートバイアスとドレインバイアスを制御し、バイア
ス点を入力信号の入力電力に応じて変化させることによ
り、高効率動作を行うことができる。即ち、出力整合回
路４０を構成するドレインバイアス設定回路１９と、入
力整合回路３０を構成するゲートバイアス設定回路１４
とにより、入力端子１１から入力される高周波信号の一
部を電力分配器２４によって取り出し、該電力分配器２
４によって取り出された電力をパワーディテクタ２５に
よって検知し、この検知した電力に応じて電圧発生器２
３からドレインバイアス端子２０（ゲートバイアス端子
１３）に所定電圧を発生することにより、図６(b) に示
すように、検知された入力電力（Ｐｉａ，Ｐｉｂ，Ｐｉ
ｃ）の大きさに応じて、常に、飽和状態で出力電力が得
られるバイアス点（ａ０点，ｂ０点，ｃ０点）となるよ
うに、ＦＥＴ１０のゲートバイアスとドレインバイアス
が制御され、その結果、入力電力（Ｐｉａ，Ｐｉｂ，Ｐ
ｉｃ）に対する出力電力（Ｐｏａ，Ｐｏｂ，Ｐｏｃ）が
飽和状態で得られ、しかも、図中、点線で示すように、
常に入力電力に対する出力電力の線形性が保たれるよう
増幅器を制御することができる。
【０００８】
【発明が解決しようとする課題】従来の高周波増幅器は
以上のように構成され、入力整合回路３０，出力整合回
路４０のゲートバイアス設定回路１４，ドレインバイア
ス設定回路１９により、ドレインバイアスとゲートバイ
アスを、入力端子に入力される高周波信号の入力電力の
大きさに応じて制御し、入力信号の大きさ、即ち、入力
電力の大きさに応じてＦＥＴ１０のバイアス点を変化さ
せ、入力電力に対する出力電力の線型性を保ちつつ、出
力電力が常に飽和状態で得られるように制御することが
できる。
【０００９】しかるに、このように、入力整合回路３０
を構成するゲートバイアス設定回路１４と、出力整合回
路４０を構成するドレインバイアス設定回路１９によ
り、ＦＥＴ１０のドレインバイアスとゲートバイアス
を、入力電力の大きさに応じて制御するには、上記ＦＥ
Ｔ１０のドレインに流れる電流が多く、また、ドレイン
電圧が比較的大きい等の理由から、ドレインバイアス設
定回路１９から発生する制御電圧を非常に大きくしなけ
ればならず、ドレインバイアス設定回路１９を構成する
電圧発生器２３の回路構成が複雑になり、これを構成す
ることが困難になるという問題点があった。
【００１０】また、ＦＥＴ１０のドレインバイアスを大
きく変動させると、出力整合回路４０の整合がずれ、増
幅器の特性を低下させてしまうという問題点もあった。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、入力整合回路内のゲートバアイ
ス設定回路から発生する制御電圧，及び出力整合回路内
のドレインバイアス設定回路から発生する制御電圧を使
用することなく、常に、入力電力に対する出力電力の線
型性が保たれるとともに、高効率動作によって入力信号
を増幅することができ、しかも、出力整合回路の整合が
ずれることなく動作することができる増幅器を得ること
を目的とする。
【００１２】
【課題を解決するための手段】この発明にかかる増幅器
は、ＦＥＴのゲートと入力整合回路とＦＥＴの接続点
に、入力信号の入力電力に応じてゲート電圧を制御する
ゲート電圧制御回路を設けたものである。
【００１３】
【作用】この発明においては、ＦＥＴのゲートと入力整
合回路との接続点に入力信号の入力電力に応じてゲート
電圧を制御するゲート電圧制御回路を設けたから、入出
力整合回路によって、ＦＥＴの入出力インピーダンスと
ＦＥＴの入力端子と出力端子とにそれぞれ接続された外
部回路のインピーダンスとの整合がとられ、この時に設
定されたＦＥＴのバイアス点に応じて、常に、飽和ドレ
イン電流が得られるようゲート電圧を制御することがで
きる。
【００１４】
【実施例】以下、この発明の一実施例を図について説明
する。図１は、この本発明の一実施例による増幅器の構
成を示すブロック図であり、図において、図４と同一符
号は同一または相当する部分を示し、５０はゲート電圧
制御回路であり、該ゲート電圧制御回路５０は、そのア
ノードがゲートに接続されたダイオード１と、該ダイオ
ードのカソードと接地間に接続されたキャパシタ２と、
このダイオード１とコンデンサ２との接続点にその出力
であるゲートバイアス端子３を接続したゲートバイアス
設定回路４とから構成されている。ここで、ダイオード
１は、ＦＥＴ１０のゲート電圧がゲートバイアス設定回
路４からゲートバイアス端子３に対して与えられる制御
電圧に該ダイオード１のショットキー障壁電圧を加えた
電圧より大きくならないように、ゲートとゲートバイア
ス端子３との間に設けられたものであり、また、コンデ
ンサ２はゲートバイアス設定回路４から発生した制御電
圧が接地されることなく、ゲートに対して所定の電圧が
与えられるよう設けられたものである。
【００１５】また、図３は、上記ゲートバイアス設定回
路４の回路構成を示す図であり、該ゲートバイアス設定
回路４は、入力端子１１とＦＥＴ１０のゲートとの間に
接続され、入力端子１１に入力された入力信号の電力の
一部を取り出す電力分配器４ａと、該電力分配器４ａに
よって取り出された電力の大きさを検知するパワーディ
テクタ４ｂと、その出力がゲートバイアス端子３に接続
され、パワーディテクタ４ｂの検知結果に応じた制御電
圧をゲートバイアス端子３に与える電圧発生器４ｃとか
ら構成されている。
【００１６】また、図４は、上記図３に示した電圧発生
器４ｃの回路構成を示す図であり、該電圧発生器４ｃ
は、定電圧源５と接地間に直列に接続された２つのＮチ
ャンネルトランジスタ６，７からなり、Ｎチャンネルト
ランジスタ６のゲートにパワーディテクタ４ｂの出力が
入力され、Ｎチャンネルトランジスタ７はゲートとソー
スが相互に接続され、両トランジスタ６，７の相互接続
点からの出力が、ゲートバイアス端子３に接続されて構
成されている。
【００１７】一方、図２は本発明の増幅器の動作特性を
説明するための図であり、図２(a)は、ＦＥＴ１０のド
レインにおけるＩ−Ｖ特性を示しており、図２(b) は、
ＦＥＴ１０の入出力特性を示した図である。
【００１８】次に、動作について説明する。従来と同様
に、入力整合回路３０により、ＦＥＴ１０の入力側回
路、即ち、入力端子１１に接続された図示しない高周波
信号発生用電源及び抵抗等からなる外部回路のインピー
ダンスとＦＥＴ１０の入力インピーダンスとの整合がと
られ、出力整合回路４０により、ＦＥＴ１０の出力側回
路、即ち、直流定電圧源２１と抵抗２２とからなる外部
回路のインピーダンスとＦＥＴ１０の出力インピーダン
スとの整合がとられている。そして、図示しない高周波
信号発生用電源から発生し、入力端子１１を介してＦＥ
Ｔ１０のゲートに入力される高周波信号が、該ＦＥＴ１
０によって増幅され、該増幅された信号は該ＦＥＴ１０
のドレインに接続された出力端子１８を介して外部に出
力される。
【００１９】以下、図２を用いて動作を詳しく説明す
る。入力整合回路３０と出力整合回路４０によりＦＥＴ
１０の入出力インピーダンスと入出力側外部回路の整合
が取られ、これら入力整合回路３０を構成するゲートバ
イアス設定回路１４と，出力整合回路４０を構成するド
レインバイアス設定回路１９により、バイアス点が図２
(a) 中のａ０点に設定されると、ＦＥＴ１０のドレイン
電圧とドレイン電流は、入力端子１１に入力される高周
波信号の大きさによって変化し、図２(a) の負荷線ａ１
−ａ２の線上を動くようになる。そして、この増幅器で
は、このように入力整合回路３０と出力整合回路４０に
よってバイアス点が設定された後、ゲート電圧発生回路
５０により、入力端子１１に入力される高周波信号の電
力が検出され、該検出された入力電力に応じでＦＥＴ１
０のゲートに対して該ゲート電圧発生回路５０から制御
電圧が与えられる。即ち、該ゲート電圧発生回路５０内
のゲートバイアス設定回路４を構成する電力分配器４ａ
とパワーディテクタ４ｂによって入力端子１１に入力さ
れる高周波信号の電力が検知され、この検知された電力
の大きさに応じた制御電圧が電圧発生器４ｃからゲート
バイアス端子３に与えられ、これによって、ゲート電圧
が低下し、常に、ＦＥＴ１０が飽和状態で出力電力を出
力するようになる。
【００２０】例えば、図２においてバイアス点が図２
(a) 中のａ０点に設定され、電圧発生器４ｃからゲート
バイアス端子３に与える制御電圧を０Ｖにした場合、入
力信号の入力電力が大きくなると、ドレイン電圧とドレ
イン電流は、入力信号の電力の大きさに応じて図２(a)
中の負荷線ａ１−ａ２の線上を動くようになり、更に、
入力電力が大きくなると、ＦＥＴの特性上負荷線ａ１−
ａ２の線上以外の状態を取ることができないため、出力
電力が飽和に達する。一方、この状態で上記電圧発生器
４ｃからゲートバイアス端子３に与える制御電圧を０Ｖ
から下げてある値とすると、入力信号の入力電力が大き
くなっても、ゲート電圧はこの制御電圧にダイオードの
ショットキー障壁電圧を加えた電圧以上にはならないた
め、この時のドレイン電圧とドレイン電流は、図２(a)
中の負荷線ｂ１−ｂ２の線上を動くようになり、この状
態から、ゲートバイアス端子３に与える制御電圧をさら
に下げて他のある値とすると、ドレイン電圧とドレイン
電流は図２(a) 中の負荷線ｃ１−ｃ２の線上を動くよう
になる。
【００２１】図２(b) はこのように、ドレイン電圧とド
レイン電流が負荷線ａ１−ａ２，ｂ１−ｂ２及びｃ１−
ｃ２に示す状態に変化した時に対応するＦＥＴ１０の入
出力特性を示しており、入出力特性曲線ａ，ｂ，ｃは、
それぞれ、ドレイン電流とドレイン電圧が負荷線ａ１−
ａ２，ｂ１−ｂ２，ｃ１−ｃ２の線上を動く時の入出力
特性曲線を示している。そして、例えば、図２(b) に示
すように、入力信号の入力電力をＰｉａ，Ｐｉｂ，Ｐｉ
ｃと変化した場合、それに対応する出力電力Ｐｏａ，Ｐ
ｏｂ，Ｐｏｃが、上記入出力特性曲線ａ，ｂ，ｃの飽和
電圧となるように、ゲート電圧制御回路５０によってゲ
ート電圧を制御すると、図２(b) 中の点線で示すよう
に、常に、入力電力に対する出力電力の線型性が保た
れ、且つ、飽和状態で出力電力を得ることができる。
【００２２】このような本実施例の増幅器では、入力整
合回路３０と出力整合回路４０によって設定されたＦＥ
Ｔ１０のバイアス点において、入力端子１１に入力され
る高周波信号の入力電力の大きさに応じて、ＦＥＴ１０
のゲートに対して制御電圧を与えるゲート電圧制御回路
５０を設けたので、ＦＥＴ１０のバイアス点を変動させ
ることなく、該ゲート電圧制御回路５０からＦＥＴ１０
のゲートに与える制御電圧により、上記入力端子１１に
入力される高周波信号の入力電力の大きさに応じて、常
に、擬似的な飽和ドレイン電流が得られるようにＦＥＴ
１０を動作させることが可能になり、その結果、増幅し
て得られる出力電力を常に飽和状態で得ることができ、
且つ、入力電力に対する出力電力の線型性を保つことが
できる。また、該ゲート電圧発生回路５０は、バイアス
点が決定されたＦＥＴ１０のゲートに対して制御電圧を
与えるため、該制御電圧の値は小さく、該ゲート電圧発
生回路５０を構成する電圧発生器４ｃも、図４に示すよ
うな、簡単な回路構成で構成される。また、従来のよう
に、バイアス点を変えるというような動作を行う必要が
ないため、出力整合回路の整合がずれるというような不
具合もなくなる。
【００２３】
【発明の効果】以上のように、この発明によれば、ＦＥ
Ｔのゲートに対して接続された入力整合回路とＦＥＴの
ゲートとの間に、入力信号の入力電力に応じてゲート電
圧を制御するゲート電圧制御回路を設けたので、バイア
ス点を変えることなく、小さな制御電圧によって、常に
入力電力に対する出力電力の線型性を保ちつつ、該出力
電力を飽和状態で得ることができ、その結果、入出力整
合回路の整合がずれることなく、常に高効率動作を行う
ことができる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例による増幅器の構成を示すブ
ロック図である。
【図２】本発明の増幅器の動作を説明するための図で、
図２(a) はＦＥＴのドレインにおけるＩ−Ｖ特性を示す
図であり、図２(b) はＦＥＴの入出力特性を示す図であ
る。
【図３】図１のゲートバイアス設定回路の回路構成を示
す図である。
【図４】図３の電圧発生器の回路構成を示す図である。
【図５】従来の増幅器の構成を示すブロック図である。
【図６】従来の増幅器の動作を説明するための図で、図
６(a) はＦＥＴのドレインにおけるＩ−Ｖ特性を示す図
であり、図６(b) はＦＥＴの入出力特性を示す図であ
る。
【図７】図５に示すゲートバイアス設定回路の回路構成
を示す図である。
【符号の説明】
１ ダイオード ２ コンデンサ ３ ゲートバイアス端子 ４ ゲートバイアス設定回路 ４ａ 電力分配器 ４ｂ バワーディテクタ ４ｃ 電圧発生器 ５ 定電圧源 ６，７ Ｎチャンネルトランジスタ １０ ＦＥＴ １１ 入力端子 １２ａ，１２ｂ，１６ａ，１６ｂ 高周波伝送線路 １３ ゲートバイアス端子 １４ ゲートバイアス設定回路 １５ コンデンサ １７ コンデンサ １８ 出力端子 １９ ドレインバイアス設定回路 ２０ ドレインバイアス端子 ２１ 負荷駆動用定電圧源 ２２ 負荷 ２３ 電圧発生器 ２４ 電力分配器 ２５ パワーディテクタ ３０ 入力整合回路 ４０ 出力整合回路 ５０ ゲート電圧制御回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 そのゲートに入力整合回路が接続され、
    そのドレインに出力整合回路が接続されたＦＥＴからな
    り、入力された高周波信号を増幅し、該増幅された高周
    波信号を出力する高周波増幅器であって、 上記入力整合回路と上記ゲートとの接続点に、上記高周
    波信号の電力に応じてゲート電圧を制御するゲート電圧
    制御回路を接続したことを特徴とする増幅器。
JP4093748A 1992-03-19 1992-03-19 増幅器 Pending JPH05267585A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4093748A JPH05267585A (ja) 1992-03-19 1992-03-19 増幅器
US08/029,594 US5363058A (en) 1992-03-19 1993-03-11 Amplifier having linear input-output characteristics and high efficiency
DE69319008T DE69319008T2 (de) 1992-03-19 1993-03-16 Verstärker
EP93104270A EP0561346B1 (en) 1992-03-19 1993-03-16 Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4093748A JPH05267585A (ja) 1992-03-19 1992-03-19 増幅器

Publications (1)

Publication Number Publication Date
JPH05267585A true JPH05267585A (ja) 1993-10-15

Family

ID=14091050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4093748A Pending JPH05267585A (ja) 1992-03-19 1992-03-19 増幅器

Country Status (4)

Country Link
US (1) US5363058A (ja)
EP (1) EP0561346B1 (ja)
JP (1) JPH05267585A (ja)
DE (1) DE69319008T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529264A (ja) * 2000-03-28 2003-09-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ パワーアンプ用のダイナミック・バイアス昇圧回路
JP2020202565A (ja) * 2019-06-11 2020-12-17 アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー 適応型結合配置を用いたバイアス回路のアンプへの結合

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07154169A (ja) * 1993-11-30 1995-06-16 Matsushita Electric Ind Co Ltd 高周波電力増幅器
US5532639A (en) * 1994-03-31 1996-07-02 Sgs-Thomson Microelectronics, Inc. Method and structure for improving RF amplifier gain, linearity, and switching speed utilizing Schottky diode technology
US5559471A (en) * 1994-12-21 1996-09-24 Motorola, Inc. Amplifier and biasing circuit therefor
US5815038A (en) * 1995-04-28 1998-09-29 Mitsubishi Denki Kabushiki Kaisha Distortion compensation circuit
US5724005A (en) * 1996-04-25 1998-03-03 Lucent Technologies Inc. Linear power amplifier with automatic gate/base bias control for optimum efficiency
JP3508401B2 (ja) * 1996-07-12 2004-03-22 富士通株式会社 増幅回路および多段増幅回路
KR100218679B1 (ko) * 1996-08-09 1999-09-01 정선종 전력증폭기의 게이트 전압 제어회로
US5859567A (en) * 1996-09-24 1999-01-12 Motorola, Inc. Power amplifier circuit with temperature compensating level shifter
AU7627498A (en) * 1996-12-02 1998-06-29 Ericsson Inc. Dynamic biasing circuit for amplifiers
GB2332797B (en) * 1997-12-22 2003-05-21 Ericsson Telefon Ab L M Low voltage transistor biasing
KR19990053981A (ko) * 1997-12-24 1999-07-15 정선종 저잡음 증폭기의 이득 제어 회로
JP3439344B2 (ja) * 1998-06-18 2003-08-25 日本電気株式会社 半導体増幅器
US6194910B1 (en) 1998-06-24 2001-02-27 Teradyne, Inc. Relayless voltage measurement in automatic test equipment
US6427067B1 (en) * 1999-06-10 2002-07-30 The Whitaker Corporation Detector driven bias circuit for power transistors
JP3607855B2 (ja) * 1999-07-19 2005-01-05 シャープ株式会社 電力増幅器
WO2002065652A1 (de) * 2001-02-09 2002-08-22 Siemens Aktiengesellschaft Verfahren zum energiesparenden betrieb eines mobilfunkgerätes und mobilfunkgerät
KR100663450B1 (ko) * 2003-05-19 2007-01-02 삼성전자주식회사 집적 가능한 전압조정 초고주파 전력 증폭기
TWI231645B (en) * 2003-10-16 2005-04-21 Novatek Microelectronics Corp Power amplifier having active bias circuit
KR20070048422A (ko) * 2005-11-04 2007-05-09 삼성전자주식회사 고주파 증폭기의 바이어스 최적화 장치 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268797A (en) * 1979-03-28 1981-05-19 Westinghouse Electric Corp. Self-pulsed microwave power amplifier
US4320352A (en) * 1980-01-29 1982-03-16 Ford Aerospace & Communications Corp. Input optimized FET bias circuit
US4462004A (en) * 1982-03-18 1984-07-24 At&T Bell Laboratories Dynamic class-4 FET amplifier
JPS61103307A (ja) * 1984-10-27 1986-05-21 Matsushita Electric Ind Co Ltd 高周波増幅回路
JPS61296804A (ja) * 1985-06-26 1986-12-27 Nec Corp 電界効果トランジスタ増幅器
JPS63202107A (ja) * 1987-02-17 1988-08-22 Mitsubishi Electric Corp Ｆｅｔ増幅器
JPH02149108A (ja) * 1988-11-30 1990-06-07 Nec Corp ゲート電圧制御回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529264A (ja) * 2000-03-28 2003-09-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ パワーアンプ用のダイナミック・バイアス昇圧回路
JP2020202565A (ja) * 2019-06-11 2020-12-17 アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー 適応型結合配置を用いたバイアス回路のアンプへの結合

Also Published As

Publication number Publication date
US5363058A (en) 1994-11-08
EP0561346A1 (en) 1993-09-22
DE69319008D1 (de) 1998-07-16
EP0561346B1 (en) 1998-06-10
DE69319008T2 (de) 1998-10-08

Similar Documents

Publication Publication Date Title
JPH05267585A (ja) 増幅器
TWI225729B (en) Improved variable gain amplifier
EP0204915B1 (en) Balanced differential amplifier
EP0259029B1 (en) Fet transconductance amplifier with improved linearity and gain
US5565813A (en) Apparatus for a low voltage differential amplifier incorporating switched capacitors
EP0829797A3 (en) Current reference circuit with low power supply voltage and active feedback for PLL
US5289058A (en) MOS operational amplifier circuit
US5889426A (en) Integrated circuit device having a bias circuit for an enhancement transistor circuit
KR950007272A (ko) 차동 증폭기
US6087900A (en) Parallel push-pull amplifier using complementary device
TW355882B (en) Gain control circuit and method
EP0701747B1 (en) D.c. bias current compensation circuit for a nonlinear amplifier
JP2676823B2 (ja) バイアス回路
US20010026194A1 (en) Operational amplifier with high gain and symmetrical output-current capability
US4831337A (en) Wideband amplifier
JP2903905B2 (ja) 高周波帯高出力増幅器
JP3147597B2 (ja) モノリシック集積回路
JPH0766644A (ja) 高周波増幅器
JP2540767B2 (ja) 差動増幅回路
JPH02176811A (ja) 基準電圧発生回路
JPH04185005A (ja) 増幅回路
US20010028274A1 (en) CMOS current amplifier
KR101480225B1 (ko) 피드포워드 신호를 이용한 전력 증폭기
KR100371026B1 (ko) 이득 제어 증폭기
JPS61234107A (ja) 広帯域負帰還増幅回路