JP2020202565A - 適応型結合配置を用いたバイアス回路のアンプへの結合 - Google Patents

Abstract

【課題】アンプ用のバイアスネットワークを開示する。【解決手段】バイアスネットワーク例は、アンプに対してバイアス信号を発生させるように構成された適応型バイアス回路を含み、適応型バイアス回路をアンプに結合するように構成された結合回路をさらに含む。結合回路は、そのインピーダンスがアンプによって増幅される入力信号の電力レベルに左右されるという点で適応型になっている。入力信号の電力レベルに左右される可変インピーダンスを有するように結合回路を構成することによって、結合回路は、入力電力レベルに適応することができ、それにより、適応型バイアス回路によってバイアス信号に持ち込まれ得る非直線性の少なくともある程度を低減／最適化するように、バイアス信号を修正し得る。【選択図】図４Ａ

Description

本開示は、概して、無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）システムに関し、より具体的には、アンプ用のバイアスネットワークに関する。

無線システムは、ほぼ３キロヘルツ（ｋＨｚ）〜３００ギガヘルツ（ＧＨｚ）のＲＦ範囲の電磁波の形態で信号を送受信するシステムである。無線システムは、普通、無線通信に使用され、セルラ／無線モバイルテクノロジーが顕著な例であるが、ケーブルテレビなどのケーブル通信にも使用される場合がある。この種のシステムの両方で、アンプは、例えばＲＦ信号を増幅するためのパワーアンプなど、重要な役割を果たす。

バイアスネットワーク例は、アンプに対してバイアス信号を発生させるように構成された適応型バイアス回路を含み、適応型バイアス回路をアンプに結合するように構成された結合回路をさらに含む。結合回路は、そのインピーダンスがアンプによって増幅される入力信号の電力レベルに左右されるという点で適応型になっている。入力信号の電力レベルに左右される可変インピーダンスを有するように結合回路を構成することによって、結合回路は、入力電力レベルに適応することができ、それにより、適応型バイアス回路によってバイアス信号に持ち込まれ得る非直線性の少なくともある程度を低減／最適化するように、バイアス信号を修正し得る。

本開示とその特徴および利点をより完全に理解してもらうために、同じ参照番号が同じ部分を表す、添付の図と合わせて以下の発明を実施するための形態を述べる。

図１は、本開示のいくつかの実施形態による、バイアス回路および適応型結合回路のバイアスネットワークによってバイアスが掛けられ得るパワーアンプを備えるアンテナ装置の概略図を提供する。 図２Ａは、バイアス回路を備えるが結合回路がないパワーアンプの概略図を提供する。 図２Ｂは、本開示のいくつかの実施形態による、バイアス回路および固定結合回路を備えるパワーアンプの概略図を提供する。 図３は、本開示のいくつかの実施形態による、バイアス回路をパワーアンプに結合するために使用される抵抗器の異なる抵抗値に対して、パワーアンプによって発生した増幅ＲＦ信号の出力電力によって、三次インターセプトポイント（ＯＩＰ３）の出力がどのように左右され得るかの概略図を提供する。 図４Ａは、本開示のいくつかの実施形態による、バイアス回路および適応型結合回路を含むバイアスネットワークを備えるパワーアンプの概略図を提供する。 図４Ｂは、本開示のいくつかの実施形態による、適応型結合回路の抵抗が、パワーアンプへの入力電力にどのように左右され得るかの概略図を提供する。 図５は、本開示のいくつかの実施形態による、Ｐ型金属酸化物半導体（ＰＭＯＳ：Ｐ−ｔｙｐｅ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを使用して実装された適応型結合回路の概略図を提供する。 図６は、本開示のいくつかの実施形態による、Ｎ型金属酸化物半導体（ＮＭＯＳ：Ｎ−ｔｙｐｅ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを使用して実装された適応型結合回路の概略図を提供する。 図７は、本開示のいくつかの実施形態による、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを使用して実装された適応型結合回路の概略図を提供する。 図８は、本開示のいくつかの実施形態による、適応型結合回路を使用してバイアス回路に結合されたパワーアンプを使用して入力信号を増幅するための方法を示すブロック図を提供する。 図９は、本開示のいくつかの実施形態による、適応型結合回路を使用してバイアス回路に結合されたパワーアンプを使用して入力信号を増幅することの少なくとも一部を実装する、または制御するように構成され得るデータ処理システム例を示すブロック図を提供する。

［概要］

本開示のシステム、方法、およびデバイスには、それぞれ、いくつかの革新的な側面があるが、そのうちの１つとして、本明細書に開示された望ましい属性のすべてを単独で担うものはない。本明細書に記載の発明の対象の１つ以上の実装形態の詳細については、以下の発明を実施するための形態および添付の図に明示する。

本明細書で提案する、ＲＦシステムにおいて使用されるアンプ用のバイアスネットワークを示す目的で、最初に、このようなシステムで起こり得る現象を理解することが有用であると考えられる。以下の基本的な情報は、本開示を正しく説明することができる根拠と見ることができる。このような情報は、説明のみを目的として提供されるものであり、そのため、本開示の広義の範囲およびその可能性のある適用を制限するものとして多少なりとも解釈されるべきではない。アンプがパワーアンプである例に対し、以下の発明を実施するための形態の一部が提供され得るが、本開示の実施形態は、低ノイズアンプ、リニアアンプ、可変ゲインアンプなどの他のタイプのアンプにも同様に適用可能である。

ワイヤレスラジオシステムの場合、アンテナは、空間を無線で伝播する電波と、送信機または受信機で使用される金属導体内で移動する電流との間のインターフェースとして機能するデバイスである。送信中、無線送信機は、電気信号を与えることができ、その信号は、パワーアンプによって増幅され、その信号の増幅バージョンがアンテナの端子に提供される。それにより、アンテナは、パワーアンプによって出力された信号からのエネルギーを電波として放射し得る。同様に、ケーブルラジオシステムでは、電気信号が、有線ケーブル接続を介した送信の前に、まずパワーアンプによって増幅される。

直線的で効率的なパワーアンプは、現代の通信システムにとって、第５世代セルラテクノロジー（５Ｇ）システムなどのワイヤレスラジオシステムにとっても、ケーブルラジオシステムにとっても不可欠である。パワーアンプにバイアス信号を提供するバイアス回路は、パワーアンプの直線性と効率にプラスとなる。例えば、パワーアンプの効率を最適化しようとして、適応型バイアス回路が開発されてきた。このような回路は、パワーアンプに提供されるバイアス信号を、パワーアンプによって増幅されるようになる信号に左右させるという点で「適応型」であり、これは、パワーアンプの効率を高める面で有利であり得る。ただし、バイアス回路自体が誤ってバイアス信号に非直線性を付加し、それにより、パワーアンプの直線性を弱める可能性がある。言い換えれば、従来のバイアス回路、特に適応型バイアス回路の１つの欠点は、パワーアンプに対して、バイアス回路の非直線性によりパワーアンプの直線性が弱まる可能性があることである。

パワーアンプの直線性を保とうとしながら、適応型バイアシングをパワーアンプに提供するというよくある従来の手法は、固定抵抗器などの固定結合構成要素を使用して、適応型バイアス回路をパワーアンプに結合するバイアスネットワークを実装することである。ただし、本開示の発明者には、固定結合構成要素を使用して、適応型バイアス回路をパワーアンプに結合すると、パワーアンプの電力および／または効率が低下する可能性があることが分かっている。

本開示の様々な実施形態は、ＲＦシステム（５Ｇセルラテクノロジーのフェーズドアンテナアレイまたはケーブル通信システムなどが挙げられるが、これらに限定されるわけではない）に直線的で効率的なアンプ（パワーアンプ、リニアアンプ、低ノイズアンプ、または可変ゲインアンプなどが挙げられるが、これらに限定されるわけではない）を提供するのに、上記の１つ以上の課題を改善することを目指すシステムおよび方法を提供する。本開示の一態様において、アンプ用のバイアスネットワーク例には、アンプに対してバイアス信号を発生させるように構成された適応型バイアス回路／配置が含まれ、さらに、適応型バイアス回路をアンプに結合して、アンプへのバイアス信号の提供を可能にするように構成された結合回路／配置が含まれる。具体的には、結合回路のインピーダンスが、アンプによって増幅される入力信号の電力レベルに左右されるように結合回路が構成される（すなわち、結合回路は、適応型結合回路である）。上記のように、適応型バイアス回路の動作によって、バイアス信号に非直線性がある程度持ち込まれ得、この非直線性によって、アンプによって増幅される入力信号が歪むことがある。本明細書に記載の適応型結合回路は、その入力において、適応型バイアス回路によって発生したバイアス信号を受信するように構成される。適応型結合回路は、受信したバイアス信号を修正して、修正バイアス信号を発生させ、次にその修正バイアス信号がアンプに提供されるようにさらに構成される。具体的には、アンプへの入力信号の電力レベルに左右される可変インピーダンスを有するように結合回路を構成することによって、結合回路は、入力電力レベルに適応することができ、そのようにして、バイアス信号を修正して、適応型バイアス回路によってバイアス信号に持ち込まれる非直線性の少なくとも一部を低減または最適化することができる。

適応型バイアス回路および適応型結合回路の両方が、アンプにバイアスを掛けるのに使用されるバイアス信号を「修正する」と見なされ得るが、これら２つの回路のそれぞれによってもたらされる修正は、異なる。具体的には、バイアス信号がアンプが動作する電力レベルに基づくことを確実にするように、適応型バイアス回路が構成され得る一方、適応型結合回路は、バイアス回路そのものによってバイアス信号に持ち込まれ得る少なくともいくつかの非直線的成分を、バイアス回路によって発生したバイアス信号から減らす、または除去するように構成され得、これは、バイアス信号がアンプの直線的挙動を弱めるという点に関して、バイアス信号を最適化することができる。本開示の実施形態は、適応型バイアス信号の非直線性が入力電力レベル（すなわち、アンプによって増幅される信号の電力レベル）に応じて変化し、また、適応型バイアス信号における非直線性のレベルが、適応型バイアス回路とアンプ入力との間のインピーダンスに左右され得るという認識に基づく。したがって、入力電力レベルに応じて、アンプ入力と適応型バイアス回路との間のインピーダンスを適応させるように適応型結合回路が構成され得る、アンプにバイアスネットワークを提供することで、アンプの全体的な直線性を高めることができる（例えば、最適化することができる）。

当業者であれば分かるように、本開示の態様が、具体的には、本明細書に記載のように、適応型結合回路を使用して、アンプに修正バイアス信号を提供するバイアスネットワークの態様が、例えば、方法、システム、コンピュータプログラム製品、またはコンピュータ可読媒体として、様々に具体化され得る。したがって、本開示の態様は、完全にハードウェアの実施形態、完全にソフトウェアの実施形態（ファームウェア、常駐ソフトウェア、マイクロコードなどを含む）、または、すべて一般的に、本明細書では「回路」、「配置」、「モジュール」、または「システム」と呼ばれることがあるソフトウェア形態とハードウェア形態とを組み合わせた実施形態の形を取ることができる。本開示に記載の機能の少なくともいくつかは、１つ以上のコンピュータの１つ以上のハードウェア処理ユニット、例えば１つ以上のマイクロプロセッサによって実行されるアルゴリズムとして実装され得る。様々な実施形態において、本明細書に記載の如何なる方法の様々なステップ、およびステップの一部も、様々な処理ユニットによって行われ得る。また、本開示の態様は、具体化された、例えば格納されたコンピュータ可読媒体を有する、好ましくは非一時的な１つ以上のコンピュータ可読媒体（複数可）に具体化されたコンピュータプログラム製品の形態を取ることができる。様々な実施形態において、このようなコンピュータプログラムは、例えば、既存のデバイスおよびシステムに（例えば、パワーアンプ用の既存のバイアスネットワーク、および／またはそれらのコントローラなどに）ダウンロードされることがあり、これらのデバイスおよびシステムの製造時に格納されることもある。

以下の詳細な説明では、特定のいくつかの実施形態の様々な説明を提示する。ただし、本明細書に記載の革新技術は、例えば、特許請求の範囲または選択例によって定義され、カバーされるように、幾通りにも具体化され得る。以下の発明を実施するための形態では、同じ参照番号が同一のまたは機能的に類似した要素を示すことができる図面を参照する。図面に示す要素が必ずしも正確な比率で描かれているわけではないことが分かるであろう。また、特定の実施形態には、図面に示されているよりも多くの要素および／または図面に示されている要素の下位セットが含まれる場合があることが分かるであろう。さらに、いくつかの実施形態は、２つ以上の図面からの特徴の適切ないずれの組み合わせも組み込むことができる。

発明を実施するための形態では、それぞれ、同じまたは異なる実施形態のうちの１つ以上を指すことがある、「一実施形態において」または「実施形態において」という言い回しを使用することがある。特記なき限り、共通の対象を記述する「第１の」、「第２の」、「第３の」などの序数形容詞の使用は、単に、同じ対象の様々な場合を述べていることを示し、そのように記述された対象が、時間的、空間的、順位付け、またはその他のいかなるやり方でも、所与の順序でなければならないことを意味するように意図するものではない。例示的な実施形態の様々な態様は、当業者が一般的に採用する用語を使用して、当業者に彼らの作品の内容を伝えるように、説明されている。「実質的に」、「ほぼ」、「約」などの用語は、通常、本明細書に記載のように、または当技術分野において知られているように、特定の値に照らして、目標値の＋／−２０％内であることを指すのに使用される場合がある。本開示の目的上、「Ａおよび／またはＢ」という言い回し、または「Ａ／Ｂ」という表記は、（Ａ）、（Ｂ）、または（ＡおよびＢ）を意味する。本開示の目的上、「Ａ、Ｂ、および／またはＣ」という言い回しは、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）、または（Ａ、Ｂ、およびＣ）を意味する。測定範囲に関して使用する際の「間の」という用語は、測定範囲の端を含めるものである。本明細書で使用する際、「Ａ／Ｂ／Ｃ」という表記は、（Ａ、Ｂ、および／またはＣ）を意味する。

［適応型結合回路を使用してアンプにバイアスが掛けられるアンテナ装置例］

上記のように、アンプ用のバイアスネットワークに関係する本開示の実施形態は、無線通信システムおよびケーブル通信システムに適用可能である。例示のみを目的として、本明細書に記載のバイアスネットワークのいずれによってもバイアスが掛けられる１つ以上のアンプを含み得る、通信システム／装置の一例（具体的には、無線通信システム／装置の一例）を図１に示し、以下に説明する。

図１は、本開示のいくつかの実施形態による、アンテナ装置１００、例えばフェーズドアレイシステム／装置の概略図を示す。図１に示すように、アンテナ装置１００は、アンテナアレイ１１０、ビームフォーマアレイ１２０、およびアップ／ダウンコンバータ（ＵＤＣ：Ｕｐ／Ｄｏｗｎ Ｃｏｎｖｅｒｔｅｒ）回路１４０を含み得る。アンテナ装置１００は、１つ以上の低ノイズアンプ１４２および１つ以上のパワーアンプ１４６をさらに含み得、それらのアンプのいずれにも、本明細書に記載のようなバイアス回路および適応型結合回路のバイアスネットワークのいずれによってもバイアスを掛けることができる。

一般に、アンテナアレイ１１０は、１つ以上の、通常複数のアンテナ素子１１２を含み得る（この図が分かりにくくならないように、図１にアンテナ素子１１２のうちの１つだけに参照番号が付けられている）。様々な実施形態において、アンテナ素子１１２は、放射素子または受動素子であり得る。例えば、アンテナ素子１１２には、ダイポールアンテナ、開放端導波管アンテナ、スロット導波管アンテナ、マイクロストリップアンテナなどが含まれ得る。いくつかの実施形態では、アンテナ素子１１２には、ＲＦ信号を無線で送信するかつ／または受信するように構成された適切ないずれの要素も含まれ得る。図１には、ある特定の個数のアンテナ素子１１２が示されているが、２つ以上の任意の個数のアンテナ素子のアレイを用いて様々な実施形態が実装され得ることが分かる。また、本開示は、いくつかの実施形態を１つの型のアンテナアレイとして述べることがあるが、本明細書に開示している実施形態が、時間領域ビームフォーマ、周波数領域ビームフォーマ、ダイナミックアンテナアレイ、アンテナアレイ、パッシブアンテナアレイなど、様々な型のアンテナアレイを用いて実装され得ることが分かる。

同様に、ビームフォーマアレイ１２０は、１つ以上の、通常複数のビームフォーマ１２２を含み得る（この図が分かりにくくならないように、図１にアンテナ素子１２２のうちの１つだけに参照番号が付けられている）。ビームフォーマ１２２は、アンテナ素子１１２に送り込むトランシーバ（例えば、信号、この場合はＲＦ信号を送信するかつ／または受信することができるデバイス）と見なされ得る。いくつかの実施形態では、ビームフォーマアレイ１２０の１つのビームフォーマ１２２が、アンテナアレイ１１０の１つのアンテナ素子１１２に、１対１の対応関係で関連付けられる（すなわち、ビームフォーマ１２２ごとに、異なるアンテナ素子１１２に関連付けられる）。他の実施形態において、２つ以上のビームフォーマ１２２が１つのアンテナ素子１１２に関連付けられ得、例えばこのようなアンテナ素子が二重偏波アンテナであれば、例えば、２つのビームフォーマ１２２が１つのアンテナ１１２に関連付けられ得る。

いくつかの実施形態では、ビームフォーマ１２２のそれぞれが、対応するアンテナ素子１１２からの経路を受信機または送信機の経路に切り替えるためのスイッチ１２４を含み得る。図１に具体的に示していないが、いくつかの実施形態では、ビームフォーマ１２２のそれぞれは、信号プロセッサ（これも図示せず）からの経路を受信機または送信機の経路に切り替えるための別のスイッチも含み得る。図１に示すように、いくつかの実施形態では、ビームフォーマ１２２のそれぞれの送信機経路（ＴＸ経路）が、位相シフタ１２６、および可変（例えば、プログラム可能）ゲインアンプ１２８を含み得る一方、受信機経路（ＲＸ経路）が、位相調整１３０、および可変（例えば、プログラム可能）ゲインアンプ１３２を含み得る。位相シフタ１２６は、アンテナ素子１１２によって送信されるＲＦ信号（ＴＸ信号）の位相を調整するように構成され得、可変ゲインアンプ１２８は、アンテナ素子１１２によって送信されるＴＸ信号の振幅相を調整するように構成され得る。同様に、位相シフタ１３０および可変ゲインアンプ１３２は、ＲＸ信号をさらなる回路網に、例えばＵＤＣ回路１４０、信号プロセッサ（図示せず）などに提供する前に、アンテナ素子１１２によって受信されたＲＦ信号（ＲＸ信号）を調整するように構成され得る。ビームフォーマ１２２を横断する信号がＲＦ信号であることから、ビームフォーマ１２２は、アンテナ装置１００の「ＲＦ経路内」にあると考えられ得る（すなわち、ビームフォーマ１２２を横断し得るＴＸ信号は、より低い周波数の信号から、例えば中間周波数（ＩＦ：Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）信号から、またはベースバンド信号から、ＵＤＣ回路１４０によってアップコンバートされたＲＦ信号である一方、ビームフォーマ１２２を横断し得るＲＸ信号は、より低い周波数の信号に、例えばＩＦ信号に、またはベースバンド信号に、ＵＤＣ回路１４０によってまだダウンコンバートされていないＲＦ信号である）。

送信機経路から受信経路に切り替えるためのスイッチ（すなわち、スイッチ１２４）を図１に示しているが、ビームフォーマ１２２の他の実施形態では、デュプレクサなど、他の構成要素を使用することができる。また、図１には、ビームフォーマ１２２が位相シフタ１２６、１３０（「位相調整器」と呼ばれることもある）および可変ゲインアンプ１２８、１３２を含む実施形態が示されているが、他の実施形態では、ビームフォーマ１２２のいずれも、ＴＸ信号および／またはＲＸ信号の大きさおよび／または位相を調整するための他の構成要素を含み得る。またさらなる実施形態において、望ましい位相調整が、代替として、ＬＯ経路内の位相シフトモジュールを使用して行われ得ることから、ビームフォーマ１２２のうちの１つ以上が、位相シフタ１２６および／または位相シフタ１３０を含まないことがある。他の実施形態において、ＬＯ経路内で行われる位相調整が、ビームフォーマ１２２の位相シフタを使用してＲＦ経路内で行われる位相調整と組み合わせられ得る。

今度はＵＤＣ回路を詳細に見ると、通常、ＵＤＣ回路１４０は、アップコンバータ回路網および／またはダウンコンバータ回路網を含み得、すなわち、様々な実施形態において、ＵＤＣ回路１４０は、１）アップコンバータ回路を含むがダウンコンバータ回路は含まないことがあり、２）ダウンコンバータ回路を含むがアップコンバータ回路は含まないことがあり、または３）アップコンバータ回路およびダウンコンバータ回路の両方を含むことがある。図１に示すように、ＵＤＣ回路１４０のダウンコンバータ回路は、アンプ１４２およびミキサ１４４を含み得る一方、ＵＤＣ回路１４０のアップコンバータ回路は、アンプ１４６およびミキサ１４８を含み得る。また、ＵＤＣ回路１４０は、ＬＯ経路において移相をもたらすように構成された位相シフトモジュール１５０をさらに含み得る。

いくつかの実施形態では、１つのＵＤＣ回路１４０が、ビームフォーマ１２２のうちのいずれか１つにアップコンバート済みＲＦ信号を提供することができ、かつ／またはビームフォーマ１２２のうちのいずれか１つから、ダウンコンバートされるＲＦ信号を受信することができる。このように、１つのＵＤＣ回路１４０が、ビームフォーマアレイ１２０の複数のビームフォーマ１２２に関連付けられ得る（例えば、アンテナアレイ１１０の４８個のアンテナ素子１１２に関連付けられた、４８個のビームフォーマ１２２がビームフォーマアレイ１２０にあり得る）。これは、図１に概略的に示しており、この図では、破線と点線がビームフォーマアレイ１２０とＵＤＣ回路１４０との様々な要素を結んでいる。すなわち、図１には、破線がＵＤＣ回路１４０のダウンコンバータ回路（すなわち、アンプ１４２）を２つの異なるビームフォーマ１２２のＲＸ経路につなげ得、点線がＵＤＣ回路１４０のアップコンバータ回路（すなわち、アンプ１４６）を２つの異なるビームフォーマ１２２のＴＸ経路につなげ得ることが示されている。

ＵＤＣ回路１４０のダウンコンバータ経路内のミキサ１４４には、少なくとも、２つの入力および１つの出力があり得る。ミキサ１４４の２つの入力には、例えば低ノイズアンプであり得るアンプ１４２からの入力、および位相シフトモジュール１５０からの入力が含まれる。アンプ１４２は、本明細書に記載のバイアスネットワークのいずれによってもバイアスが掛けられるパワーアンプであり得る。ミキサ１４４の１つの出力は、例えばＩＦ信号１５６であり得るダウンコンバート済み信号１５６を提供するための出力である。ミキサ１４４は、その第１の入力において、アンプ１４２によって増幅された後、ビームフォーマ１２２のうちの１つのＲＸ経路からＲＦ ＲＸ信号を受信し、その第２の入力において位相シフトモジュール１５０から信号を受信し、これら２つの信号を混合して、ＲＦ ＲＸ信号をより低い周波数にダウンコンバートし、ダウンコンバート済みＲＸ信号１５６、例えばＩＦのＲＸ信号を生み出すように、構成され得る。このように、ＵＤＣ回路１４０のダウンコンバータ経路内のミキサ１４４は、「ダウンコンバーティングミキサ」と呼ばれることがある。

ＵＤＣ回路１４０のアップコンバータ経路内のミキサ１４８には、少なくとも、２つの入力および１つの出力があり得る。ミキサ１４８の２つの入力には、位相シフトモジュール１５０からの入力、およびより低い周波数のＴＸ信号１５８、例えばＩＦのＴＸ信号が含まれる。ミキサ１４８の１つの出力は、アンプ１４６への出力である。アンプ１４６は、本明細書に記載のバイアスネットワークのいずれによってもバイアスが掛けられるパワーアンプであり得る。ミキサ１４８は、その第１の入力においてＩＦ ＴＸ信号１５８（すなわち、送信されるより低い周波数の、例えばＩＦの信号）を受信し、その第２の入力において位相シフトモジュール１５０から信号を受信し、これら２つの信号を混合して、ＩＦ ＴＸ信号を望ましいＲＦ周波数にアップコンバートし、パワーアンプ１４６によって増幅された後、ビームフォーマ１２２のうちの１つのＴＸ経路に提供されるアップコンバート済みＲＦ ＴＸ信号を生み出すように構成され得る。このように、ＵＤＣ回路１４０のダウンコンバータ経路内のミキサ１４８は、「アップコンバーティングミキサ」と呼ばれることがある。

通信および電子工学において知られているように、ＩＦは、搬送波が送信または受信における中間段階としてシフトされ得る周波数である。ヘテロダイニングと呼ばれるプロセスにおいて搬送波信号をＬＯ信号と混合することによって、ＩＦ信号を作り出すことができ、差周波数またはビート周波数の信号をもたらす。いくつかの理由で、ＩＦへの変換が役立つことがある。１つの理由としては、いくつかのフィルタ段階が使用されると、それらをすべて固定周波数に設定することができ、それにより、それらが作りやすく、チューニングしやすくなるからである。別の理由は、より低い周波数のトランジスタには通常より高いゲインがあるので、必要とする段階が少なくて済む可能性があることである。また別の理由は、より低い固定周波数において選択性の高いフィルタを作り出することが容易になり得ることから、周波数選択性を高めることである。

本明細書で提供しているいくつかの説明は、信号１５６および１５８をＩＦ信号とし、これらの説明は、信号１５６および１５８がベースバンド信号である実施形態にも同様に適用可能である。このような実施形態では、ミキサ１４４および１４８の周波数混合は、この混合を行うのに使用されるＬＯ信号がＲＦ ＲＸ／ＴＸ周波数帯域における中心周波数を有し得る、ゼロ−ＩＦ混合（「ゼロ−ＩＦ変換」とも呼ばれる）であり得る。

いくつかの実施形態では、ＬＯ経路内の位相シフトモジュール１５０は、ＬＯ信号をミキサ１４４、１４８に提供する前に、望ましい位相シフトをＬＯ信号１６０にもたらすように構成され得る。したがって、いくつかの実施形態では、それらの入力のうちに１つにおいてＬＯ信号１６０（ＬＯによって発生し得るような）を受信する代わりに、ミキサ１４４、１４８のそれぞれは、ＬＯ信号１６０の位相シフトバージョンを受信し得る。信号経路（例えば、信号１５６、１５８を処理するデジタル回路網とアンテナ素子１１２との間、またアンテナ素子１１２を過ぎた無線領域内）から、ＬＯ経路（例えば、ＬＯ信号発生器とミキサ１４４、１４８との間）へ移相動作を移動させることは、好都合にも、信号品質に対する移相の負の影響を軽減し得る。

図１に具体的には示していないが、さらなる実施形態において、ＵＤＣ回路１４０は、例えば、ＴＸ経路およびＲＸ経路のそれぞれにおいて、不整合による同相および直交（ＩＱ：Ｉｎ−ｐｈａｓｅ ａｎｄ Ｑｕａｄｒａｔｕｒｅ）信号における不均衡を緩和するように構成された、バランサをさらに含み得る。

さらに、また図１に具体的には示していないが、他の実施形態において、アンテナ装置１００は、本明細書に記載のような、アンテナアレイ１１０、ビームフォーマアレイ１２０、およびＵＤＣ回路１４０の組み合わせの例をさらに含み得る。

アンテナ装置１００は、特定の方向にアンテナアレイ１１０の電磁放射パターンを向けることができ、それにより、アンテナアレイ１１０がその方向でメインビームを発生させ、他の方向でサイドローブを発生させるのを可能にする。放射パターンのメインビームは、送信された信号の位相に基づく送信されたＲＦ信号の構成的推論に基づいて発生し得る。サイドローブレベルは、アンテナ素子によって送信されたＲＦ信号の振幅によって決まってくる可能性がある。アンテナ装置１００は、例えば位相シフトモジュール１５０および／またはビームフォーマ１２２の位相シフタを使用して、アンテナ素子１１２に位相シフタ設定を与えることによって、望ましいアンテナパターンを生じさせることができる。

上記のように、現代の通信システムには、直線的で効率的なパワーアンプが不可欠である。したがって、その直線性および効率の観点からパワーアンプ１４６を最適化することは、アンテナ装置１００だけでなく、無線およびケーブル両方の他のＲＦデバイスにとっても重要であると考えられる。

［適応型バイアス回路を備える従来のバイアスネットワーク］

図２Ａは、電力検出器２３０およびバイアス回路２４０を含み、バイアス回路２４０をパワーアンプ２１０に結合する特殊な結合回路が何もない、バイアスネットワーク２２０Ａを備えるパワーアンプ２１０を含むＲＦ送信機（すなわち、ＲＦ送信システム）２００Ａの概略図を示す。図２Ａとともに後続の図面では、参照番号２０２で示される信号ＲＦ＿ｉｎは、パワーアンプ２１０によって増幅され、また「入力信号」と呼ばれることもある信号を指す。例えば、いくつかの実施形態では、入力信号２０２は、アンテナ装置１００のミキサ１４８によって発生するＲＦ ＴＸ信号であり得、パワーアンプ２１０は、アンテナ装置１００のパワーアンプ１４６であり得る。ただし、他の実施形態において、入力信号２０２は、無線で、または有線接続を介して、さらに送信される前に、パワーアンプ２１０によって増幅されることになるＲＦ周波数範囲のいずれの信号でもあり得る。

電力検出器２３０は、入力信号２０２の電力を検出し、入力信号２０２の検出電力を示す信号２３２をバイアス回路２４０に提供するように構成される。バイアス回路２４０は、入力信号包絡線電力レベルに基づいて適合される／変調されるバイアス信号２４２を発生させるように構成された、図２Ａに示すような適応型バイアス回路であり得る。それにより、バイアス信号２４２は、この合成を行うコンバイナ２６０により、図２Ａに概略的に示されているような入力信号２０２と合成され、入力信号２０２およびバイアス信号２４２を含む合成信号２６２Ａを生み出すことができる。それにより、パワーアンプ２１０は、合成信号２６２Ａを増幅して、図２Ａとともに後続の図面に、信号ＲＦ＿ｏｕｔとして示される増幅ＲＦ ＴＸ信号２１２Ａを発生させるように構成される。入力信号２０２とバイアス信号２４２との合成がパワーアンプ２１０の外側で行われるとして図２Ａに示されているが、いくつかの実施形態では、この合成は、パワーアンプ２１０内で行われ得る。言い換えれば、いくつかの実施形態では、図２Ａに示すように、パワーアンプ２１０が１つの合成信号２６２Ａを受信する代わりに、パワーアンプ２１０が、入力信号２０２とバイアス信号２４２とを別々に受信し、それらを増幅を行う一環として合成し、増幅ＲＦ ＴＸ信号２１２を発生させるように構成され得る。

バイアスネットワーク２２０Ａが、好都合にも、適応型バイアシングを行うことを可能にし得る一方、バイアス回路２４０は、バイアス信号２４２に非直線性を付加し得る。結果として、パワーアンプ２１０の直線性は、バイアス回路２４０の非直線性により弱まる可能性がある。この問題に対処する従来の手法の１つは、図２Ｂに示すように、バイアス回路２４０をパワーアンプ２１０に結合するのに使用される、固定結合抵抗器を含めることである。

図２Ｂは、図２Ａに示すように、電力検出器２３０およびバイアス回路２４０を含むバイアスネットワーク２２０Ｂを備える、パワーアンプ２１０を含むＲＦ送信機２００Ｂの概略図を示す。さらに、図２Ｂに示すように、バイアスネットワーク２２０Ｂは、バイアス回路２４０とパワーアンプ２１０との間に固定抵抗器２５０をさらに含む。図２Ａで使用されるものと同じ参照番号が付けられた図２Ｂの要素を使用して、図２Ａで説明したものと同じまたは類似した要素を示す。したがって、簡潔さの面から、ここではそれらの説明は繰り返さず、これらの図間の違いのみを説明する。

図２Ｂに示すように、バイアス信号２４２がパワーアンプ２１０に提供される代わりに（場合によっては、バイアス信号２４２と入力信号２０２との合成を含む信号の一部として）、バイアス信号２４２が固定抵抗器２５０の第１の端子に印加され、修正バイアス信号２５２が固定抵抗器２５０の第２の端子で出力されることをもたらす。次に、修正バイアス信号２５２が、この合成を行うコンバイナ２６０により、図２Ｂに概略的に示されているように、入力信号２０２と合成され、入力信号２０２および修正バイアス信号２５２を含む合成信号２６２Ｂを生み出すことができる。次に、パワーアンプ２１０は、合成信号２６２Ｂを増幅して、図２Ｂに示す増幅ＲＦ ＴＸ信号（ＲＦ＿ｏｕｔ）２１２Ｂを発生させるように構成される。図２Ａと同様に、図２Ｂでは、入力信号２０２と修正バイアス信号２５２との合成が、パワーアンプ２１０の外側で行われるとして示されているが、いくつかの実施形態では、この合成は、パワーアンプ２１０内で行われ得る。

いくつかの実装形態では、固定抵抗器２５０を使用して、バイアス回路２４０をパワーアンプ２１０に結合することが、少なくとも部分的に、パワーアンプ２１０からバイアス回路２４０の直線性を切り離し、パワーアンプ２１０のバックオフ直線性を高めることができるという点で、バイアスネットワーク２２０Ｂは、バイアスネットワーク２２０Ａに優る利点を提供し得る。当技術分野で知られているように、パワーアンプでは、「バックオフ」は、望ましい出力直線性および電力を実現するためにどの程度入力電力を減らすべきかの度合いを指す（例えば、最大電力をもたらす入力電力と、望ましい直線性をもたらす入力電力との比として、バックオフが測定され得る）。

しかし、本開示の発明者には、パワーアンプ２１０の電力、ノイズ特性、および最大効率が固定抵抗器２５０の使用により低下する可能性のあることが分かっている。これは、本開示のいくつかの実施形態による、ＯＩＰ３出力が、バイアス回路をパワーアンプに結合するのに使用される抵抗器の様々な抵抗値に対してパワーアンプによって発生した増幅ＲＦ信号の出力電力（Ｐｏｕｔ＿ｔｏｔａｌ）にどのように左右され得るかの概略図を示す、図３に関連して説明することができる。図３に示す曲線ごとに、バイアス回路をパワーアンプに結合し得る抵抗器、例えば図２Ｂに示す固定抵抗器２５０の異なる値に関連付けられ、ここでは、抵抗値を使用して、様々な曲線をラベル付けしている。１〜５０オーム（Ω）の抵抗値に関して図３に示すように、最初に、抵抗が上がるに従ってＯＩＰ３出力が好都合にも上がる可能性があり、これは、固定抵抗器２５０の値を上げることが、パワーアンプ２１０の出力電力の直線性を高める面で利点を与え得ることを意味する。ただし、この抵抗の値をさらに上げていくと、ある時点で、ＯＩＰ３出力が５０Ωの場合よりも低くなる６０Ωの抵抗値の場合、図３に示されているように、ＯＩＰ３出力の低下をもたらす可能性がある。構成によって入力信号の電力が異なる回路では、抵抗をさらに上げていくと逆効果になる時点の閾値が様々である可能性がある。このように、本開示の発明者には、パワーアンプによって増幅される信号の所与の回路アーキテクチャおよび所与の入力電力に対して、バイアス回路の出力をパワーアンプの入力に結合するのに使用される結合回路の抵抗（または、より一般的にはインピーダンス）のある程度最適な値、または値範囲があり得ることが分かっている。したがって、この値を適応的に変えることができるということは、パワーアンプの電力と効率と直線性との間の釣り合いを高める面で望ましいことであり得る。上記の理解は、以下により詳細に説明する適応型結合回路を備える様々なバイアスネットワークにとっての基盤となる。

［バイアス回路および適応型結合回路を備えるバイアスネットワーク例］

図４Ａは、本開示のいくつかの実施形態による、バイアス回路４４０および適応型結合回路４５０を含むバイアスネットワーク４２０を備え、上記のようなパワーアンプ２１０を含むＲＦ送信機４００の概略図を示す。様々な実施形態において、ＲＦ送信機４００は、ＲＦデバイスに含まれ得るか、またはＲＦデバイスであり得る。このようなＲＦデバイスのいくつかの例には、モバイルデバイス（例えば、無線セルラネットワークのＵＥ）、無線セルラネットワークの基地局、またはケーブル通信ネットワークのＲＦ送信機が含まれるが、これらに限定されるわけではない。

様々な実施形態において、ＲＦ送信機４００に含まれるパワーアンプ２１０には、以下に限定されるわけではないが、Ｄｏｈｅｒｔｙパワーアンプ、クラスＡパワーアンプ、クラスＢパワーアンプ、クラスＡＢパワーアンプ、またはクラスＣパワーアンプのうちの１つなど、適切ないずれのパワーアンプが含まれ得る。ＲＦ送信機４００に含まれるパワーアンプ２１０は、上記のような入力信号（ＲＦ＿ｉｎ）２０２を増幅して、増幅ＲＦ ＴＸ信号４１２（ＲＦ＿ｏｕｔ）を発生させるように構成され得る。

様々な実施形態において、バイアス回路４４０は、パワーアンプ２１０にバイアスを掛けるのにバイアス信号４４２を発生させるように構成された適切ないずれのバイアス回路でもあり得る。いくつかの実施形態では、バイアス回路４４０は、パワーアンプ２１０が動作し得る電力レベルに左右され得るバイアス信号を発生させるように構成された適応型バイアス回路であり得る。当技術分野では様々な適応型バイアス回路が知られているので、簡潔さの面から、それらについてここでは詳しく述べないが、それらの回路のいずれも、バイアス回路４４０として使用され得る。いくつかの実施形態では、バイアスネットワーク４００は、入来信号２０２を受信し、信号４３２をバイアス回路４４０に提供するように構成された電力検出器４３０を含み得、この信号４３２は、電力検出器４３０によって検出されるのに従って、入力信号２０２の電力のレベルを、バイアス回路４４０に示すように構成される。いくつかの実施形態では、電力検出器４３０は、バイアス回路４４０の一部であり得る。様々な実施形態において、ピーク検出器、包絡線検出器、抵抗器、または単に短絡回路などでも、当技術分野で使用されるようないずれの電力検出器も、電力検出器４３０として使用され得る。

適応型結合回路４５０は、バイアス回路４４０によって発生したバイアス信号４４２を適応型結合回路４５０によって修正して、バイアス信号４４２だけではなく、パワーアンプ２１０によって増幅される信号２０２の入力電力にも基づき得る修正バイアス信号４５２を生み出すことができるように、バイアス回路４４０の出力と、パワーアンプ２１０の入力とを結合するのに使用される回路であり得る。このために、適応型結合回路４５０は、適応型結合回路４５０のインピーダンス（例えば、抵抗）が入力信号２０２の電力に応じて変わり得るようなものであるように構成され得る。いくつかの実施形態では、この変動は、いくつかの実施形態では、適応型結合回路４５０のインピーダンスが、入力電力（すなわち、入力信号２０２の電力）のある値または第１の値範囲４０２で最も大きく、次に、入力電力の第２の値範囲４０４で徐々に小さくなり、最後に、入力電力のある値または第３の値範囲４０６で最も小さくなり得ることを示す、図４Ｂに示す曲線で概略的に示されるようなものであり得る。図４Ｂは、第２の範囲４０４におけるインピーダンスの直線的減少を示すが、様々な実施形態において、第２の範囲４０４におけるインピーダンスは、図４Ｂに示すもの以外の何らかの関数に従って減少する可能性がある。入力信号２０２の電力に基づいてそのインピーダンスを適応的に変えるように、適応型結合回路４５０を構成することによって、パワーアンプ２１０の電力と効率と直線性との釣り合い向上を実現することができる。

適応型結合回路４５０は、バイアス回路４４０とパワーアンプ２１０との間の可変絶縁レベル（例えば、適応的絶縁）をもたらす回路と見ることができ、この絶縁は、入力信号２０２の電力に左右される。

比較的低い入力電力では（例えば、第１の範囲４０２における）、適応型結合回路４５０は、バイアス回路４４０とパワーアンプ２１０との間に限りある最適な絶縁をもたらし得、この絶縁は、バイアス回路４４０によって付加され得る非直線性を制御し得る（例えば、低減または制限し得る）。このような入力電力では、適応型結合回路４５０は、バックオフ電力レベルにおけるパワーアンプ２１０の非直線性を低減するまたは無効にするように構成され得るプリディストーション回路として機能するように構成され得る。このために、低入力電力において、適応型結合回路４５０は、図４Ｂに示すように、適応型結合回路４５０のインピーダンスが比較的高い可能性があることを意味する比較的高い絶縁をもたらすように構成され得る。例えば、いくつかの実施形態では、比較的低い入力電力レベルでは、適応型結合回路４５０は、そこにあるすべての値および範囲を含む、約４０Ω〜６０Ωの抵抗を有するように構成され得る。

一方、比較的高い入力電力では（例えば、第３の範囲４０６における）、適応型結合回路４５０は、バイアス回路４４０とパワーアンプ２１０との間に最小限の絶縁しかもたらさないか、何も絶縁をもたらさないようにも構成され得、それにより、好都合にも、パワーアンプ２１０の出力電力および効率を高めることを可能にし得る。いくつかの実施形態では、このような高い入力電力では、例えば、１デシベル（ｄＢ）圧縮ポイント（Ｐ１ｄＢ）電力レベルに近い入力電力では、適応型結合回路４５０は、短絡回路として作用するように構成され得る（Ｐ１ｄＢは、パワーアンプ２１０のゲインがその一定値から１ｄＢ下がり得る出力電力レベルに相当し得る）。これは、比較的高い入力電力では、図４Ｂにも示すように、適応型結合回路４５０のインピーダンスが、比較的低い可能性があることを意味する。例えば、いくつかの実施形態では、比較的高い入力電力レベルでは、適応型結合回路４５０は、そこにあるすべての値とその範囲を含む、約１Ω〜３０Ωの抵抗を有するように構成され得る。

適応型結合回路４５０は、バイアス回路４４０によって発生したバイアス信号４４２を修正して、バイアス信号４４２に基づき、さらに入力信号２０２の電力レベルに基づく信号である修正バイアス信号４５２を発生させ得る。次に、修正バイアス信号４５２は、入力信号２０２および修正バイアス信号４５２を含む合成信号４６２を生み出すように、この合成を行うコンバイナ２６０により、図４に概略的に示しているように、入力信号２０２と合成され得る。次に、パワーアンプ２１０は、合成信号４６２を増幅して、増幅ＲＦ ＴＸ信号４１２（ＲＦ＿ｏｕｔ）を発生させるように構成される。ここでもまた、図２Ａでは、入力信号２０２と修正バイアス信号４５２との合成がパワーアンプ２１０の外側で行われるとして示されているが、いくつかの実施形態では、この合成は、パワーアンプ２１０内で行われ得る。言い換えれば、 いくつかの実施形態では、図４に示すように、パワーアンプ２１０が１つの合成信号４６２を受信する代わりに、パワーアンプ２１０が、入力信号２０２と修正バイアス信号４５２とを別々に受信し、増幅を行う一環としてそれらを合成し、増幅ＲＦ ＴＸ信号４１２を発生させるように構成され得る。したがって、通常、様々な実施形態において、入力信号２０２と修正バイアス信号４５２は、合成信号４６２として一緒に、または別々の信号として、パワーアンプ２１０の入力４１０に提供され得る。

本明細書に記載のように適応型結合回路４５０を実装することは、例えば、入力電力範囲に基づいて絶縁値を制御し得る、バイアス回路４４０とパワーアンプ２１０との間の適応型アイソレータを実現することによって、パワーアンプ２１０のＰ１ｄＢおよび直線性を高め得る。いくつかの実施形態では、適応型結合回路４５０の絶縁レベルは、バイアス回路４４０の非直線性を隔離し、パワーアンプ２１０のバックオフＯＩＰ３を高めるように、比較的低い入力電力レベルにおいて高い可能性がある。いくつかの実施形態では、適応型結合回路４５０の絶縁レベルは、例えば、バイアス偏りを可能にし、パワーアンプ２１０のＰ１ｄＢ、高電力直線性、および効率を高めるように、入力電力が高くなると下がる可能性がある。

本明細書に記載の原理に従って機能するように、適応型結合回路４５０をどのように実装することができるかには、多くの様々な手法があり、そのすべては、本開示の範囲内にある。例えば、いくつかの実施形態では、適応型結合回路４５０は、その抵抗器の抵抗値が、本明細書に記載のような入力信号２０２の電力レベルに左右されるように構成された適応型抵抗器として実装され得る。例えば、いくつかの実施形態では、このような適応型抵抗器の抵抗は、例えば、パワーアンプ２１０のＰＡバックオフＯＩＰ３に影響を及ぼすのを抑える、最小限にする、または避けるために、例えば、パワーアンプ２１０の入力から、バイアス回路４４０によって持ち込まれ得る非直線的歪みを切り離すように、比較的低い入力電力レベルにおいて約５０Ωであり得る。また、いくつかの実施形態では、このような適応型抵抗器の抵抗は、例えば、パワーアンプ２１０のＰ１ｄＢ、高電力直線性、および効率を高めるように、比較的高い入力電力レベルにおいて約、例えば２Ωであり得る。

どのように適応型結合回路４５０を実装することができるかのいくつかの実施形態例を、以下に説明する図５〜７に示す。

［適応型結合回路の実装形態例］

図５は、上記のような、パワーアンプ２１０と、バイアス回路４４０および適応型結合回路４５０を含むバイアスネットワーク４２０と、を含む、ＲＦ送信機５００の第１の例の概略図を示す（すなわち、ＲＦ送信機５００は、図４に示すＲＦ送信機４００の第１の実装形態例であり、ここでは、図４と図５とで同じ参照番号が図４に関連して説明したものと同じまたは類似の要素を指し、それにより、簡潔さの面から、図４に関して提供しているこれらの要素の説明をここでは繰り返さないようにする）。図５の例は、適応型結合回路４５０が、本開示のいくつかの実施形態により、ＰＭＯＳトランジスタを使用して実装され得ることを示し、適応型結合回路４５０のこのような例の詳細が、点線−破線輪郭で図５に中抜きした差し込み図５５０内で図５に示される。

図５に示すように、実装形態によっては、適応型結合回路４５０は、一対のソースとドレイン（Ｓ／Ｄ）端子５０２−１、５０２−２、およびゲート端子５０４を有する、トランジスタ５１０を含み得る。このように、トランジスタ５１０は、ＦＥＴである。知られているように、ＦＥＴでは、Ｓ／Ｄ端子部品のどの端子がソース端子であり、どの端子がドレイン端子であるかの指定は、互換性がある。したがって、これらの端子は、第１のＳ／Ｄ端子５０２−１および第２のＳ／Ｄ端子５０２−２と呼ばれることがあり、いくつかの実施形態では、第１のＳ／Ｄ端子５０２−１がソース端子であり得、第２のＳ／Ｄ端子５０２−２がドレイン端子であり得る一方、他の実施形態では、第１のＳ／Ｄ端子５０２−１がドレイン端子であり得、第２のＳ／Ｄ端子５０２−２がソース端子であり得る。

いくつかの実施形態では、トランジスタ５１０の第１のＳ／Ｄ端子５０２−１は、パワーアンプ２１０の入力信号２０２と入力４１０とに結合され得る一方（場合によると、図４に示すように、その間のコンバイナ２６０により）、第２のＳ／Ｄ端子５０２−２は、図５に示すように、バイアス回路４４０の出力４４２に結合され得る。図５に示す例では、トランジスタ５１０は、ＰＭＯＳトランジスタである。ＰＭＯＳトランジスタが、本質的に、そのＳ／Ｄ端子の一方における電圧に左右される抵抗を呈するため（ゲート端子の電圧に左右されるのに加え、例えば、ＰＭＯＳ抵抗は、ソース−ゲート電圧ＶＳＧに左右され得る）、パワーアンプ２１０によって増幅されることになる入力信号２０２にＰＭＯＳトランジスタのＳ／Ｄ端子の一方を結合することは、そのＳ／Ｄ端子の電圧が入力信号２０２に左右されることをもたらし、それが、事実上、ＰＭＯＳ抵抗器の抵抗を入力信号に左右されるようにする（具体的には、入力信号の電力に左右される）。同様に、ＰＭＯＳトランジスタの抵抗を入力信号の電力に左右されるようにすることで、バイアス回路によってバイアス信号に持ち込まれた非直線性の少なくともある程度を低減または最適化するように、バイアス回路によって発生したバイアス信号を修正することができ、その修正バイアス信号は、その後、パワーアンプに印加され得る。したがって、動作中、トランジスタ５１０の第１のＳ／Ｄ端子５０２−１と第２のＳ／Ｄ端子５０２−２との間を流れる電流は、その電流のＰＭＯＳトランジスタ５１０の抵抗への依存により、入力信号２０２の電力に左右される。結果として、修正バイアス信号４５２は、トランジスタ５１０の第１のＳ／Ｄ端子５０２−１における信号と見なすことができる。

また図５に示すように、トランジスタ５１０に加えて、適応型結合回路４５０は、トランジスタ５１０の第１のＳ／Ｄ端子５０２−１と第２のＳ／Ｄ端子５０２−２との間に結合され得る、抵抗器５１２をさらに含み得る。抵抗器５１２は、「シャント抵抗器」と呼ばれることもある。抵抗器５１２を含めることにより、好都合には、パワーアンプ２１０と適応型バイアス回路４４０との結合を制御することを可能にし得る（例えば、最小限の望ましい結合を設定する）。例えば、このような抵抗器は、低入力電力動作において有用であり得る、適応型結合回路４５０の最大限の抵抗を設定し得る。

また図５に示すように、トランジスタ５１０のゲート端子Ｖｇ５０４が、例えば、場合により、抵抗器Ｒｇ５１４を介して、または抵抗器Ｒｇ５１４に関連して、バイアス電圧Ｖｂ５２０（例えば、電流ミラーから、抵抗器ディバイダから、などのバイアス電圧）に結合され得、例えば、場合により、コンデンサＣｇ５１６を介して、またはコンデンサＣｇ５１６に関連して、接地電位５１８にも結合され得る。抵抗器５１４およびコンデンサ５１６のそれぞれは、任意であり、使用されている場合、実装形態によっては、例えば、抵抗の勾配を制御するためにＰＭＯＳゲート上のある程度の揺れを許すように、それらの値が最適化され得る。

他の実施形態では、バイアス回路４４０の他の実装形態が可能であり、本開示の範囲内であるが、図５は、トランジスタ５４０および抵抗器Ｒｂ５３６を含む回路として、バイアス回路４４０の１つの特定の例を示す。図５に示すように、バイアス回路４４０のこのような実施形態では、トランジスタ５４０の第１のＳ／Ｄ端子５４２−１が抵抗器５３６の第１の端子に結合され得る一方、抵抗器５３６の第２の端子が接地電位５３８に結合され得る。さらに図５に示すように、バイアス回路４４０のこのような実施形態では、トランジスタ５４０の第２のＳ／Ｄ端子５４２−２がＶＤＤ５４６に結合され得る一方、抵抗器５４０のゲート端子５４４がＶｂｉａｓ＿ＰＡ５４８（適応バイアスに印加されたバイアス電圧）に結合され得る。いくつかの実施形態では、 Ｖｂｉａｓ＿ＰＡ５４８は、バンドギャップ回路または一定ｇｍ（トランスコンダクタンス）バイアス回路から発生する可能性がある。

図６は、本開示のいくつかの実施形態による、ＮＭＯＳトランジスタ６１０を使用して実装された適応型結合回路６５０の概略図を示す。適応型結合回路６５０は、上記のＲＦ送信機４００の適応型結合回路４５０の第２の例であり、ここでは、図４と図６とで同じ参照番号が図４に関連して説明したものと同じまたは類似の要素を指し、それにより、簡潔さの面から、図４に関して提供しているこれらの要素の説明をここでは繰り返さないようにする。

図５に示すトランジスタ５１０と同様に、いくつかの実施形態では、トランジスタ６１０は、一対のＳ／Ｄ端子６０２−１、６０２−２、およびゲート端子６０４を含み得る。また図５に示すトランジスタ５１０と同様に、図６に示すように、いくつかの実施形態では、トランジスタ６１０の第１のＳ／Ｄ端子６０２−１は、パワーアンプ２１０の入力信号２０２と入力４１０とに結合され得る一方（場合によると、図４に示すように、その間のコンバイナ２６０により）、第２のＳ／Ｄ端子６０２−２は、バイアス回路４４０の出力４４２に結合され得る。図５とは対照的に、図６に示す例では、トランジスタ６１０は、ＮＭＯＳトランジスタであり、適応型結合回路６５０は、例えば、図６に示すように、電力検出器６３０の入力が入力信号２０２に結合されることによって、入力信号２０２の電力を確定するように構成された電力検出器６３０をさらに含み得る。いくつかの実施形態では、電力検出器６３０は、抵抗器または磁気カプラなどのカプラ６２８を使用して、入力信号２０２に結合され得る。いくつかの実施形態では、電力検出器６３０には、尖頭電力検出器、包絡線電力検出器、ＲＭＳ電力検出器などが含まれ得る。電力検出器６３０は、入力信号２０２の電力を示す信号６３２を発生させるように構成される。同様に、トランジスタ６１０のゲート端子６０４に印加される電圧Ｖｇが、信号６３２に基づくように（例えば、電力検出器６３０の出力６３２を、例えば、図６に示すように抵抗器Ｒｇ６１４を介して、ゲート端子６０４に結合することによって）、また、それにより、入力信号２０２の電力に左右されるように構成され得る。ＮＭＯＳトランジスタ６１０のゲート電圧Ｖｇを電力検出器６３０によって確定されるのに従った入力信号２０２の電力に左右されるようにすることは、その結果、ＮＭＯＳトランジスタ６１０の抵抗が、入力信号２０２の電力レベルに左右される、そのソース端子とドレイン端子６０２との間にどれくらいの電流が流れることができるかを定義することになる。パワーアンプ２１０によって増幅される入力信号２０２の電力レベルに左右される可変抵抗を有するように適応型結合回路６５０を構成することによって、適応型結合回路６５０は、バイアス信号４４２を修正して、適応型バイアス回路４４０によってバイアス信号４４２に持ち込まれた非直線性の少なくともある程度が低減または補正されている、例えば、第１のＳ／Ｄ端子６０２−１において、修正バイアス信号４５２を発生させ得る。

また図６に示すように、図５と同様に、トランジスタ６１０に加えて、適応型結合回路６５０は、トランジスタ６１０の第１のＳ／Ｄ端子６０２−１と第２のＳ／Ｄ端子６０２−２との間に結合され得る、抵抗器６１２をさらに含み得る。抵抗器５１２と同様に、抵抗器６１２を含めることで、好都合にも、パワーアンプ２１０と適応型バイアス回路４４０との結合を制御することが可能になり得る（例えば、最小限の望ましい結合を設定する）。例えば、抵抗器６１２を使用して、低入力電力動作時に有用であり得る適応型結合回路６５０の最大限の抵抗を設定し得る。

図６はさらに、トランジスタ６１０のゲート端子６０４が、場合によっては抵抗器Ｒｇ６１４と接地電位６１８との間のコンデンサ６１６を介して、接地電位６１８にさらに結合され得ることを示す。さらに、また図６に示すように、いくつかの実施形態では、入力２０２がコンデンサ６２６を介して第１のＳ／Ｄ端子６０２−１に結合され得る。使われていれば、抵抗器６１４およびコンデンサ６２６を使用して、検出器からの出力信号にフィルタを掛け、ＮＭＯＳゲート上のある程度の揺れを許し得るＮＭＯＳゲートインピーダンスを定義することができる。いくつかの実施形態では、コンデンサ６２６は、短絡回路に置き換えられ得る。

図６はまた、２つの差し込み図６７０および６８０（図６に示す破線−点線輪郭内）を示し、これらの図は、例えば適応型結合回路６５０の例で示しているように、ＮＭＯＳトランジスタおよび電力検出器を使用して、適応型結合回路４５０を実装することのさらなる詳細を説明するのに役立ち得る。差し込み図６７０は、曲線６７２を示し、この曲線６７２は、ＮＭＯＳトランジスタ６１０の抵抗（差し込み図６７０に示す座標系のｙ軸に「Ｒｎｍｏｓ」として表示）が、電力検出器６３０によって検出されるのに従った入力信号２０２の電力レベル（差し込み図６７０に示す座標系のｘ軸に「Ｖｄｅｔ」（例えば、検出器６３０の電圧出力）として表示）に応じてどのように変わり得るかの例を提供する。曲線６７２は、抵抗Ｒｎｍｏｓが入力信号２０２の電力が上がるにつれて下がるが、ただし直線的ではない可能性があることを示す。差し込み図６８０は、曲線６８２を示し、この曲線６８２は、電力検出器６３０の出力６３２（差し込み図６８０に示す座標系のｙ軸に「Ｖｄｅｔ」として表示）が、入力信号２０２の入力電力レベル（差し込み図６８０に示す座標系のｘ軸に「Ｐｉｎ」として表示）にどのように左右され得るかの例を提供する。曲線６８２は、入力信号２０２の電力が上がるにつれて、電力検出器出力Ｖｄｅｔが上がり得ることを示す。

図７は、本開示のいくつかの実施形態による、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの両方を使用して実装された適応型結合回路７５０の概略図を示す。適応型結合回路７５０は、上記のＲＦ送信機４００の適応型結合回路４５０の第３の例であり、ここでは、図４と図７とで同じ参照番号が図４に関連して説明したものと同じまたは類似の要素を指し、それにより、簡潔さの面から、これらの要素の説明をここでは繰り返さないようにする。また、いくつかの実施形態では、適応型結合回路７５０のＰＭＯＳトランジスタは、図５に示すようなＰＭＯＳトランジスタ５１０として実装され得、かつ／または適応型結合回路７５０のＮＭＯＳトランジスタは、上記の図６に示すようなＮＭＯＳトランジスタ６１０として実装され得る。したがって、図５、図６、および図７で同じ参照番号が図５および図６に関連して説明したものと同じまたは類似の要素を指し、それにより、簡潔さの面から、図５および図６に関して提供しているこれらの要素の説明をここでは繰り返さないようにする。

図７は、ＰＭＯＳトランジスタ５１０を備える適応型結合回路５５０がＮＭＯＳトランジスタ６１０を備える適応型結合回路６５０と組み合わされている実施形態を示し、この図では、図５および図６で使用されているものと同じ図および参照番号を一貫して使用しているため、説明を要しない。図７で唯一異なる点は、適応型結合回路５５０内の抵抗器５１２として使用されているもの、また適応型結合回路６５０内の抵抗器６１２として使用されているものが、ここではＰＭＯＳ５１０とＮＭＯＳ６１０との間で共有される、１つの抵抗器７１２に置き換えられていることである。したがって、抵抗器７１２は、ＰＭＯＳトランジスタ５１０の第１のＳ／Ｄ端子５０２−１と第２のＳ／Ｄ端子５０２−２との間とともに、ＮＭＯＳトランジスタ６１０の第１のＳ／Ｄ端子６０２−１と第２のＳ／Ｄ端子６０２−２との間に結合され得る。

適応型結合回路７５０内にＰＭＯＳトランジスタ５１０およびＮＭＯＳトランジスタ６１０を含めることで、ＰＭＯＳトランジスタ５１０が本質的に、そのＳ／Ｄ端子のうちの１つが入力信号２０２に結合されると、電力に左右されるようになるからだけではなく、例えばＮＭＯＳトランジスタ６２０のゲート電圧を電力検出器６３０によって測定されるのに従った電力に基づくようにさせると、電力検出器６３０とともにＮＭＯＳトランジスタ６１０が、前記電力へのさらなる依存度をもたらし得ることから、好都合にも、結合回路７５０の抵抗が入力信号の前記電力に左右されることを確実にすることができる。

［適応型結合回路を備えるバイアスネットワークによってバイアスが掛けられるアンプの操作］

図８は、本開示のいくつかの実施形態による、適応型結合回路を使用してバイアス回路に結合されたパワーアンプを使用して入力信号を増幅するための方法８００を示すブロック図を提供する。方法８００のいくつかの動作が、図４に示すシステム構成要素に関連して説明されるが、通常、順番を問わず、これらの動作を行うように構成されたいずれのシステムも、本開示の範囲内にある。いくつかの実施形態では、ＲＦ送信機４００に関連付けられた制御ロジックは、方向８００の動作を制御するように構成され得る。

方法８００は、８０２で始めることができ、そこでは、バイアス回路がパワーアンプに対してバイアス信号を発生させる。例えば、８０２において、適応型バイアス回路４４０は、上記のように、パワーアンプ２１０に対してバイアス信号４４２を発生させるように構成され得る。

次に、８０４において、適応型結合回路が、８０２でバイアス回路によって発生したバイアス信号に基づき、またパワーアンプによって増幅される入力信号の電力にさらに基づき、修正バイアス信号を発生させ得る。例えば、８０４において、適応型結合回路４５０が、上記のように、バイアス信号４４２に基づき、また入力信号２０２の電力に基づき、修正バイアス信号４５２を発生するように構成され得る。

８０６において、パワーアンプが、８０４で発生した修正バイアス信号によってバイアスが掛けられている間に入力信号を増幅し得る。例えば、８０６において、パワーアンプ２１０が、８０４で発生した修正バイアス信号４５２によってバイアスが掛けられている間に（例えば、修正バイアス信号４５２と合成される）入力信号２０２を増幅し、増幅ＲＦ ＴＸ信号４１２を発生させ得る。

図８には示していないが、方法８００は、ＲＦ送信機４００が、８０６でパワーアンプ２１０によって発生した増幅ＲＦ ＴＸ信号４１２を送信することをさらに含み得る。

［データ処理システム例］

図９は、本開示のいくつかの実施形態による、適応型結合回路を使用して、本明細書に記載のようなパワーアンプに修正バイアス信号を提供するバイアスネットワークの、例えば図４〜図８に関連して説明したようなバイアスネットワークの、少なくとも一部の実装形態を実装する、または制御するように構成され得るデータ処理システム９００の例を示すブロック図を提供する。例えば、いくつかの実施形態では、データ処理システム９００は、本明細書に記載のような適応型結合回路を使用するバイアスネットワークを実装することの少なくとも一部を制御するように構成された制御ロジックを実装し得る。

図９に示すように、データ処理システム９００は、システムバス９０６を通してメモリ素子９０４に結合された、少なくとも１つのプロセッサ９０２、例えばハードウェアプロセッサ９０２を含み得る。このように、データ処理システムは、プログラムコードをメモリ素子９０４内に格納し得る。また、プロセッサ９０２は、メモリ素子９０４からシステムバス９０６を介してアクセスされるプログラムコードを実行し得る。一態様において、データ処理システムは、プログラムコードを格納するかつ／または実行するのに適しているコンピュータとして実装され得る。ただし、データ処理システム９００が、本開示内で説明する機能を果たすことができる、プロセッサおよびメモリを含むいずれのシステムの形態でも実装され得ることを理解する必要がある。

いくつかの実施形態では、プロセッサ９０２は、本明細書で述べられているような働き、具体的には、適応型結合回路を使用して、修正バイアス信号を本明細書に記載のようなパワーアンプに提供する、バイアスネットワークを実装するかつ／または操作することに関係する働きを行うように、ソフトウェアまたはアルゴリズムを実行することができる。プロセッサ９０２には、非限定的な例として、マイクロプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ：Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ：Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、プログラマブルロジックアレイ（ＰＬＡ：Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ａｒｒａｙ）、特定用途向け集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、または仮想マシンプロセッサを含む、プログラマブルロジックを提供するハードウェア、ソフトウェア、またはファームウェアのいずれの組み合わせも含まれ得る。プロセッサ９０２は、プロセッサ９０２がメモリ素子９０４から読み取る、またはメモリ素子９０４に書き込むことができるように、例えばダイレクトメモリアクセス（ＤＭＡ：Ｄｉｒｅｃｔ−Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）構成でメモリ素子９０４に通信可能に結合され得る。

通常、メモリ素子９０４には、ダブルデータレート（ＤＤＲ：Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）ランダムアクセスメモリ（ＲＡＭ：Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、シンクロナスＲＡＭ（ＳＲＡＭ：Ｓｙｎｃｈｒｏｎｏｕｓ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ダイナミックＲＡＭ（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フラッシュ、読み取り専用メモリ（ＲＯＭ：Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）、光媒体、仮想メモリ領域、磁気メモリ、またはテープメモリを含む適切ないずれの揮発性もしくは不揮発性のメモリテクノロジーも、あるいは他の適切ないずれのテクノロジーも含まれ得る。特記なき限り、本明細書で述べられるメモリ素子のいずれも、広義の用語「メモリ」内に包含されるものとして解釈されるべきである。データ処理システム９００の構成要素のいずれかとの間で測定、処理、追跡、または送信が行われる情報は、そのすべてが適切ないずれの時間枠でも参照することができる、任意のデータベース、レジスタ、制御リスト、キャッシュ、または記憶域構造において提供される可能性がある。このような記憶域選択肢のいずれも、本明細書で使用される際の広義の用語「メモリ」内に含まれ得る。同様に、本明細書に記載の潜在的な処理要素、モジュール、および機械のいずれも、広義の用語「プロセッサ」内に包含されるものとして解釈されるべきである。本明細書の図に示す要素のいずれも、例えば、図４〜図７に示す回路／構成要素のいずれも、それらが、例えば、これらの要素のうちの別の要素のデータ処理システム９００と通信することができるように、ネットワーク環境において、データまたは情報を受信する、送信する、かつ／または伝えるのに適したインターフェースを含むこともできる。

特定の実装形態例では、本明細書で概略を述べているように、適応型結合回路を使用して、修正バイアス信号をパワーアンプに提供する、バイアスネットワークを実装するための機構が、非一時的媒体を含み得る、１つ以上の有形の媒体に符号化されたロジック、例えばＡＳＩＣ内に提供された埋め込みロジック、ＤＳＰ命令、プロセッサによって実行されるソフトウェア（潜在的に、オブジェクトコードおよびソースコードを含む）、または他の同様な機械などによって実装され得る。これらの例のいくつかでは、例えば図９に示すメモリ素子９０４などのメモリ素子は、本明細書に記載の動作に使用されるデータまたは情報を格納することができる。これには、本明細書に記載の働きを遂行するように実行される、ソフトウェア、ロジック、コード、またはプロセッサ命令を格納することができるメモリ素子が含まれる。プロセッサは、データまたは情報に関連付けられたどのような類の命令も実行して、本明細書に詳しく述べている動作を達成することができる。一例では、例えば図９に示すプロセッサ９０２などのプロセッサは、ある状態または物事から別の状態または物事に要素または事柄（例えば、データ）を変換することができる。別の例では、本明細書に概略を述べている働きが、固定ロジックまたはプログラマブルロジック（例えば、プロセッサによって実行されるソフトウェア／コンピュータ命令）を用いて実装され得、本明細書で特定されている要素は、ある種のプログラマブルプロセッサ、プログラマブルデジタルロジック（例えば、ＦＰＧＡ、ＤＳＰ、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ：Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）、電気的に消去可能なプログラマブル読み取り専用メモリ（ＥＥＰＲＯＭ：Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ））、またはデジタルロジック、ソフトウェア、コード、電子命令、もしくはそれらの適切ないずれの組み合わせも含むＡＳＩＣである可能性がある。

メモリ素子９０４には、例えばローカルメモリ９０８などの１つ以上の物理メモリデバイス、および１つ以上の大容量記憶デバイス９１０が含まれ得る。ローカルメモリは、プログラムコードの実際の実行中に一般的に使用されるＲＡＭまたは他の非永続的デバイスに相当し得る。大容量記憶デバイスは、ハードドライブまたは他の永続的なデータ記憶デバイスとして実装され得る。処理システム９００は、実行中にプログラムコードを大容量記憶デバイス９１０から取り出さなければならない回数を減らすために、少なくとも一部のプログラムコードの一時的な記憶域を提供する１つ以上のキャッシュメモリ（図示せず）も含み得る。

図９に示すように、メモリ素子９０４は、アプリケーション９１８を格納し得る。様々な実施形態において、アプリケーション９１８は、ローカルメモリ９０８に、１つ以上の大容量記憶デバイス９１０に、またはローカルメモリおよび大容量記憶デバイスから離れて、格納され得る。データ処理システム９００がさらに、アプリケーション９１８の実行を容易にすることができるオペレーティングシステム（図９には図示せず）を実行し得ることが理解されるべきである。実行可能プログラムコードの形態で実装されるアプリケーション９１８は、データ処理システム９００によって、例えばプロセッサ９０２によって実行され得る。アプリケーションを実行するのに応答して、データ処理システム９００は、本明細書に記載の１つ以上の動作または方法ステップを行うように構成され得る。

入力デバイス９１２および出力デバイス９１４として描写される入力／出力（Ｉ／Ｏ：Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）デバイス が、場合により、データ処理システムに結合され得る。入力デバイスの例には、キーボード、マウスなどのポインティングデバイスなどが含まれ得るが、これらに限定されるわけではない。出力デバイスの例には、モニタもしくはディスプレイ、スピーカなどが含まれ得るが、これらに限定されるわけではない。いくつかの実施形態では、出力デバイス９１４は、プラズマディスプレイ、液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）ディスプレイ、エレクトロルミネセンス（ＥＬ：ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｔ）ディスプレイ、または、ダイヤル、気圧計、もしくはＬＥＤなどの他のあらゆるインジケータなど、どんなタイプのスクリーンディスプレイでもあり得る。実装形態によっては、このシステムは、出力デバイス９１４用のドライバ（図示せず）を含み得る。入力および／または出力デバイス９１２、９１４は、直接かまたは介在するＩ／Ｏコントローラを通して、データ処理システムに結合され得る。

一実施形態において、入力デバイスおよび出力デバイスは、組み合わせ入力／出力デバイス（入力デバイス９１２および出力デバイス９１４を取り囲む破線で図９に示す）として実装され得る。このような組み合わせデバイスの例には、「タッチスクリーンディスプレイ」または単に「タッチスクリーン」と呼ばれることもある、タッチセンシティブディスプレイがある。このような実施形態では、デバイスへの入力は、例えばスタイラスまたはユーザの指などの物理的対象のタッチスクリーンディスプレイ上のまたはその近くでの動きによってもたらされ得る。

場合により、ネットワークアダプタ９１６も、それが介在するプライベートネットワークまたはパブリックネットワークを介して、他のシステム、コンピュータシステム、遠隔ネットワークデバイス、および／または遠隔記憶デバイスに結合されるのを可能にするように、データ処理システムに結合され得る。ネットワークアダプタは、前記システム、デバイスおよび／またはネットワークによって、データ処理システム９００に送信されるデータを受信するためのデータ受信機と、データ処理システム９００から前記システム、デバイス、および／またはネットワークにデータを送信するためのデータ送信機と、を備え得る。モデム、ケーブルモデム、およびイーサネットカードは、データ処理システム９００で使用され得る様々なタイプのネットワークアダプタの例である。

［選択例］

例１は、アンプが、パワーアンプ（例えば、Ｄｏｈｅｒｔｙアンプ、クラスＡアンプ、クラスＢアンプ、クラスＡＢアンプ、またはクラスＣアンプ）、リニアアンプ、低ノイズアンプ、または可変ゲインアンプのうちの１つであり得る、アンプ用のバイアスネットワークを提供する。バイアスネットワークは、アンプに対してバイアス信号を発生させるように構成された適応型バイアス回路と、適応型バイアス回路をアンプに結合して、アンプへのバイアス信号の提供を可能にするように構成された結合回路と、を備え、結合回路のインピーダンスが、アンプによって増幅される入力信号の電力レベルに左右されるように構成される（すなわち、結合回路は、適応型結合回路である）。

例２は、入力信号の電力レベルが第１の電力レベルであるときには、結合回路のインピーダンスが第１のインピーダンスであり、かつ入力信号の電力レベルが第１の電力レベルよりも高い第２の電力レベルであるときには、結合回路のインピーダンスが、第１のインピーダンスよりも低い第２のインピーダンスであるように、結合回路が構成される、例１に記載のバイアスネットワークを提供する。

例３は、結合回路が、適応型バイアス回路の出力に結合された入力であって、適応型バイアス回路によって発生したバイアス信号が適応型バイアス回路の出力に提供される、入力と、アンプへの入力に結合された出力と、を含む、例１または２に記載のバイアスネットワークを提供する。

例４は、結合回路が、入力信号の電力レベルに左右される可変抵抗または可変インピーダンスを呈するように構成される、例１〜３のいずれか一例に記載のバイアスネットワークを提供する。

例５は、結合回路が、トランジスタと、トランジスタのソース端子とドレイン端子との間に結合された抵抗器と、を含み、一対のソース端子およびドレイン端子の第１のＳ／Ｄ端子がアンプの入力に結合され、この対の第２のＳ／Ｄ端子がバイアス回路の出力に結合される、例１〜４のいずれか一例に記載のバイアスネットワークを提供する。

例６は、トランジスタの第１のＳ／Ｄ端子がさらに入力信号に結合される、例５に記載のバイアスネットワークを提供する。

例７は、動作中、トランジスタの第１のＳ／Ｄ端子と第２のＳ／Ｄ端子との間を流れる電流が、入力信号の電力に左右される、例５または６に記載のバイアスネットワークを提供する。

例８は、アンプが、パワーアンプ（例えば、Ｄｏｈｅｒｔｙアンプ、クラスＡアンプ、クラスＢアンプ、クラスＡＢアンプ、またはクラスＣアンプ）、リニアアンプ、低ノイズアンプ、または可変ゲインアンプのうちの１つであり得る、アンプ用のバイアスネットワークを提供する。バイアスネットワークは、バイアス回路の出力においてバイアス信号を提供するように構成されたバイアス回路と、バイアス回路の出力とアンプの入力との間に結合された結合回路と、を含む。このようなバイアス回路では、結合回路は、トランジスタを含み、トランジスタは、ソース端子およびドレイン端子を含み、トランジスタのソース端子またはドレイン端子の第１の端子が、アンプの入力に、またアンプによって増幅される入力信号のソースに、結合され、トランジスタのソース端子またはドレイン端子の第２の端子がバイアス回路の出力に結合される。

例９は、トランジスタが、ＮＭＯＳトランジスタであり、結合回路が、アンプによって増幅される入力信号の電力を確定するように構成された電力検出器をさらに含み、ＮＭＯＳトランジスタのゲート端子に印加されるゲート電圧が電力検出器によって確定された電力に基づく、例８に記載のバイアスネットワークを提供する。

例１０は、電力検出器の入力が入力信号に結合され、電力検出器の出力がＮＭＯＳトランジスタのゲート端子に結合される、例９に記載のバイアスネットワークを提供する。

例１１は、結合回路が、ＮＭＯＳトランジスタのソース端子とドレイン端子との間に結合された抵抗器をさらに含む、例１０に記載のバイアスネットワークを提供する。

例１２は、トランジスタが、ＰＭＯＳトランジスタである、例８に記載のバイアスネットワークを提供する。

例１３は、結合回路が、ＰＭＯＳトランジスタのソース端子とドレイン端子との間に結合された抵抗器をさらに含む、例１２に記載のバイアスネットワークを提供する。

例１４は、ＰＭＯＳトランジスタが、結合回路の第１のトランジスタであり、結合回路が、ＮＭＯＳトランジスタである第２のトランジスタをさらに含み、ＮＭＯＳトランジスタが、ソース端子およびドレイン端子を含み、ＮＭＯＳトランジスタのソース端子またはドレイン端子の第１の端子が、ＰＭＯＳトランジスタのソース端子またはドレイン端子の第１の端子に結合され（またそれにより、アンプの入力に、またアンプによって増幅される入力信号のソースにも結合され）、ＮＭＯＳトランジスタのソース端子またはドレイン端子の第２の端子が、ＰＭＯＳトランジスタのソース端子またはドレイン端子の第２の端子に結合される（またそれにより、バイアス回路の出力にも結合される）、例１２に記載のバイアスネットワークを提供する。

例１５は、結合回路が、アンプによって増幅される入力信号の電力を確定するように構成された電力検出器をさらに含み、ＮＭＯＳトランジスタのゲート端子に印加されるゲート電圧が、電力検出器によって確定される電力に基づく、例１４に記載のバイアスネットワークを提供する。

例１６は、結合回路が、抵抗器をさらに含み、抵抗器が第１の端および第２の端を含み、抵抗器の第１の端が、ＮＭＯＳトランジスタのソース端子またはドレイン端子の第１の端子のそれぞれに、またＰＭＯＳトランジスタのソース端子またはドレイン端子の第１の端子に結合され、抵抗器の第２の端が、ＮＭＯＳトランジスタのソース端子またはドレイン端子の第２の端子のそれぞれに、またＰＭＯＳトランジスタのソース端子またはドレイン端子の第２の端子に結合される、例１５に記載のバイアスネットワークを提供する。

例１７は、パワーアンプ（例えば、Ｄｏｈｅｒｔｙアンプ、クラスＡアンプ、クラスＢアンプ、クラスＡＢアンプ、またはクラスＣアンプ）、リニアアンプ、低ノイズアンプ、または可変ゲインアンプなどのアンプ用のバイアスネットワークを提供する。バイアスネットワークは、バイアス信号を発生させるように構成されたバイアス回路と、バイアス回路からアンプへのバイアス信号の提供を可能にするように、バイアス回路の出力とアンプの入力との間に結合された結合回路であって、結合回路のインピーダンスがアンプによって増幅される入力信号の電力レベルに左右される、結合回路と、を含む。

例１８は、バイアスネットワークが、例１〜１７のいずれか一例に記載の、例えば例１〜１６のいずれか一例に記載のバイアスネットワークである、例１７に記載のバイアスネットワークを提供する。

例１９は、アンプおよびアンプ用のバイアスネットワークを含む無線周波数デバイスを提供し、バイアスネットワークが、アンプに対してバイアス信号を発生させるように構成された適応型バイアス回路と、アンプに修正バイアス信号を提供するように構成された結合回路と、を含み、修正バイアス信号が、適応型バイアス回路によって発生したバイアス信号に基づき、アンプによって増幅される入力信号の電力レベルにさらに基づく。

例２０は、アンプが、パワーアンプ（例えば、Ｄｏｈｅｒｔｙアンプ、クラスＡアンプ、クラスＢアンプ、クラスＡＢアンプ、またはクラスＣアンプ）、リニアアンプ、低ノイズアンプ、または可変ゲインアンプのうちの１つである、例１９に記載のＲＦデバイスを提供する。

例２１は、無線周波数デバイスがモバイルデバイス（例えば、無線セルラネットワークのＵＥ）である、例１９または２０に記載のＲＦデバイスを提供する。

例２２は、無線周波数デバイスが、無線セルラネットワークの基地局、またはケーブル通信ネットワークの送信機である、例１９または２２に記載のＲＦデバイスを提供する。

例２３は、バイアスネットワークが、例１〜２２のいずれか一例に記載の、例えば例１〜１８のいずれか一例に記載のバイアスネットワークである、例１９〜２２のいずれか一例に記載のＲＦデバイスを提供する。

例２４は、アンプを含む無線周波数デバイスを操作する方法を提供する。方法は、バイアス回路および結合回路を含むバイアスネットワークを提供することと、アンプに対してバイアス信号を発生させるようにバイアス回路を制御することと、バイアス回路によって発生したバイアス信号に基づいて、修正バイアス信号を発生させるように結合回路を制御することであって、修正バイアス信号が、結合回路のインピーダンスにさらに基づき、結合回路のインピーダンスがアンプによって増幅される入力信号の電力レベルに左右されるように、結合回路が構成される、制御することと、アンプが修正バイアス信号に基づく信号によってバイアスが掛けられている間に、入力信号を増幅するようにアンプを制御することと、を含む。

例２５は、バイアスネットワークが、例１〜２４のいずれか一例に記載の、例えば例１〜１８のいずれか一例に記載のバイアスネットワークであり、かつ／または無線周波数デバイスが、例１〜２４のいずれか一例に記載の、例えば例１９〜２３のいずれか一例に記載の無線周波数デバイスである、例２４に記載の方法を提供する。

例２６は、プロセッサによって実行されると、例２４または２５による方法の動作を行うように動作可能である実行用の命令を含む非一時的コンピュータ可読記憶媒体を提供する。

さらなる例において、例２６に記載の非一時的コンピュータ可読記憶媒体は、例１〜２６のいずれか一例に記載のバイアスネットワークおよび／または無線周波数デバイスのいずれかの部分によって行われる動作を行うのに使用可能である命令をさらに含み得る。

［変形形態および実装形態］

本開示の実施形態について、図１〜９に示したような例示的な実装形態に関して上に説明したが、当業者であれば、上記の様々な教示が多種多様な他の実装形態にも適用可能であることが分かるであろう。例えば、本明細書で提供している説明は、本開示の実施形態を示すための１つの特定の例としての役割を果たすパワーアンプだけではなく、低ノイズアンプ、リニアアンプ、または可変ゲインアンプなどの他のいずれのタイプのアンプにも適用可能である。別の例では、本明細書で提供している説明は、無線通信システムの１つの例（具体的には、例えば、約５〜１５ミリの範囲の波長に対応する、約２０〜約６０ＧＨｚの範囲の周波数の高周波／短波長スペクトルの例）を提供する５Ｇシステムだけではなく、Ｗｉ−Ｆｉテクノロジー（例えば、約１２ｃｍの波長に対応する２．４ＧＨｚの周波数帯域、または約５ｃｍの波長に対応する５．８ＧＨｚスペクトルの周波数帯域）、またはＢｌｕｅｔｏｏｔｈテクノロジー（例えば、約１２ｃｍの波長に対応する約２．４〜約２．４８５ＧＨｚの周波数帯域）などが挙げられるが、これらに限定されるものではない、他の無線通信システムにも適応可能である。また別の例では、本明細書で提供している説明は、無線通信システムだけではなく、レーダーシステム、自動車レーダー、およびケーブル通信システム（例えば、ケーブルテレビシステムなど）など、アンプが使用され得る他のいずれのシステムにも適用可能である。

ある状況では、本明細書で述べた特徴は、自動車システム、医療システム、科学機器、無線および有線通信、ラジオ、レーダー、ならびにデジタル処理ベースのシステムに適用可能であり得る。

上記の実施形態の考察では、特定の回路網のニーズに合わせるために、位相シフタ、周波数ミキサ、トランジスタ、抵抗器、コンデンサ、電力検出器、アンプ、および／または他の構成要素などのシステムの構成要素をたやすく取り替えるか、置換するか、それとも改造することができる。また、補完的な電子デバイス、ハードウェア、ソフトウェアなどの使用が、適応型結合回路を使用して、本明細書に記載のようなパワーアンプに修正バイアス信号を提供する、バイアスネットワークに関係する本開示の教示を実装するのに等しく実行可能な選択肢を提供する。

適応型結合回路を使用して、本明細書で提案するようなパワーアンプに修正バイアス信号を提供するバイアスネットワークを実装するための様々なシステムの部品には、本明細書に記載の機能を行うための電子回路網を含めることができる。場合によっては、システムの１つ以上の部品が、本明細書に記載の機能を果たすように特別に構成されたプロセッサによって提供され得る。例えば、プロセッサは、１つ以上の特定用途向け構成要素を含み得、または本明細書に記載の機能を果たすように構成されるプログラマブルロジックゲートを含み得る。回路網は、アナログドメイン、デジタルドメイン、またはミックスドシグナルドメインで動作することができる。場合によっては、プロセッサは、非一時的コンピュータ可読記憶媒体に格納された１つ以上の命令を実行することによって、本明細書に記載の機能を果たすように構成され得る。

１つの実施形態例では、本図の電気回路が、関連の電子デバイスの基板にいくつでも実装され得る。基板は、電子デバイスの内部電子システムの様々な構成要素を収容することができ、またさらに、他の周辺機器用のコネクタを提供することができる、一般的な回路基板であり得る。より具体的には、基板は、それによりシステムの他の構成要素が電気的に通信することができる、電気接続部を提供することができる。適切ないずれのプロセッサ（ＤＳＰ、マイクロプロセッサ、サポーティングチップセットなどを含む）、コンピュータ可読非一時的メモリ素子なども、特定の構成ニーズ、処理要求、コンピュータ設計などに基づいて、基板に適切に結合され得る。外部記憶域、追加センサ、オーディオ／ビデオディスプレイ用のコントローラ、および周辺機器などの他の構成要素は、ケーブルを介して、プラグインカードとして基板に取り付けられ得、または基板そのものに組み込まれ得る。様々な実施形態において、本明細書に記載の機能性は、これらの機能をサポートする構造に配置された１つ以上の構成可能な（例えば、プログラム可能な）要素内で作動するソフトウェアまたはファームウェアとして、エミュレーション形式で実装され得る。エミュレーションを提供するソフトウェアまたはファームウェアは、プロセッサがこれらの機能性を果たすのを可能にするための命令を含む非一時的コンピュータ可読記憶媒体に提供され得る。

別の実施形態例では、本図の電気回路は、独立型モジュール（例えば、特定のアプリケーションまたは機能を行うように構成された関連の構成要素および回路網を備えるデバイス）として実装され得るか、または電子デバイスの特定用途向けハードウェアへのプラグインモジュールとして実装され得る。本開示の特定の実施形態は、その一部または全体が、システムオンチップ（ＳＯＣ：Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）パッケージに難なく含まれ得ることに留意されたい。ＳＯＣは、コンピュータまたは他の電子システムの構成要素を１つのチップに統合するＩＣに相当する。これには、デジタル機能、アナログ機能、ミックスドシグナル機能、そして多くの場合ＲＦ機能が含まれることがあり、これらの機能はすべて１つのチップ基板上で提供され得る。他の実施形態は、１つの電子パッケージ内に位置し、電子パッケージを通して互いに密接に相互作用するように構成された、複数の別個のＩＣを有するマルチチップモジュール（ＭＣＭ：Ｍｕｌｔｉ−Ｃｈｉｐ−Ｍｏｄｕｌｅ）を含み得る。

また、本明細書で概略を述べた仕様、寸法、および関係（例えば、図１〜９のシステムに示されている構成要素の個数）は、単に、例および教示のみを目的として提供されていることに留意することが不可欠である。このような情報は、本開示の趣旨、または添付の請求項の範囲から逸脱することなく、大幅に変更される可能性がある。適切などのようなやり方でもシステムを１つにまとめることができることが理解されるべきである。同様の設計代替案に沿って、本図の図示された回路、構成要素、モジュール、および要素のいずれも、様々な可能な構成で組み合わせることができ、これらのすべては、明らかに、本明細書の広義の範囲内にある。以上の説明において、実施形態例が、特定のプロセッサおよび／または構成要素配置に関して説明された。添付の請求項の範囲から逸脱しない限り、このような実施形態に対して様々な修正および変更を加えることができる。したがって、説明および図面は、制限的な意味ではなく、例示的な意味で捉えられるべきである。

また、適応型結合回路を使用して、修正バイアス信号を本明細書で提案したようなパワーアンプに提供する、バイアスネットワークを実現することに関係する機能が、ＲＦシステムによって、またはＲＦシステム内で実行され得る考えられる機能の一部しか示していないことに注意することが重要である。これらの働きのいくつかを、適宜、削除または取り除いてもよく、または本開示の範囲を逸脱しない限り、これらの働きを大幅に修正または変更してもよい。本開示の教示から逸脱しない限り、適切ないずれの配置、時系列、構成、およびタイミング機構も提供され得るという点で、本明細書に記載の実施形態によって、十分な柔軟性がもたらされる。

１００ アンテナ装置
１１０ アンテナアレイ
１１２ アンテナ素子
１２０ ビームフォーマアレイ
１２２ ビームフォーマ
１２４ スイッチ
１２６ 位相シフタ
１２８ 可変ゲインアンプ
１３０ 位相シフタ
１４０ ダウンコンバータ（ＵＤＣ：Ｕｐ／Ｄｏｗｎ Ｃｏｎｖｅｒｔｅｒ）回路
１４２ アンプ
１４４ ミキサ
１４６ パワーアンプ
１４８ ミキサ
１５０ 位相シフトモジュール
１６０ 信号
２００ 送信機
２０２ 入力信号
２１０ パワーアンプ
２１２ 信号
２２０ バイアスネットワーク
２３０ 電力検出器
２４０ バイアス回路
２４２ バイアス信号
２５０ 固定抵抗器
２５２ 修正バイアス信号
２６２ 合成信号
４００ 送信機
４００ バイアスネットワーク
４０２ 第１の範囲
４０４ 第２の範囲
４０６ 第３の範囲
４１０ 入力
４１２ 信号
４２０ バイアスネットワーク
４３０ 電力検出器
４４０ 適応型バイアス回路
４４２ バイアス信号
４５０ 適応型結合回路
４５２ 修正バイアス信号
４６２ 合成信号
５００ 送信機
５１０ トランジスタ
５１２ 抵抗器
５１４ 抵抗器
５１８ 接地電位
５３６ 抵抗器
５４０ 抵抗器
５４０ トランジスタ
５５０ 適応型結合回路
５５０ 備える適応型結合回路
６０４ ゲート端子
６１０ トランジスタ
６１２ 抵抗器
６１４ 抵抗器
６１８ 接地電位
６２０ トランジスタ
６２６ コンデンサ
６３０ 電力検出器
６５０ 適応型結合回路
７１２ 抵抗器
７５０ 適応型結合回路
９００ データ処理システム
９０２ プロセッサ
９０４ メモリ素子
９０６ システムバス
９０８ ローカルメモリ
９１２ 入力デバイス
９１４ 出力デバイス
９１６ ネットワークアダプタ
９１８ アプリケーション

Claims (20)

1. アンプ用のバイアスネットワークであって、前記バイアスネットワークが、
   アンプに対してバイアス信号を発生させるように構成された適応型バイアス回路と、
   前記適応型バイアス回路を前記アンプに結合して、前記アンプへの前記バイアス信号の提供を可能にするように構成された結合回路と、
   を備え、
   前記結合回路のインピーダンスが、前記アンプによって増幅される入力信号の電力レベルに左右されるように、前記結合回路が構成される、バイアスネットワーク。
2. 前記入力信号の前記電力レベルが第１の電力レベルであるときには、前記結合回路の前記インピーダンスが第１のインピーダンスであり、
   前記入力信号の前記電力レベルが第１の電力レベルよりも高い第２の電力レベルであるときには、前記結合回路の前記インピーダンスが、前記第１のインピーダンスよりも低い第２のインピーダンスである
   ように、前記結合回路が構成される、請求項１に記載のバイアスネットワーク。
3. 前記結合回路が、
   前記適応型バイアス回路の出力に結合された、入力と、
   前記アンプへの入力に結合された、出力と、
   を含む、請求項１に記載のバイアスネットワーク。
4. 前記結合回路が、前記入力信号の前記電力レベルに左右される可変抵抗を呈するように構成される、請求項１に記載のバイアスネットワーク。
5. 前記結合回路が、トランジスタと、前記トランジスタのソース端子とドレイン端子との間に結合された抵抗器と、を含み、一対の前記ソース端子および前記ドレイン端子の第１のソースまたはドレイン（Ｓ／Ｄ）端子が前記アンプの入力に結合され、この対の第２のＳ／Ｄ端子が前記バイアス回路の出力に結合される、請求項１に記載のバイアスネットワーク。
6. 前記トランジスタの前記第１のＳ／Ｄ端子が、さらに前記入力信号に結合される、請求項５に記載のバイアスネットワーク。
7. 動作中、前記トランジスタの前記第１のＳ／Ｄ端子と前記第２のＳ／Ｄ端子との間を流れる電流が、前記入力信号の電力に左右される、請求項５に記載のバイアスネットワーク。
8. アンプ用のバイアスネットワークであって、前記バイアスネットワークが、
   前記バイアス回路の出力においてバイアス信号を提供するように構成されたバイアス回路と、
   前記バイアス回路の前記出力とアンプの入力との間に結合された、結合回路と、
   を備え、
   前記結合回路がトランジスタを含み、
   前記トランジスタがソース端子およびドレイン端子を含み、
   前記トランジスタの前記ソース端子または前記ドレイン端子の第１の端子が、前記アンプの前記入力に、また前記アンプによって増幅される入力信号に結合され、
   前記トランジスタの前記ソース端子または前記ドレイン端子の第２の端子が、前記バイアス回路の前記出力に結合される、バイアスネットワーク。
9. 前記トランジスタが、Ｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタであり、
   前記結合回路が、前記アンプによって増幅される前記入力信号の電力を確定するように構成された電力検出器をさらに含み、
   前記ＮＭＯＳトランジスタのゲート端子に印加されるゲート電圧が前記電力に基づく、請求項８に記載のバイアスネットワーク。
10. 前記電力検出器の入力が前記入力信号に結合され、
    前記電力検出器の出力が前記ＮＭＯＳトランジスタの前記ゲート端子に結合される、請求項９に記載のバイアスネットワーク。
11. 前記結合回路が、前記ＮＭＯＳトランジスタの前記ソース端子と前記ドレイン端子との間に結合された抵抗器をさらに含む、請求項１０に記載のバイアスネットワーク。
12. 前記トランジスタが、Ｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタである、請求項８に記載のバイアスネットワーク。
13. 前記結合回路が、前記ＰＭＯＳトランジスタの前記ソース端子と前記ドレイン端子との間に結合された抵抗器をさらに含む、請求項１２に記載のバイアスネットワーク。
14. 前記ＰＭＯＳトランジスタが前記結合回路の第１のトランジスタであり、
    前記結合回路が、Ｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタである第２のトランジスタをさらに含み、
    前記ＮＭＯＳトランジスタがソース端子およびドレイン端子を含み、
    前記ＮＭＯＳトランジスタの前記ソース端子または前記ドレイン端子の第１の端子が、前記ＰＭＯＳトランジスタの前記ソース端子または前記ドレイン端子の前記第１の端子に結合され、
    前記ＮＭＯＳトランジスタの前記ソース端子または前記ドレイン端子の第２の端子が、前記ＰＭＯＳトランジスタの前記ソース端子または前記ドレイン端子の前記第２の端子に結合される、請求項１２に記載のバイアスネットワーク。
15. 前記結合回路が、前記アンプによって増幅される前記入力信号の電力を確定するように構成された電力検出器をさらに含み、
    前記ＮＭＯＳトランジスタのゲート端子に印加されるゲート電圧が前記電力に基づく、請求項８に記載のバイアスネットワーク。
16. 前記結合回路が抵抗器をさらに含み、
    前記抵抗器が第１の端および第２の端を含み、
    前記抵抗器の前記第１の端が、前記ＮＭＯＳトランジスタの前記ソース端子または前記ドレイン端子の前記第１の端子に、また前記ＰＭＯＳトランジスタの前記ソース端子または前記ドレイン端子の前記第１の端子に結合され、
    前記抵抗器の前記第２の端が、前記ＮＭＯＳトランジスタの前記ソース端子または前記ドレイン端子の前記第２の端子のそれぞれに、また前記ＰＭＯＳトランジスタの前記ソース端子または前記ドレイン端子の前記第２の端子に結合される、請求項１５に記載のバイアスネットワーク。
17. アンプと、
    前記アンプ用のバイアスネットワークと、
    を備える無線周波数デバイスであって、前記バイアスネットワークが、
    前記アンプに対してバイアス信号を発生させるように構成された適応型バイアス回路、および
    修正バイアス信号を前記アンプに提供するように構成された結合回路を含み、
    前記修正バイアス信号が、前記バイアス信号に基づき、前記アンプによって増幅される入力信号の電力レベルにさらに基づく、無線周波数デバイス。
18. 前記アンプが、パワーアンプ、Ｄｏｈｅｒｔｙアンプ、クラスＡアンプ、クラスＢアンプ、クラスＡＢアンプ、クラスＣアンプ、リニアアンプ、低ノイズアンプ、または可変ゲインアンプのうちの１つである、請求項１７に記載の無線周波数デバイス。
19. 前記無線周波数デバイスが、モバイルデバイスである、請求項１７に記載の無線周波数デバイス。
20. 前記無線周波数デバイスが、無線セルラネットワークの基地局またはケーブル通信ネットワークの送信機である、請求項１７に記載の無線周波数デバイス。