CN218514356U - 功率放大器pa - Google Patents
功率放大器pa Download PDFInfo
- Publication number
- CN218514356U CN218514356U CN202122312358.6U CN202122312358U CN218514356U CN 218514356 U CN218514356 U CN 218514356U CN 202122312358 U CN202122312358 U CN 202122312358U CN 218514356 U CN218514356 U CN 218514356U
- Authority
- CN
- China
- Prior art keywords
- signal
- power
- output
- bias
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003044 adaptive effect Effects 0.000 claims abstract description 221
- 230000008878 coupling Effects 0.000 claims description 221
- 238000010168 coupling process Methods 0.000 claims description 221
- 238000005859 coupling reaction Methods 0.000 claims description 221
- 239000003990 capacitor Substances 0.000 claims description 47
- 230000006835 compression Effects 0.000 claims description 36
- 238000007906 compression Methods 0.000 claims description 36
- 230000001419 dependent effect Effects 0.000 claims description 26
- 230000006870 function Effects 0.000 description 46
- 238000012545 processing Methods 0.000 description 39
- 238000010586 diagram Methods 0.000 description 32
- 230000015654 memory Effects 0.000 description 28
- 230000006854 communication Effects 0.000 description 26
- 238000004891 communication Methods 0.000 description 26
- 238000003860 storage Methods 0.000 description 15
- 230000000875 corresponding effect Effects 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 238000002955 isolation Methods 0.000 description 12
- 241001125929 Trisopterus luscus Species 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- UHZZMRAGKVHANO-UHFFFAOYSA-M chlormequat chloride Chemical compound [Cl-].C[N+](C)(C)CCCl UHZZMRAGKVHANO-UHFFFAOYSA-M 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 8
- 238000002156 mixing Methods 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 7
- 101001091538 Homo sapiens Pyruvate kinase PKM Proteins 0.000 description 6
- 102100034911 Pyruvate kinase PKM Human genes 0.000 description 6
- 230000001413 cellular effect Effects 0.000 description 6
- 238000005457 optimization Methods 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 6
- 230000006399 behavior Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 229920005994 diacetyl cellulose Polymers 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002595 magnetic resonance imaging Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002074 nanoribbon Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
本公开涉及功率放大器PA布置。公开分段的功率放大器(PA)布置。示例PA布置包括至少第一和第二PA段,每个PA段具有PA和前馈自适应偏置电路的相应组合,被配置为为相应的PA生成偏置信号。每个偏置信号具有第一DC分量、至少一个音调分量、以及至少一个音调分量的至少一个谐波。PA布置还包括功率分流电路,被配置为将PA布置的输入信号分成用于第一PA段的第一PA输入信号和用于第二PA段的第二PA输入信号,其中所述第一PA输入信号的功率大于所述第二PA输入信号的功率。
Description
技术领域
本公开总体上涉及射频(RF)系统,并且更具体地,涉及RF系统的功率放大器。
背景技术
无线电系统是在大约3千赫(kHz)至300吉赫(GHz)的RF范围内以电磁波形式发送和接收信号的系统。无线电系统通常用于无线通信,蜂窝/ 无线移动技术是一个突出的例子,但也可用于有线通信,例如有线电视。在这两种类型的系统中,其中各种组件的线性度起着至关重要的作用。
RF组件或系统的线性度在理论上很容易理解。即,线性度通常是指组件或系统提供与输入信号成正比的输出信号的能力。换句话说,如果元件或系统是完全线性的,那么输出信号与输入信号的比值关系就是直线。在现实生活中的组件和系统中实现这种行为要复杂得多,必须解决线性度方面的许多挑战,通常以牺牲一些其他性能参数为代价,例如效率。
功率放大器由固有非线性的半导体材料制成,并且必须在相对较高的功率水平下运行,因此在考虑线性度方面的RF系统设计时,功率放大器通常是首先要分析的组件。具有非线性失真的功率放大器输出会导致调制精度降低(例如误差矢量幅度(EVM)降低)和/或带外发射。因此,无线通信系统(例如长期演进(LTE)和第5代(5G)系统)和有线通信系统都对功率放大器线性度有严格的规范。
虽然线性度对于低噪声放大器等小信号放大器也很重要,但线性度对功率放大器的挑战尤为突出,因为此类放大器通常需要产生相对较高的输出功率电平,因此特别容易进入某些非线性行为不能再被忽略的操作条件。一方面,当放大器对高功率电平的信号进行操作时(通常称为“饱和操作”的操作条件),用于形成放大器的半导体材料的非线性行为趋于恶化,从而增加其输出信号中的非线性失真量,这是非常不受欢迎的。另一方面,在饱和状态下工作的放大器通常也以最高效率运行,这是非常理想的。
如上所述,线性度和效率是两个性能参数,通常必须找到可接受的权衡,因为这些参数之一的改进是以另一个参数不是最佳的为代价的。为此,本领域中使用术语“回退”来描述输入功率(即提供给要放大的放大器的信号的功率)应降低多远以实现所需的输出线性度(例如,回退可以测量为提供最大功率的输入功率与提供所需线性度的输入功率之间的比率)。放大器,特别是功率放大器,既线性又高效(即可以最小化或消除回退)对于现代通信系统至关重要。因此,总是希望在放大器设计和操作方面进一步改进。
实用新型内容
根据本公开的一个方面,提供一种功率放大器PA布置,包括:第一 PA段,包括第一PA和第一自适应偏置电路,所述第一自适应偏置电路被配置为为所述第一PA生成第一偏置信号,所述第一偏置信号具有第一DC 分量、至少一个第一音调分量和所述至少一个第一音调分量的至少一个谐波;第二PA段,包括第二PA和第二自适应偏置电路,所述第二自适应偏置电路被配置为为所述第二PA生成第二偏置信号,所述第二偏置信号具有第二DC分量、至少一个第二音调分量和所述至少一个第二音调分量的至少一个谐波,其中所述至少一个第一音调分量的至少一个谐波的幅度小于所述至少一个第二音调分量的至少一个谐波的幅度;和功率分流电路,被配置为将所述PA布置的输入信号分成提供给所述第一PA段的第一PA 输入信号和提供给所述第二PA段的第二PA输入信号,其中所述功率分流电路包括耦合在PA布置的输入和所述第一PA的输入之间的第一电容器,并且还包括耦合在所述PA布置的输入和所述第二PA的输入之间的第二电容器,其中所述第二电容器的电容小于所述第一电容器的电容。
优选地,其中:所述第一PA包括m个晶体管,所述第二PA包括n 个晶体管,和m和n中的每一个都是大于零的整数且m小于n。
优选地,其中提供给m个第一晶体管中的每一个的电源电压小于提供给n个第二晶体管中的每一个的电源电压。
根据本公开的另一个方面,提供一种功率放大器PA布置,包括:第一PA段,包括第一PA和第一自适应偏置电路,所述第一自适应偏置电路被配置为为所述第一PA生成第一偏置信号;第二PA段,包括第二PA和第二自适应偏置电路,所述第二自适应偏置电路被配置为为所述第二PA 生成第二偏置信号,其中所述第一PA包括m个晶体管,所述第二PA包括n个晶体管,m和n中的每一个都是大于零的整数且m小于n,并且提供给m个晶体管中的每一个的电源电压小于提供给n个晶体管中的每一个的电源电压;功率分流电路,被配置为将所述PA布置的输入信号分成提供给所述第一PA段的第一PA输入信号和提供给所述第二PA段的第二PA 输入信号,其中所述第一PA输入信号的功率大于所述第二PA输入信号的功率;和组合器,被配置为组合所述第一PA的输出和所述第二PA的输出以产生组合输出信号,其中:所述第一自适应偏置电路被配置为产生取决于输入信号的功率的第一偏置信号,因为当所述输入信号的功率等于或小于第一阈值功率时,所述第一偏置信号的幅度处于恒定的第一值,并且当所述输入信号的功率大于所述第一阈值功率时以第一速率增加,所述第二自适应偏置电路被配置为产生取决于所述输入信号的功率的第二偏置信号,因为当所述输入信号的功率等于或小于第二阈值功率时,所述第二偏置信号的幅度处于恒定的第二值,并且当所述输入信号的功率大于所述第二阈值功率时以第二速率增加,所述恒定的第一值大于所述恒定的第二值,和所述第二速率高于所述第一速率。
优选地,其中:对于低于第一值的第一PA输出信号的输出功率,所述第一PA输出信号具有第一增益扩展,对于高于第一值的第一PA输出信号的输出功率,所述第一PA输出信号具有第一增益压缩,对于低于第二值的第二PA输出信号的输出功率,所述第二PA输出信号具有第二增益扩展,对于高于第二值的第二PA输出信号的输出功率,所述第二PA输出信号具有第二增益压缩,所述第二增益扩展大于所述第一增益扩展,和所述第二值大于所述第一值。
优选地,其中:对于低于第三值的组合输出信号的输出功率,所述组合输出信号具有第三增益扩展,和对于高于第三值的组合输出信号的输出功率,所述组合输出信号具有第三增益压缩,其中所述第三值大于所述第一值并小于所述第二值。
根据本公开的另一个方面,提供一种功率放大器PA布置,包括:第一PA段,包括第一PA和第一自适应偏置电路,所述第一自适应偏置电路被配置为为所述第一PA生成第一偏置信号,所述第一偏置信号具有第一 DC分量、至少一个第一音调分量和所述至少一个第一音调分量的至少一个谐波;第二PA段,包括第二PA和第二自适应偏置电路,所述第二自适应偏置电路被配置为为所述第二PA生成第二偏置信号,所述第二偏置信号具有第二DC分量、至少一个第二音调分量和所述至少一个第二音调分量的至少一个谐波;功率分流电路,被配置为将所述PA布置的输入信号分成提供给所述第一PA段的第一PA输入信号和提供给所述第二PA段的第二PA输入信号,其中所述第一PA输入信号的功率大于所述第二PA输入信号的功率;和组合器,被配置为组合所述第一PA输出信号和所述第二PA输出信号以产生组合输出信号,其中所述第一PA输出信号是由所述第一PA放大基于第一PA输入信号的信号同时被所述第一偏置信号偏置而产生的信号,并且其中所述第二PA输出信号是由所述第二PA放大基于第二PA输入信号的信号同时被所述第二偏置信号偏置而产生的信号。
优选地,其中所述第一自适应偏置电路和所述第二自适应偏置电路中的每个都是前馈电路。
优选地,其中:所述第一自适应偏置电路被配置为产生取决于输入信号的功率的第一偏置信号,因为当所述输入信号的功率等于或小于第一阈值功率时,所述第一偏置信号的幅度处于恒定的第一值,并且当所述输入信号的功率大于所述第一阈值功率时以第一速率增加,所述第二自适应偏置电路被配置为产生取决于所述输入信号的功率的第二偏置信号,因为当所述输入信号的功率等于或小于第二阈值功率时,所述第二偏置信号的幅度处于恒定的第二值,并且当所述输入信号的功率大于所述第二阈值功率时以第二速率增加,所述恒定的第一值大于所述恒定的第二值,和所述第二速率高于所述第一速率。
优选地,其中:所述第一自适应偏置电路被配置为生成第一偏置信号,该第一偏置信号提供:对于低于第一值的第一PA输出信号的输出功率,所述第一PA输出信号的第一增益扩展,和对于高于第一值的第一PA输出信号的输出功率,所述第一PA输出信号的第一增益压缩,所述第二自适应偏置电路被配置为生成第二偏置信号,该第二偏置信号提供:对于低于第二值的第二PA输出信号的输出功率,所述第二PA输出信号的第二增益扩展,和对于高于第二值的第二PA输出信号的输出功率,所述第二PA输出信号的第二增益压缩,所述第二增益扩展大于所述第一增益扩展,和所述第二值大于所述第一值。
优选地,其中所述第一自适应偏置电路被配置为使第一偏压信号自适应联合所述第二自适应偏置电路使第二偏压信号自适应,以提供:对于低于第三值的组合输出信号的输出功率,所述组合输出信号的第三增益扩展,和对于高于第三值的组合输出信号的输出功率,所述组合输出信号的增益压缩,其中所述第三值大于所述第一值并小于所述第二值。
优选地,其中:对于低于第三值的组合输出信号的输出功率的组合输出信号的增益大于对于低于第一值的第一PA输出信号的输出功率的第一 PA输出信号的增益,和对于低于第一值的第一PA输出信号的输出功率的第一PA输出信号的增益大于对于低于第二值的第二PA输出信号的输出功率的第二PA输出信号的增益。
优选地,其中:所述功率分流电路包括所述第一PA段中的第一电容器和所述第二PA段中的第二电容器,所述第一电容器耦合在所述PA布置的输入信号和所述第一PA的输入之间,所述第二电容器耦合在所述PA布置的输入信号和所述第二PA的输入之间,和所述第二电容器的电容小于所述第一电容器的电容。
优选地,其中:所述功率分流电路还包括所述第一PA段中的第一电感器和所述第二PA段中的第二电感器,所述第一电感器耦合在所述第一 PA的输入晶体管和第一参考电压之间,所述第二电感器耦合在所述第二PA的输入晶体管和第二参考电压之间,和所述第二电感器的电感小于所述第一电感器的电感。
优选地,其中:所述第一自适应偏置电路包括第一线性电路,该第一线性电路包括第一线性晶体管和耦合到所述第一线性晶体管的第一电阻器,所述第二自适应偏置电路包括第二线性电路,该第二线性电路包括第二线性晶体管和耦合到所述第二线性晶体管的第二电阻器,所述第一线性晶体管的纵横比高于所述第二线性晶体管的纵横比,和所述第一电阻器的电阻低于所述第二电阻器的电阻。
优选地,其中:所述第一PA段还包括第一耦合电路,被配置为将第一偏置信号耦合到所述第一PA,所述第二PA段还包括第二耦合电路,被配置为将第二偏置信号耦合到所述第二PA,和所述第一耦合电路的耦合强度小于所述第二耦合电路的耦合强度。
优选地,其中:所述第一PA段还包括第一耦合电路,被配置为将第一偏置信号耦合到所述第一PA,所述第二PA段还包括第二耦合电路,被配置为将第二偏置信号耦合到所述第二PA,和下面中的至少一种:所述第一耦合电路被配置为使得所述第一耦合电路的阻抗取决于所述第一PA输入信号的功率,和所述第二耦合电路被配置为使得所述第二耦合电路的阻抗取决于所述第二PA输入信号的功率。
优选地,其中:当所述第一耦合电路被配置为使得所述第一耦合电路的阻抗取决于所述第一PA输入信号的功率时,所述第一耦合电路被配置为使得:当所述第一PA输入信号的功率为第一功率电平时,所述第一耦合电路的阻抗为第一阻抗,和当所述第一PA输入信号的功率为第二功率电平时,所述第二功率电平高于所述第一功率电平,所述第一耦合电路的阻抗为低于所述第一阻抗的第二阻抗;和当所述第二耦合电路被配置为使得所述第二耦合电路的阻抗取决于所述第二PA输入信号的功率时,所述第二耦合电路被配置为使得:当所述第二PA输入信号的功率为第三功率电平时,所述第二耦合电路的阻抗为第三阻抗,和当所述第二PA输入信号的功率为第四功率电平时,所述第四功率电平高于所述第三功率电平,所述第二耦合电路的阻抗为低于所述第三阻抗的第四阻抗。
优选地,其中:所述PA布置还包括所述第一PA段中的第一输出电感器和所述第二PA段中的第二输出电感器,所述第一输出电感器耦合到所述第一PA的输出,所述第二输出电感器耦合到所述第二PA的输出,和所述第二输出电感器的电感小于所述第一输出电感器的电感。
优选地,其中:所述第一PA包括一个或多个第一晶体管,所述第二 PA包括一个或多个第二晶体管,所述一个或多个第一晶体管中的每一个的尺寸小于所述一个或多个第二晶体管中的每一个的尺寸,和提供给所述一个或多个第一晶体管中的每一个的电源电压小于提供给所述一个或多个第二晶体管中的每一个的电源电压。
附图说明
为了更全面地理解本公开及其特征和优点,结合附图参考以下描述,其中相同的附图标记代表相同的部分,其中:
图1提供了图示根据本公开的一些实施例的具有前馈自适应偏置电路的分段功率放大器(PA)布置的框图;
图2A提供了根据本公开的一些实施例的具有DC和RF分量的偏置信号的示意图;
图2B提供了说明根据本公开的一些实施例的具有由耦合电路耦合的单独偏置和线性化电路的偏置布置的框图;
图3-7提供了根据本公开的一些实施例的图2B的偏置布置的示例实施方式的电路图的示意图;
图8提供了根据本公开的一些实施例,对于用于将偏置电路耦合到 PA的电阻器的不同电阻值,三阶截取点(OIP3)的输出如何取决于PA 生成的放大RF信号的输出功率的示意图;
图9A提供了根据本公开的一些实施例的具有包括偏置电路和自适应耦合电路的偏置网络的PA的示意图;
图9B提供了根据本公开的一些实施例的自适应耦合电路的电阻如何取决于PA的输入功率的示意图;
图10提供了根据本公开的一些实施例的具有前馈自适应偏置电路的示例分段PA布置的示意图;
图11提供了根据本公开的一些实施例的作为如图1和/或图10所示的分段PA布置的第一和第二段的输入功率的函数的偏置信号幅度的示例图解;
图12提供了根据本公开的一些实施例的作为如图1和/或图10所示的分段PA布置的第一和第二段的输出功率的函数的增益的示例图解;
图13提供了根据本公开的一些实施例的作为如图1和/或图10所示的分段PA布置的第一和第二段的输入功率的函数的归一化增益的示例图解;
图14提供了根据本公开的一些实施例的作为用于单段PA和两段PA 的输出功率Pout的函数的归一化AM-PM(或输出相位)的示例图解;
图15提供了根据本公开的一些实施例的作为如图1和/或图10所示的分段PA布置的第一和第二段的输入功率的函数的输出功率的示例图解;
图16提供了根据本公开的一些实施例的作为如图1和/或图10所示的分段PA布置的k个段的输入功率的函数的偏置信号幅度的示例图解;
图17是根据本公开的一些实施例的示例RF设备的框图,该RF设备可以包括具有前馈自适应偏置电路的一个或多个分段PA布置;
图18提供了图示根据本公开的一些实施例的示例数据处理系统的框图,该示例数据处理系统可以被配置为控制具有前馈自适应偏置电路的分段PA布置的操作。
具体实施方式
详述
本公开的系统、方法和设备均具有若干创新方面,其中没有一个单独负责本文公开的所有期望属性。在本说明书中描述的主题的一个或多个实现的细节在以下描述和附图中阐述。
为了说明本文提出的无线和有线通信系统的放大器的偏置布置的目的,首先理解可能在此类系统中起作用的现象可能是有用的。以下基础信息可以被视为可以正确解释本公开的基础。提供此类信息仅用于解释的目的,因此不应以任何方式解释为限制本公开及其潜在应用的广泛范围。虽然可以针对放大器是功率放大器的示例提供以下描述中的一些,但是本公开的实施例同样适用于其他类型的放大器,例如低噪声放大器、可变增益放大器等。
在无线电系统的背景下,天线是一种设备,它充当无线电波在空间中无线传播和在金属导体中移动的电流之间的接口,与发射器或接收器一起使用。在传输期间,无线电发射机可以提供电信号,该信号被功率放大器放大,并且信号的放大版本被提供给天线的终端。然后天线可以从功率放大器输出的信号中以无线电波的形式辐射能量。类似地,在有线无线电系统中,电信号首先由功率放大器放大,然后通过有线电缆连接传输。因此,线性和高效的功率放大器对于无线和有线通信系统都是必不可少的。
一种改善功率放大器线性度的方法包括仔细控制提供给它的偏置信号。例如,已经开发了自适应偏置电路来优化功率放大器的线性度。这种电路是“自适应的”,因为提供给功率放大器的偏置信号取决于要由功率放大器放大的信号,这在改善功率放大器的线性度方面可能是有利的。在另一示例中,已经开发了偏置电路,其除了镜像晶体管之外还包括一个或多个线性晶体管。然而,本公开的发明人意识到传统的自适应/线性化偏置技术和电路可能仍然具有可能使其对于诸如5G系统的最新通信系统而言不是最佳的缺点。例如,传统的自适应/线性化偏置技术和电路可能对工艺、电压和温度(PVT)变化敏感,可能具有有限的包络带宽,并且可能并不总是适用于使用堆叠晶体管的功率放大器。
本公开的各种实施例提供旨在改进上述在提供线性和高效放大器(例如但不限于功率放大器、低噪声放大器或可变增益放大器)中的一个或多个缺点的系统和方法)用于射频系统(例如但不限于5G蜂窝技术或有线通信系统的相控天线阵列)。在本公开的一方面,示例PA布置至少包括第一和第二PA段(因此,PA布置是分段PA布置),每个PA段都有PA(也可以称为“PA核心”)和自适应偏置电路的相应的组合,被配置为为相应的 PA生成偏置信号。每个偏置信号具有第一DC分量(即零频率分量)、至少一个音调分量(即具有非零频率或窄带非零频率的分量,例如,具有来自RF频谱的频率或窄带频率的分量)、以及至少一个音调分量的至少一个谐波(例如,音调分量的二阶或高阶谐波)。PA布置还包括功率分流电路,被配置为将所述PA布置的输入信号分成提供给所述第一PA段的第一PA 输入信号和提供给所述第二PA段的第二PA输入信号,其中所述第一PA 输入信号的功率大于所述第二PA输入信号的功率。每个自适应偏置电路都是前馈电路,即自适应偏置电路被配置为生成偏置信号,该信号自适应 (例如,按比例变化)PA段的输入功率电平,并置于PA段的输入端。PA 布置还包括组合器,被配置为组合所述第一PA的输出和所述第二PA的输出以产生组合输出信号。
可以以多种方式实现具有这里描述的前馈自适应偏置电路的分段PA 布置的精确设计,所有这些方式都在本公开的范围内。在根据本公开的各种实施例的设计变体的一个示例中,可以单独为具有根据本文描述的任何实施例的前馈自适应偏置电路的分段PA布置的晶体管中的每一个做出选择,以采用双极晶体管(例如,其中各种晶体管可以是NPN或PNP晶体管)、场效应晶体管(FET),例如金属氧化物半导体(MOS)技术晶体管(例如,其中各种晶体管可能是N型MOS(NMOS)或P型MOS(PMOS)晶体管),或一个或多个FET和一个或多个双极晶体管的组合。鉴于此,在以下描述中,有时参考晶体管的第一、第二和第三端子来描述晶体管。如果晶体管是双极晶体管,则术语晶体管的“第一端子”(T1)可用于指基极端;如果晶体管是FET,则可用于指栅极端子;如果晶体管是双极晶体管,则晶体管的术语“第二端子”(T2)可用于指集电极端子,如果晶体管是FET,则可用于指代漏极端子;如果晶体管是双极晶体管,则晶体管的术语“第三端子”(T3)可用于指发射极端,如果晶体管是FET,则可用于指源极端。无论给定技术的晶体管是N型晶体管(例如,如果晶体管是双极晶体管,则为NPN晶体管;如果晶体管为FET,则为NMOS晶体管)还是P型晶体管(例如,如果晶体管是双极晶体管,则为PNP晶体管;如果晶体管为 FET,则为PMOS晶体管),这些术语都保持不变。在另一示例中,在各种实施例中,可以针对具有如本文所述的前馈自适应偏置电路的任何分段 PA布置的晶体管中的每一个单独地做出选择,关于哪些晶体管被实现为N 型晶体管(例如,用于实现为FET的晶体管的NMOS晶体管,或用于实现为双极晶体管的晶体管的NPN晶体管)以及哪些晶体管被实现为P型晶体管(例如,用于实现为FET的晶体管的PMOS晶体管,或用于实现为双极晶体管的晶体管的PNP晶体管)。在其他示例中,在各种实施例中,可以选择采用什么类型的晶体管架构。例如,实施为FET的具有如本文所述的前馈自适应偏置电路的分段PA布置的任何晶体管可以是平面晶体管或可以是非平面晶体管(后者的一些示例包括FinFET、纳米线晶体管或纳米带晶体管)。
如本领域技术人员将理解的,本公开的方面,特别是具有如本文所述的前馈自适应偏置电路的分段PA布置的方面,可以以各种方式来体现——例如作为方法、系统、计算机程序产品或计算机可读存储介质。因此,本公开的各方面可以采用完全硬件实施例、完全软件实施例(包括固件、常驻软件、微代码等)或组合软件和硬件方面的实施例的形式,这些方面可以在本文中统称为“电路”、“装置”、“模块”或“系统”。本公开中描述的至少一些功能可以被实现为由一个或多个硬件处理单元执行的算法,例如一台或多台计算机的一个或多个硬件处理单元,例如一个或多个微处理器。在各种实施例中,本文描述的任何方法的不同步骤和步骤的部分可由不同处理单元执行。此外,本公开的方面可以采用包含在一个或多个计算机可读介质中的计算机程序产品的形式,优选地是非暂时性的,具有在其上体现(例如,存储)的计算机可读程序代码。在各种实施例中,这样的计算机程序可以例如被下载(更新)到各种设备和系统(例如到RF系统的各种组件和组件的布置,和/或其控制器等)或在制造这些设备和系统时储存。
以下详细描述呈现特定的某些实施例的各种描述。然而,这里描述的创新可以以多种不同的方式体现,例如,如权利要求或选择的示例所定义和覆盖的。在以下描述中,参考附图,其中相同的附图标记可以表示相同或功能相似的元件。应当理解,附图中所示的元件不一定按比例绘制。此外,应当理解,某些实施例可以包括比附图和/或附图中所示的元件的子集更多的元件。此外,一些实施例可以结合来自两个或更多个附图的特征的任何合适的组合。
该描述可以使用短语“在一个实施例中”或“在实施例中”,它们各自可以指代一个或多个相同或不同的实施例。除非另有说明,使用序数形容词“第一”、“第二”和“第三”等来描述一个共同的对象,仅表明所指的是相同对象的不同实例,而无意暗示如此描述的对象必须在时间、空间、排名或任何其他方式上按给定顺序排列。此外,出于本公开的目的,短语“A和/或B”或符号“A/B”是指(A)、(B)或(A和B),而短语“A、B、和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。如本文所用,符号“A/B/C”是指(A、B和/或C)。术语“之间”,当用于测量范围时,包括测量范围的末端。
使用本领域技术人员通常使用的术语来描述说明性实施例的各个方面以将他们的工作的实质传达给本领域的其他技术人员。例如,术语“连接”是指被连接的事物之间的直接电气连接,没有任何中间设备/组件,而术语“耦合”是指被连接的事物之间的直接电气连接,或间接连接通过一个或多个被动或主动中间设备/组件。在另一个中例子中,术语“电路”是指一个或多个无源和/或有源组件,这些组件被安排为相互协作以提供所需的功能。如果使用,术语“基本上”、“大约”、“大概”等可用于一般指在目标值的+/-20%内,例如在目标值的+/-10%内值,基于如本文所述或本领域已知的特定值的上下文。
分段PA布置的总体描述
图1提供了图示根据本公开的一些实施例的具有前馈自适应偏置电路的分段PA布置100的框图。
如图1所示,分段PA布置100可以包括至少两个段:第一PA段102-1 和第二PA段102-2(图1中所示的每个段的组件在相应的虚线轮廓内)。第一PA段102-1可以至少包括第一PA 130-1(PA1)和第一自适应偏置电路 120-1,用于生成用于PA1的偏置信号。第二PA段102-2可以至少包括第二PA 130-2(PA2)和第二自适应偏置电路120-2,被配置为生成用于PA2的偏置信号。在各种实施例中,任何PA 130可以包括任何合适的PA,例如但不限于Doherty PA、A类PA、B类PA、AB类PA或C类PA中的一个。分段PA装置100还可以包括分配器104,其被配置为将PA装置的输入信号101分成提供给PA1的第一PA输入信号111-1和提供给PA2的第二PA 输入信号111-2。在一些实施例中,分段PA装置100可以包括被配置为对 PA1执行输入匹配的第一输入匹配电路110-1和被配置为对PA2执行输入匹配的第二输入匹配电路110-2。输入匹配电路110-1的输入端可耦合到分路器104的第一输出端,使得输入匹配电路110-1可从分路器104接收第一输出信号105-1,而输入匹配电路110-1的输出端可以耦接到PA1的输入端,使得输入匹配电路110-1可以向PA1提供第一PA输入信号111-1。类似地,输入匹配电路110-2的输入端可以耦合到分路器104的第二输出端,使得输入匹配电路110-2可以从分路器104接收第二输出信号105-2,而输入匹配电路110-2的输出端可以耦合到PA2的输入端,使得输入匹配电路110-2可以向PA2提供第二PA输入信号111-2。
而且,分段PA布置100还可以包括组合器150,其被配置为组合指示 PA1和PA2的输出的信号,所述输出在图1中分别示出为第一PA输出信号131-1和第二PA输出信号131-2,用于生成组合输出信号151。在一些实施例中,分段PA布置100可以包括第一输出匹配电路140-1,配置为执行PA1的输出匹配,以及第二输出匹配电路140-2,配置为对PA2执行输入匹配。第一输出匹配电路140-1的输入端可耦合到PA1的输出端,使得输出匹配电路140-1可从PA1接收第一PA输出信号131-1,而输出匹配电路140-1的输出可以耦合到组合器150的第一输入,使得输出匹配电路 140-1可以向组合器150提供指示第一PA输出信号131-1的信号141-1。类似地,第二输出匹配电路140-2的输入端可以耦合到PA2的输出端,使得输出匹配电路140-2可以从PA2接收第二PA输出信号131-2,而输出匹配电路140-2的输出可以耦合到组合器150的第二输入,使得输出匹配电路140-2可以向组合器150提供指示第二PA输出信号131-2的信号141-2。
分路器104和输入匹配电路110可以统称为功率分流电路,用于将输入信号101分流为第一PA输入信号111-1和第二PA输入信号111-2。如下文更详细描述的,在一些实施例中,PA1和/或PA2还可以包括一个或多个组件,其被配置为与输入匹配电路110合作将输入信号101的功率分成第一和第二PA输入信号111,因此,此类组件也可以视为功率分流电路的一部分。此外,也如下文更详细地描述的,输出匹配电路140可以被配置为与功率分流电路、PA 130和自适应偏置电路120协作,以实现组合输出信号151的期望特性。
在各种实施方案中,分段PA布置100可用于实现包括在RF装置中或可以是RF装置的一部分。此类RF设备的一些示例包括但不限于移动设备 (例如,无线蜂窝网络的用户设备(UE))、无线蜂窝网络的基站或有线通信网络的射频发射器。
示例自适应偏置电路
自适应偏置电路120中的每一个可以是前馈电路,即,自适应偏置电路被配置为生成偏置信号121,该偏置信号121适应(例如,成比例地改变)相应PA的输入功率电平,并放置在相应PA的输入端。在一些实施例中,每个偏置信号121可以包括DC分量和一个或多个RF分量。例如,每个偏置信号121可以包括DC分量、至少一个至少一个音调分量和至少一个音调分量的至少一个谐波。这种偏置信号121的示例在图2A中示出,将各种偏置信号分量说明为沿水平轴布置的垂直箭头,沿该水平轴指示各种分量的频率。对于可由自适应偏置电路120中的任一个生成的示例偏置信号121的一些实施例,图2A中所示的垂直箭头的高度指示不同分量相对于彼此的相对幅度。图2A图示了示例偏置信号可以包括DC分量,在大约0Hz的频率处示为最左边的垂直箭头。图2A还图示了示例偏置信号可以包括两个音调分量,分别示为频率F1和F2处的分量,以及这些音调分量的各种谐波和组合。例如,偏置信号可以包括频率F1的音调分量的二次谐波,在图2A中示出为频率2*F1处的分量。类似地,偏置信号可以包括频率F2的音调分量的二次谐波,在图2A中示出为频率2*F2处的分量。此外,偏置信号可以包括频率为2*F1-F2的另一音调分量,以及频率为2*F2-F1的多个音调分量。图2A的图示提供了说明任何偏置信号121 的各种频率分量的一个非限制性示例,并且在各种实施例中,偏置信号121 可包括更多分量或更少分量,或不同频率的分量,和/或具有与图2A的示例图示中所示的幅度不同的幅度,所有这些都在本公开的范围内。
在一些实施方案中,任何自适应偏置电路120可以是除了偏置电路之外还包括线性化电路的电路。包括用于偏置和线性化的单个环路的偏置电路在本领域中是已知的。然而,本公开的发明人意识到这样的单回路电路具有若干缺点,例如可以由线性化电路实现的有限线性化、偏置电路的有限镜像精度以及折衷的回路稳定性。因此,在本公开的一些实施例中,任何自适应偏置电路120可以是将偏置电路晶体管和线性晶体管分开使得它们不耦合在单个回路中的电路,这可以提供对包括用于偏置和线性化的单个环路的传统偏置布置的改进。参考图2B和图3-7描述了这种电路的一些实施例。
图2B提供了说明根据本公开的一些实施例的具有由耦合电路230耦合的单独偏置和线性电路210、220的偏置布置200的框图。分段PA布置 100的任何自适应偏置电路120都可以实施为偏置布置200。如图2B所示,偏置电路210可以被配置为接收输入信号202并生成输出信号211。输入信号202可以是偏置信号,例如偏置电流,并且偏置电路210可以被配置为将输入信号202镜像到输出,即,输出信号211可以基本上是偏置信号 202或偏置电压的镜像版本。耦合电路230被配置为接收来自偏置电路210 的输出信号211作为耦合电路230的输入并且提供基于偏置电路210输出的偏置信号211的输出信号231。线性化电路220(也可以简称为“线性化器”)可以被配置为从耦合电路230接收输出信号231,并产生输出信号221,然后可以将其提供给放大器,例如,提供给功率放大器(图2B中未示出的放大器)。特别地,线性化电路220可以被配置为通过修改由偏置电路210产生的偏置信号211以产生输出信号221来提高放大器的线性度,输出信号221可以被称为要提供给放大器的“修正偏置信号”221。当偏置布置200用于实现分段PA布置100的任何自适应偏置电路120时,输入信号202可以是如图1所示提供给自适应偏置电路120的任何输入信号 119,而输出信号221可以是如图1所示的自适应偏置电路120产生的输出信号121。
如图2B所示,耦合电路230被配置为耦合偏置电路210和线性化电路220,并且因此可以被称为“线性耦合电路”230。提供通过线性耦合电路230彼此耦合的单独偏置和线性化电路210、220允许将线性化操作与偏置回路分开,这可以帮助克服具有用于偏置和线性化的单个回路的常规偏置布置的一些缺点,提供PVT变化方面的改进,并实现更好的线性化。可以提供反馈路径240,将线性耦合电路230的输出耦合到偏置电路202 的输入,从而形成偏置回路218。
与具有用于偏置和线性化的单个回路的常规偏置布置相反,偏置回路 218不包括线性化电路220的组件。这可以允许优化线性化电路220的组件而没有任何偏置或稳定性考虑/限制,如上所述。此外,线性化电路220 可以设计为没有任何闭环,这可以有利地减少或消除偏置布置200的包络带宽的限制。
应当注意,虽然图2B没有示出反馈路径240中的任何附加组件,但是在各种实施例中,其中可以包括各种有源或无源组件。例如,在一些实施例中,从线性耦合电路230的输出到偏置电路202的输入的反馈路径240 可以包括电压电平移位器,其可以帮助为放大器的一个或多个晶体管提供顺从电压,修改后的偏置信号221被提供给该放大器(例如,如果偏置信号221是图1中所示的偏置信号121-1,则图1中所示的分段PA布置100 的PA1,或图1中所示的分段PA布置100的PA2,如果偏置信号221是图1所示的偏置信号121-2)。因此,在各种实施例中,电压电平转换器、晶体管、电阻器、电容器、放大器、运算放大器(op-amp)等中的一个或多个可以在反馈路径240中耦合在线性耦合电路230的输出和偏置电路202 的输入之间。
在一些实施方案中,可以提供耦合电路250以将偏置布置200的输出信号221耦合到偏置信号221应该偏置的放大器。在一些实施例中,耦合电路250可以是固定耦合电路,例如,实现为电阻器或电容器。在其他实施例中,耦合电路250可以是自适应耦合电路,被配置为基于一些操作参数,例如基于输入功率来改变耦合强度。例如,在一些实施例中,耦合电路250可以是自适应耦合电路,配置为使得耦合电路250的阻抗取决于待由放大器放大的输入信号的功率电平,如更详细的参考图8-9描述的。在一些实施例中,耦合电路250可以是偏置布置200的一部分。
可以以多种方式实现如上所述的偏置布置200的精确设计,所有这些都在本公开的范围内。一方面,虽然在图2B中没有具体示出,偏置电路 210、线性化电路220和线性耦合电路230中的每一个都可以包括一个或多个晶体管。因此,在根据本公开的一些实施例的设计变化的一个示例中,可以针对偏置电路210、线性电路220和线性耦合电路230中的每一个单独做出选择,以采用FET、双极晶体管或一个或多个FET与一个或多个双极晶体管的组合。在另一示例中,在各种实施例中,可以针对偏置电路210、线性电路220和线性耦合电路230中的每一个单独地做出选择以采用N型晶体管、P型晶体管或两者的组合。在其他示例中,在各种实施例中,可以选择采用什么类型的晶体管架构。其他可能的设计变化可以包括将偏置布置200的输出221实现为作为输入提供给差分放大器或单端放大器的输出,在任何偏置电路中采用两个或多个晶体管的级联排列偏置装置210、线性电路220和线性耦合电路230等。偏置布置200的一些示例性实施在图3-7中示出。然而,与在此提供的描述一致的偏置布置200的任何实施都在本公开的范围内。
在图3-7中,图2B中使用的参考数字表示与图2B中所示的那些相同或类似的偏置布置的元件。例如,图3-7中的每一个都示出了偏置电路210、线性电路220和线性耦合电路230,尽管它们的具体实现的细节在图3-7 的不同部分中可能不同。
图3提供了根据本公开的一些实施例的偏置布置300的电路图的示意图,偏置布置300是偏置布置200的第一示例实施方式。
在图3和一些随后的附图中,各种晶体管在它们的常规电路图符号内被示出。图3的右上角所示的插图304示出了示例晶体管,其指示在本说明书的其余部分中被称为第一、第二和第三端子,分别标记为T1、T2和 T3,并且适用于所有本图。如果这里描述的给定晶体管被实现为FET,如本图的各种电路图所示,那么,根据传统命名法,第一端子T1是栅极端子,第二端子T2是漏极端,第三端T3为源端。然而,本图中所示的任何 FET都可以由双极晶体管代替,在这种情况下,第一端子T1为基极端子,第二端子T2为集电极端子,第三端子T3为发射极端子。端子T1-3T在偏置布置300或其余附图中没有特别标记,以免使这些附图混乱。
如图3所示,在该示例中,偏置电路210可以包括以共源共栅布置布置的第一晶体管312和第二晶体管314,其可以被称为第一和第二“偏置电路晶体管”。如本领域中已知的,第一晶体管和第二晶体管的“共源共栅布置”是指第二晶体管的第三端耦合到第一晶体管的第二端。在这种情况下,这意味着第二晶体管314的第三端(即,晶体管314的FET实现的源极端子,如图3所示)可以耦合到第一晶体管312的第二端(即,晶体管312的FET实现的漏极端子,如图3所示)。第一晶体管312可以用于将偏置信号202镜像到偏置电路的输出,其是第一晶体管312的第一端子(即,晶体管312的FET实施方案的栅极端子,如图3所示)。这也在图3中通过说明输出信号211在第一晶体管312的第一端子处来指示。在偏置布置 300的一些实施例中可以省略第二晶体管314,在这种情况下晶体管312 的第二端将耦合到偏置信号202,并且最终耦合到电源电压(对于图3中所示的N型晶体管实现),例如耦合到Vdd(对于图3中所示的FET实现)。然而,使用第二晶体管314的实施例可能是有利的,因为具有共源共栅布置的至少2个晶体管的偏置电路210可以在将偏置信号202镜像到偏置电路210的输出时提供更好的镜像精度。当使用第二晶体管314时,第二晶体管314的第二端子可以耦合到偏置信号202,并且进一步耦合到电源电压(对于图3中所示的N型晶体管实现),例如,耦合到Vdd(对于图3 中所示的FET实现),第一端可以耦合到参考电压Vcas1,该参考电压可以是固定的DC电压。在一些实施例中,参考电压Vcas1可以与用于偏置主功率放大器(放大器未在布置200中示出)中的共源共栅的电压基本相同。对于图3所示的N型晶体管实施方案,第一晶体管312的第三端可以耦合到地电位,在本图中表示为Vgnd。
如在图2B中,在晶体管312的第一端子处提供的输出信号211可以从偏置电路210提供给线性耦合电路230。图3中所示的示例将线性耦合电路230图示为包括晶体管332的电路,其可被称为“耦合晶体管”。偏置电路210的输出211可以通过施加到耦合晶体管332的第三端子而作为输入提供给线性耦合电路230。对于图3中所示的N型晶体管实现,耦合晶体管332的第三端子还可以耦合到地电位Vgnd,例如,经由电阻器336,而耦合晶体管332的第二端子可以耦合到电源电压(例如,Vdd)。耦合晶体管332的第一端可以是提供线性耦合电路230的输出231的端。线性耦合电路230的输出231然后可以耦合到偏置电路210的输入,从而形成反馈路径240,如参考图2B所描述的。图3的示例具体地图示了另外的部件 342,例如,电压电平转换器,在一些实施例中,其可以被包括在反馈路径240中(在其他实施例中,反馈路径240可以不包括任何中间元件,并且耦合晶体管332的第一端可以直接连接到偏置电路210的输入端)。图3图示了节点338,其可以被视为耦合晶体管332和线性晶体管322的第一端子耦合在一起并且这些第一端子中的每一个耦合到反馈路径240的节点。在实施例中,节点338还可以耦合到电容器350,例如,耦合到电容器350 的第一电容器电极,其中电容器350的第二电容器电极可以耦合到地电位 (对于图3的N型晶体管实现)。在一些实施例中,电容器350可用于稳定偏置回路218。
转向线性电路220,图3所示的线性电路220被配置为为差分放大器提供输出作为输出221。如图3所示,在这样的实施例中,线性电路220 可以包括两个分支——一个分支包括第一线性晶体管322-1并耦合到第一输出节点362-1,另一个分支包括第二线性晶体管322-2并耦合到输出节点 362-2。输出362-1和362-2一起形成输出221,用于将修改的偏置信号提供给差分放大器(图3中未具体示出放大器,但这种放大器可以是PA1或 PA2,如图1所示)。在输出节点362-1和362-2处提供的信号可以是相同的偏置信号,除了输出节点362-1可以耦合到差分放大器的正输入,而输出节点362-2可以耦合到差分放大器的负输入,反之亦然。
对于两个线性晶体管322中的每一个,第一端可以耦合到耦合晶体管 332的第一端,例如,经由节点338,并且也可以经由反馈路径240耦合到偏置信号202,如以及电容器350。此外,对于两个线性晶体管322中的每一个,对于图3所示的N型晶体管实施方式,第二端子可以耦合到电源电压Vs并且第三端子可以耦合到地电位Vgnd,例如,通过用于线性晶体管322-1的电阻器326-1和通过用于线性晶体管322-2的电阻器326-2。电阻器326-1和326-2设置线性晶体管的偏置电流。在一些实施例中,电阻器326-1、326-2和336中的一个或多个可以由相应的电流源(本图中未示出)代替。在一些实施例中,耦合晶体管332可以基本上是线性晶体管 322之一的复制品,例如,耦合晶体管332可以具有与线性晶体管322之一基本上相同的尺寸并且由基本上相同的材料形成。在其他实施例中,耦合晶体管332可以具有线性晶体管322之一的任意倍数的尺寸。
在一些实施方案中,电阻器364-1和364-2可用于感测放大器的RF 输入(例如,PA1或PA2,如图1所示)并将放大器耦合到线性电路220的线性化晶体管。因此,电阻器364-1和364-2提供耦合电路250的一个示例,更具体地,提供耦合电路250的固定实施方式的一个示例。
图4提供了根据本公开的一些实施例的偏置布置400的电路图的示意图,偏置布置400是偏置布置200的第二示例实施方式。偏置布置400与偏置布置300基本相同,除了它进一步示出了包围在点划线轮廓440内的附加部件。因此,为简洁起见,已参考图3提供的图4中所示元件的描述不再重复,仅描述这些图之间的差异。偏置布置400说明,在一些实施例中,可将共源共栅晶体管添加到线性耦合电路230和线性电路220之一或两者。例如,在一些实施例中,第二耦合晶体管432可以以共源共栅布置耦合到耦合晶体管332。在这种情况下,耦合晶体管332的第二端子可藉由耦合至第二耦合晶体管432的第三端而经由第二耦合晶体管432耦合至供应电压Vs,第二耦合晶体管432的第二端接着耦合至电源电压。类似地,在一些实施例中,第二线性晶体管422(在图4中示出为用于线性电路220 的第一支路的晶体管422-1,并且示出为用于线性电路220的第二支路的晶体管422-2)可以以共源共栅布置耦合到相应的线性晶体管322。在这种情况下,线性晶体管322-1的第二端可以通过耦合到第二线性晶体管422-1 的第三端,通过第二线性晶体管422-1耦合到电源电压Vs,第二线性晶体管422-1的第二端子然后耦合到电源电压。此外,线性晶体管322-2的第二端可以通过第二线性晶体管422-2耦合到第二线性晶体管422-2的第三端和电源电压Vs,然后将第二线性晶体管422-2的第二端子耦合到电源电压。部分440的每个共源共栅晶体管的第一端子可以耦合到电压源442,电压源442可以提供合适的电压以例如匹配线性晶体管322-1、322的漏源电压(Vds)-2和/或包括在放大器中的晶体管,修改的偏置信号221被提供给该放大器。如果放大器还包括这样的共源共栅晶体管,那么添加图4中所示的部分440的共源共栅晶体管可能是特别有利的。尽管图4示出了将共源共栅晶体管添加到线性耦合电路230和线性电路220两者中,但是在偏置布置400的其他实施例中,这种共源共栅晶体管可以添加到线性耦合电路230和线性电路220之一,但不是两者。
图5提供了根据本公开的一些实施例的偏置布置500的电路图的示意图,偏置布置500是偏置布置200的第三示例实施方式。偏置布置500与偏置布置300基本相同,因此,为了简洁起见,已经参考图3提供的图5 中所示元件的描述不再重复,并且仅重复这些之间的差异描述了图纸。图 5与图3的不同之处在于,偏置布置500具有单个输出支路,而不是具有如图3所示的用于差分放大器的线性电路220的输出。因此,图3中所示的线性化电路220的两个分支之一在图5中不存在(例如,第二个分支,其中各种元件的参考数字在破折号后都有数字2,例如,具有线性晶体管 322-2的分支)。
图6提供了根据本公开的一些实施例的偏置布置600的电路图的示意图,偏置布置600是偏置布置200的第四示例实施方式。偏置布置600与偏置布置500基本相同,除了它进一步图示了包围在点划线轮廓640内的附加部件。因此,为了简洁起见,对已经提供的图6中所示的元件的描述不再重复参考图5,仅描述这些图之间的差异。类似于偏置布置400,偏置布置600说明,在一些实施例中,可将共源共栅晶体管添加到线性耦合电路230和线性化电路220之一或两者。此类共源共栅晶体管可如参考图 4所描述的那些因此,图6中使用的标号与图4中使用的标号相同。例如,在一些实施例中,第二耦合晶体管432可以以共源共栅布置耦合到耦合晶体管332,如上所述。类似地,在一些实施例中,也如上所述,第二线性晶体管422-1可以以共源共栅布置耦合到线性晶体管322-1。如果放大器还包括这样的共源共栅晶体管,那么添加图6中所示的部分640的共源共栅晶体管可能是特别有利的。
图3-6中的每一个都说明了使用NMOS晶体管来实现偏置电路210、线性电路220和线性耦合电路230的各种晶体管的实施例。在图3-6中所示的偏置布置的其他实施例中,偏置布置300、400、500和600中任一个的一个或多个NMOS晶体管可以用N型双极晶体管,即用NPN晶体管代替。对于这样的实施例,上面提供的描述仍然适用,除了对于这样的双极晶体管,上面描述的“第一端子”是基极端子(即,作为上面描述的FET 的栅极端子的端子),“第二端子”是集电极端子(即,作为上述FET的漏极端子的端子),并且“第三端子”是发射极端子(即,作为上述FET的源极端子的端子)。因此,在偏置布置200的各种实施例中,偏置电路210、线性电路220和线性耦合电路230中使用的晶体管可以是NMOS晶体管、 NPN晶体管或NMOS和NPN晶体管的组合。
此外,虽然图3-6中的每一个图示并且上面的描述表明偏置布置200 可以包括N型晶体管的各种晶体管(例如,NMOS或NPN晶体管),但在进一步的实施例中,这些晶体管中的任何一个可以实现为P型晶体管(例如,PMOS或PNP晶体管)。对于这样的实施例,以上提供的描述仍然适用,除了对于P型晶体管,将上述N型晶体管的供电电压Vs替换为地电位Vgnd,反之亦然。其示例在图7中示出,提供了根据本公开的一些实施例的偏置布置700的电路图,偏置布置700是偏置布置200的第五示例实施方式。偏置布置700与偏置布置500基本相同,除了图5中所示的所有 NMOS晶体管被图7中的PMOS晶体管代替。因此,图7所示的晶体管 712、714、722-1和732类似于图5所示的晶体管312、314、322-1和332,不同之处在于图7的晶体管是PMOS晶体管。可以以相同的方式对图3、4 和6进行类似的修改,因此在本图中未示出。此外,在偏置布置200的各种实施例中,偏置电路210、线性电路220和线性耦合电路230中使用的晶体管可以是PMOS晶体管之外的P型晶体管,例如PNP晶体管。因此,在偏置布置200的各种实施例中,偏置电路210、线性电路220和线性耦合电路230中使用的晶体管可以是PMOS晶体管、PNP晶体管或PMOS 和PNP晶体管的组合。更进一步地,在偏置布置200的各种实施例中,偏置电路210、线性电路220和线性耦合电路230中使用的晶体管可以是N 型晶体管、P型晶体管或N型晶体管和P型晶体管的组合。
示例自适应耦合电路
转向如图1所示将自适应偏置电路120耦合到相应PA的细节,在一些实施例中,自适应耦合电路可用于将自适应偏置电路120-1耦合到PA1 和/或将自适应偏置电路120-2耦合到PA2。这种自适应耦合电路可以是图 2中所示的耦合电路250。图8-9提供的图示有助于解释可以在分段PA布置100中使用的自适应耦合电路的概念。
为PA提供偏置信号的偏置电路有助于PA的线性度和效率。例如,已经开发了自适应偏置电路来优化功率放大器的效率。这种电路是“自适应的”,因为提供给PA的偏置信号取决于要被PA放大的信号,这在提高 PA的效率方面可能是有利的。然而,偏置电路本身可能会在不经意间给偏置信号增加非线性,从而降低PA的线性度。换句话说,用于PA的传统自适应偏置电路的一个缺点是PA线性度可能会由于偏置电路非线性而降低。
在尝试保持PA的线性度的同时向PA提供自适应偏置的常见常规方法是实施偏置网络,该偏置网络使用固定耦合组件(例如固定电阻器) 将自适应偏置电路耦合到PA。然而,本公开的发明人意识到,在一些部署场景中,使用固定耦合组件将自适应偏置电路耦合到PA可能会降低PA 的功率和/或效率。为此,在一些实施例中,自适应耦合电路可用于分段PA装置100的自适应偏置电路120中的至少一个以将由自适应偏置电路 120生成的自适应偏置信号121耦合到相应的PA 130(例如,PA1或PA2)。
这种自适应耦合电路可以被配置为使得耦合电路的阻抗取决于要被给定PA放大的输入信号的功率电平。如上所述,自适应偏置电路的操作可能会给偏置信号引入一些非线性,这种非线性可能会使待由放大器放大的输入信号失真。此处描述的自适应耦合电路可以被配置为在其输入处接收由自适应偏置电路生成的偏置信号,例如,以接收由相应的自适应偏置电路120生成的偏置信号121。自适应耦合电路进一步是被配置为修改接收的偏置信号以生成修改的偏置信号,其中修改的偏置信号然后被提供给相应的放大器,例如,到分段的PA装置100的PA1或PA2。具体地,通过配置耦合电路以具有可变阻抗取决于相应放大器的输入信号的功率电平,耦合电路可以适应输入功率电平,并以这种方式修改偏置信号以减少或优化至少一些引入的非线性通过自适应偏置电路将偏置信号转换为偏置信号。
在此上下文中,自适应偏置电路和将自适应偏置电路耦合到相应放大器的自适应耦合电路都可以被视为“修改”用于偏置放大器的偏置信号,但是这两个电路提供的修改是不同的。特别地,虽然自适应偏置电路可以被配置为确保偏置信号基于放大器操作的功率电平,但是自适应耦合电路可以被配置为从偏置电路产生的偏置信号中减少或消除至少一些可能由偏置电路本身引入偏置信号的非线性分量,这可以根据使放大器的线性行为劣化的偏置信号来优化偏置信号。本公开的一些实施例基于以下认识:自适应偏置信号的非线性可以根据输入功率电平(即放大器要放大的信号的功率电平)而改变,并且自适应偏置信号中的非线性程度可能取决于自适应偏置电路和放大器输入之间的阻抗。因此,为放大器提供偏置网络,其中自适应耦合电路可以被配置为根据输入功率电平调整放大器输入和自适应偏置电路之间的阻抗,可以提高(例如,优化)放大器的整体线性度。
本公开的发明人意识到,在一些部署场景中,PA的功率、噪声性能和最大效率中的一个或多个可能由于使用固定耦合元件(例如固定电阻器 364,如图3-7所示)而降低,以将自适应偏置电路120耦合到相应的PA130。这可以参考图8进行解释,根据本公开的一些实施例,提供OIP3输出如何取决于PA生成的放大RF信号(Pout_total)的输出功率的示意图,用于将偏置电路耦合到PA的电阻器的不同电阻值。图8中所示的不同曲线与可将偏置电路耦合到PA的电阻器的不同值相关联,例如图3-7中所示的固定电阻器364,其中电阻值用于标记不同的曲线。如图8所示,对于1到 50欧姆(Ω)之间的电阻值,首先,OIP3输出可以有利地随着电阻的增加而增加,这意味着增加固定耦合电阻器的值可以在改善线性度方面提供优势 PA的输出功率。然而,在某些时候,进一步增加电阻值可能会导致OIP3 输出降低,如图8所示,电阻值为60Ω,其OIP3输出低于50Ω电阻的输出。在具有不同配置和不同输入信号功率的电路中,进一步增加电阻会适得其反的阈值可能不同。因此,本公开的发明人意识到,对于要被给定PA 放大的信号的给定电路架构和给定输入功率,用于将偏置电路的输出耦合到PA的输入的耦合电路的电阻(或更一般地,阻抗)可能存在一些最佳值或值范围。因此,就实现PA的功率、效率和线性度之间的改进平衡而言,能够自适应地改变该值可能是合乎需要的。所述实现形成了具有自适应耦合电路的各种偏置网络的基础,下面更详细地描述。
图9A提供了根据本公开的一些实施例的包括PA 130的RF发射器900 的示意图,如上所述,具有包括自适应偏置电路120和自适应耦合电路950 的偏置网络920。在一些实施例中,RF发射器900可用于实施分段PA布置100的部分104-1(在图1中用点划线轮廓勾勒)。在一些实施例中,RF 发射器900可用于实施分段的PA布置100的一部分104-2(在图1中用点划线勾勒出的轮廓)。包括在RF发射器900中的PA 130可以被配置为放大输入信号(RF_in)902,其可以是例如这里描述的信号105或信号111,以生成PA输出信号(RF_out)912,其可以是这里描述的PA输出信号141。
在一些实施方案中,偏置网络900可以包括功率检测器930,其被配置为接收PA输入信号902并向自适应偏置电路120提供信号932,信号 932被配置为向自适应偏置电路120指示功率检测器930检测到的PA输入信号902的功率电平。在一些实施例中,功率检测器930可以是自适应偏置电路120的一部分。在各种实施例中,本领域中使用的任何功率检测器都可以用作功率检测器930,例如峰值检测器、包络检测器、电阻器或什至只是短路。
自适应耦合电路950可以是用于以自适应偏置电路120产生的偏置信号121可由自适应耦合电路950修改以产生可以不仅基于偏置信号121而且基于要被PA 130放大的信号902的输入功率的修改的偏置信号952的方式耦合自适应偏置电路120的输出和PA 130的输入的电路。为此,自适应耦合电路950可以被配置为使得自适应耦合电路950的阻抗(例如,电阻) 可以根据PA输入信号902的功率而变化。在一些实施例中,该变化可以如图9B中所示的曲线示意性地示出,表明在一些实施例中,自适应耦合电路950的阻抗对于输入功率(即,PA输入信号902的功率)的某个值或第一范围972的值可以是最大的,然后逐渐减小输入功率值的第二范围 974,最后,是某个值的最小值或输入功率值的第三个范围976。虽然图 9B示出了第二范围974中阻抗的线性减小,但是在各种实施例中,第二范围974中的阻抗可以根据不同于图9B所示的一些其他函数而减小。将自适应耦合电路950配置为基于PA输入信号902的功率自适应地改变其阻抗可以实现PA 130的功率、效率和线性度之间的改进平衡。
自适应耦合电路950可以被视为在自适应偏置电路120和PA 130之间提供可变隔离级别(例如,自适应隔离)的电路,其中隔离取决于PA输入信号902的功率。换言之,自适应耦合电路950可以被视为在自适应偏置电路120和PA 130之间提供可变耦合强度水平(例如,自适应耦合)的电路,其中耦合强度取决于PA输入信号的功率902。耦合强度可能与隔离度的倒数成正比——隔离度越大,耦合强度越小,反之亦然。
在相对低的输入功率下(例如,在第一范围972中),自适应耦合电路950可以在自适应偏置电路120和PA 130之间提供有限的最佳隔离,其中隔离可以控制(例如,减少或限制)可以由自适应偏置电路120添加的非线性。在这样的输入功率下,自适应耦合电路950可以被配置为用作预失真电路,该预失真电路可以被配置为减少或消除PA 130在回退时的非线性功率水平。为此,在低输入功率下,自适应耦合电路950可以被配置为提供相对高的隔离,这意味着自适应耦合电路950的阻抗可以相对高,如图9B所示。例如,在一些实施例中,在相对低的输入功率电平下,自适应耦合电路950可以被配置为具有大约90Ω和110Ω之间的电阻,包括其中的所有值和范围。
另一方面,在相对高的输入功率下(例如,在第三范围976中),自适应耦合电路950可以被配置为在自适应偏置电路120和PA 130之间提供最小的隔离或什至没有隔离,这可以有利地允许增加PA 130的输出功率和效率。在一些实施例中,在如此高的输入功率下,例如,接近1分贝(dB) 压缩点(P1dB)功率电平,自适应耦合电路950可以被配置为用作短路(其中P1dB可以指PA 130的增益可以从其恒定值降低1dB时的输出功率电平)。这意味着,在相对高的输入功率下,自适应耦合电路950的阻抗可能相对低,如图9B所示。例如,在一些实施例中,在相对高的输入功率水平下,自适应耦合电路950可以被配置为具有大约1Ω和30Ω之间的电阻,包括其中的所有值和范围。
自适应耦合电路950可以修改由自适应偏置电路120生成的偏置信号 121以生成修改的偏置信号952,该信号基于偏置信号121并且进一步基于PA输入信号902的功率电平。偏置信号952然后可以与PA输入信号 902组合,如图9中示意性地示出的,其中组合器960执行所述组合,以产生包括PA输入信号902和修改的偏置信号952的组合信号962(这也适用于偏置信号121和RF输入信号111被示为图1中每个PA 130的输入,尽管图1没有具体示出组合器但示出信号121和111被提供给PA 130分别地)。PA 130然后被配置为放大组合信号962以生成放大的PA输出信号 912(RF_out)。尽管图9A中示出了PA输入信号902和修改的偏置信号952 的组合在PA 130之外执行,但是在一些实施例中,所述组合可以在PA 130 内执行,这是为什么在图1的图示中未示出诸如组合器960的组合器以及为什么图1示出信号121和111被分别提供给PA 130。换句话说,在一些实施例中,代替PA 130接收如图9A所示的单个组合信号962,PA 130 可以被配置为分别接收PA输入信号902和修改后的偏置信号952并将它们组合作为执行PA输入信号902放大的一部分以生成放大的PA输出信号 912。因此,通常,在各种实施例中,PA输入信号902和修改的偏置信号 952可以提供给PA 130的输入910,或者一起作为组合信号962,或者作为单独的信号。
实施如本文所述的自适应耦合电路950可以提高PA 130的P1dB和线性度,例如,通过在自适应偏置电路120和PA 130之间实现可以基于输入功率范围控制隔离值的自适应隔离器。在一些实施例中,自适应耦合电路 950的隔离级别可以在相对低的输入功率级别下较高以隔离自适应偏置电路120的非线性并改善PA 130的回退OIP3。在一些实施例中,自适应耦合电路950的隔离级别可以在较高的输入功率下降低,以例如启用偏置斜坡并提高PA130的P1dB、高功率线性度和效率。
自适应耦合电路950可以如何实现以根据本文描述的原理起作用有许多不同的方法,所有这些都在本公开的范围内。例如,在一些实施例中,自适应耦合电路950可以实现为自适应电阻器,该电阻器被配置为使得电阻器的电阻值取决于PA输入信号902的功率电平,如本文所述。例如,在一些实施例中,这种自适应电阻器的电阻在相对低的输入功率电平下可以是大约100Ω,例如,将可能由自适应偏置电路120引入的非线性失真与PA 130的输入隔离,例如,以减少、最小化或避免影响PA 130的PA回退OIP3。此外,在一些实施例中,这种自适应电阻器的电阻可以是大约,例如,在相对高的输入功率下2Ω,例如,提高PA 130的P1dB、高功率线性度和效率。
分段PA布置的示例优化
现在将参考图10解释实现根据各种实施例的分段PA布置的进一步细节,图10提供了根据本公开的一些实施例的具有前馈自适应偏置电路的示例分段PA布置1000的示意图。分段PA布置1000是图1的分段PA布置100的示例,因此,分段PA布置1000的一些元件用图1中使用的附图标记来说明,以指示与分段PA布置100的元件类似或功能相似的元件,因此,为了简洁起见,对于图1和图10中的一个不重复对另一个的解释。
在图10中,各种晶体管以其传统的电路图符号表示,例如,如参考图3所解释的。虽然图10中所示的晶体管是NMOS晶体管,但在分段PA 布置1000的其他实施例中,这些晶体管中的任何一个都可以用NPN晶体管代替,和/或分段PA布置1000的所有N型晶体管都可以用P型晶体管代替,进一步的电路修改对本领域的普通技术人员来说是显而易见的(例如,如上文参考图3-6所述)。
如上所述,自适应偏置电路120中的每一个是前馈电路,因为其被配置为生成适应相应PA段102的输入功率电平的偏置信号,并且被放置在 PA段102的输入处。在一些实施例中,分段PA布置100的其他组件可与自适应偏置电路120协作以帮助控制每个PA 130何时开启/关闭以及它们如何操作以在线性度、管芯面积、灵敏度、带宽和回退效率方面实现组合输出信号151的改进。
对于图10的以下描述,考虑第一段102-1是PA(即,PA1)被配置为首先开启的示例,即使输入信号101具有相对低的输入功率。第二段102-2 是PA(即,PA2)被配置为根据输入功率稍后开启的一段。重要的是,PA2配置为不仅打开输入电源,而且打开其耦合和自适应电路优化。
图11提供了根据本公开的一些实施例针对分段PA布置100和/或1000 的第一和第二段的作为输入功率(沿着水平轴描绘)的函数的偏置信号幅度(沿着垂直轴描绘)的示例图示。具体地,在图11中,点划线示出了偏置信号的幅度作为第一PA段102-1的输入功率Pin的函数(例如,示出了第一偏置信号121-1的示例),而虚线示出了作为第二PA段102-2的输入功率Pin的函数的偏置信号的幅度(例如,示出了第二偏置信号121-2的示例)。如本文所用,包括DC分量、至少一个RF分量和RF分量的至少一个谐波的偏置信号的幅度可以与DC分量的平方值和每个RF分量的平方值(例如,至少一种射频分量和射频分量的至少一种谐波)之和的平方根成正比(例如,基本相等)。
如图11所示,在一些实施例中,自适应偏置电路120-1可以被配置为产生依赖于输入信号101的功率的偏置信号121-1,因为当输入信号的功率等于或小于第一阈值功率时,偏置信号121-1的幅度可以处于恒定的第一值Vbias1,并且当输入信号的功率大于第一阈值功率时,以第一速率增加,而自适应偏置电路120-2可以被配置为产生依赖于输入信号的功率的偏置信号121-2,因为偏置信号121-2的幅度处于恒定的第二值Vbias2,当输入信号的功率等于或小于第二阈值功率时,当输入信号的功率大于第二阈值功率时以第二速率增加,其中Vbias1的值大于Vbias2的值,并且其中偏置信号121-2在其阈值之后增加的速率高于偏置信号121-1在其阈值之后增加的速率。增加率的差异在图11中可见,对于大于图11中标记为Pavg的特定功率的功率,偏置信号121-2具有比偏置信号121-1更高的斜率。因此,在该示例中,Pavg可以被认为是第一和第二偏置信号121中的每一个的阈值(即,第一阈值可以基本上等于第二阈值),尽管在其他实施例中,第一和第二阈值可以与众不同。事实上,第一偏压信号121-1 开始从值Vbias1增加之后的阈值在图11中被示出为处于高于Pavg的功率。由于偏置信号121-1和121-2彼此之间的这种关系,第一偏置信号121-1 可以被称为“高DC和低斜率”偏置信号,而第二偏置信号121-2可以被称为“低DC和更高斜率”偏置信号。
图11还说明了P1dB压缩点。在一些实施例中,如图11所示,第二偏置信号121-2可以在大约P1dB压缩点处到达并穿过第一偏置信号 121-1,尽管在其他实施例中,偏置信号121交叉处的值和P1dB压缩点的值可以不同。
配置第一自适应偏置电路120-1以生成高DC和低斜率偏置信号121-1 可以允许在较低输出功率下提供第一PA段102-1(或PA1)的相对平坦增益,即相对低增益扩展,并且配置第二自适应偏置电路120-2以产生低DC和更高斜率偏置信号121-2可以允许以更高的输出功率提供第二PA段 102-2(或PA2)的相对高的增益扩展。这可以在图12中看到,提供根据本公开的一些实施例增益(沿垂直轴描绘)作为可以由分段PA布置100和/或 1000的PA生成的PA输出信号的输出功率(沿水平轴描绘)的函数的示例说明。在图12中,点划线示出了第一PA段102-1的作为输出功率Pout 的函数的增益(例如,示出了第一PA输出信号131-1的示例),虚线示出了作为第二PA段102-2的输出功率Pout的函数的增益(例如,示出了第二PA输出信号131-2的示例),而实线示出了作为来自分段PA布置100 和/或1000的组合输出信号的输出功率Pout的函数的增益(例如,示出了组合输出信号151的示例)。如图12所示,在较低的Pout值下,第一PA 段102-1的增益相对平坦,意味着第一PA段102-1的增益扩展相对低。在该区域中,与第二PA段102-2的增益相比,第一PA段102-1的增益也相对较高。如图12进一步所示,随着Pout的增加,第二PA段102-2的增益快速增加,这意味着第二PA段102-2的增益扩展相对较高。从图12中也可以看出,在Pout的某个值之后,第一PA段102-1的增益开始降低,即发生增益压缩(对于图12的图示,在大约14dB之后,用值1210-1指示)。增益压缩也开始用于第二PA段102-2,尽管在更高的Pout之后(对于图12的图示,在大约18dB之后,用值1210-2表示)。作为组合第一和第二PA段102的输出的结果,组合的输出信号151的增益压缩点可以有利地被推到更高的Pout值(对于图12的图示,在大约16dB之后,用值 1210-3表示)。因此,偏置信号121可以被配置为使得第二PA输出信号 131-2的增益扩展补偿第一PA输出信号131-1的增益压缩,使得在组合器 150组合第一PA输出信号131-1和第二PA输出信号131-2之后,组合输出信号151的压缩点增加。
总的来说,对于组合输出信号151,如图12中可见,第一自适应偏置电路120-1可以被配置为适配第一偏压信号121-1结合第二自适应偏置电路120-2适配第二偏压信号121-2,以对于低于第三值的组合输出信号151 的输出功率,提供组合输出信号151的基本恒定增益(或等效地,低增益扩展),(即,组合输出信号151的增益压缩点,在图12中用值1210-3指示),以及组合输出信号151的增益压缩用于组合输出信号的输出功率高于第三值,其中第三值大于第一值(即第一PA输出信号131-1的增益压缩点,在图12中以值1210-1表示)且小于第二值(第二PA输出信号131-2的增益压缩点,在图12中用值1210-2表示)。组合输出信号151的总增益也增加。特别地,如在图12中可见,对于低于第三值1210-3的输出功率,组合输出信号151的增益大于对于低于第一值1210-1的输出功率的第一PA输出信号131-1的增益,并且对于低于第一值1210-1的输出功率,第一PA输出信号131-1的增益大于对于低于第二值1210-2的输出功率的第二PA输出信号131-2的增益。
与图12类似,图13还提供了作为信号功率函数的增益的图示,但是与图12相比,根据本公开的一些实施例,图13提供了归一化增益(沿垂直轴描绘)作为PA输出信号的输入功率(沿水平轴描绘)的函数的示例说明,PA输出信号可以由分段PA布置100和/或1000的PA生成。如图 13所示,归一化增益可以根据AM-AM比率定义,以dB为单位测量,指的是输出信号的幅度比率(因此,“AM”,其中“A”代表“幅度”和“M”代表“调制”)输入信号的幅度。在图13中,点划线示出了作为第一PA 段102-1的输入功率Pin的函数的归一化增益(例如,示出了第一PA输出信号131-1的示例),虚线示出了作为第二PA段102-2的输入功率Pin的函数的归一化增益(例如,示出了第二PA输出信号131-2的示例),而实线图示了归一化增益作为来自分段PA布置100和/或1000的组合输出信号的输入功率Pin的函数(例如图示组合输出信号151的示例)。如图13所示,在较低的Pin值(例如,对于Pin的值低于大约值1310-1,Pavg,在图13中标记),第一PA段102-1的归一化增益相对平坦,意味着第一PA 段102-1的增益扩展相对较低。在该区域中,与第二PA段102-2的归一化增益相比,第一PA段102-1的归一化增益也相对较高。如图13进一步所示,随着Pin增加,第二PA段102-2的归一化增益快速增加,这意味着第二PA段102-2的增益扩展相对较高。在图13中还可以看出,在Pin的某个值之后(例如,在值1310-1之后),第一PA段102-1的归一化增益开始减小,即发生增益压缩。增益压缩也开始用于第二PA段102-2,尽管在更高的Pin之后,该值在图13中显示为值1310-2。作为组合第一和第二PA 段102的输出的结果,组合输出信号151的增益压缩点可以有利地被推到更高的Pin值,该值在图13中被示为值1310-3,它可能在值1310-1和1310-2 之间。因此,偏置信号121可以被配置为使得第二PA输出信号131-2的增益扩展补偿第一PA输出信号131-1的增益压缩,使得在组合器150将第一PA输出信号131-1和第二PA输出信号131-2组合后,组合输出信号 151的压缩点增加。图13还说明了P1dB压缩点。在一些实施例中,值1310-2 可以基本上等于P1dB压缩点,但是在其他实施例中,这些值可以不同。
在一些实施方案中,自适应偏置电路120与相应PA 130的输入之间的耦合可以帮助确保偏置信号121-1是高DC和低斜率偏置信号并且偏置信号121-2是低DC和更高斜率偏置信号。例如,在一些实施例中,第一PA 段102-1可以包括第一电阻器,其被配置为将第一偏置信号121-1耦合到 PA1(例如,到第一PA 130-1的输入),而第二PA段102-2还可以包括第二电阻器,用于将第二偏置信号121-2耦合到PA2(例如,到第二PA 130-2 的输入)。在这样的实施例中,以大于第二电阻器的电阻的电阻实现第一电阻器确保第一电阻器的耦合强度小于第二电阻器的耦合强度,这导致PA1 的偏置信号与输入功率的低斜率和PA2的偏置信号与输入功率的高斜率。在一些实施例中,这样的第一和第二电阻器中的每一个可以被实施为例如参考图3-7描述的电阻器364中的一个或两个。在其他实施例中,其他耦合电路可以用于以确保耦合强度的这种差异的方式将偏置信号121耦合到它们各自的PA 130。因此,更一般地,第一PA段102-1可以包括第一耦合电路,被配置为将第一偏置信号121-1耦合到PA1(例如,到第一PA 130-1的输入),而第二PA段102-2还可以包括第二耦合电路,被配置为将第二偏置信号121-2耦合到PA2(例如,到第二PA 130-2的输入)121-1 到PA1(例如,到第一PA 130-1的输入),使得第一耦合电路的耦合强度小于第二耦合电路的耦合强度,这导致PA1的偏置信号与输入功率的低斜率和PA2的偏置信号与输入功率的高斜率。
在一些实施方案中,自适应偏置电路120和相应PA 130的输入之间的耦合可以帮助确保偏置信号121-1是高DC和低斜率偏置信号并且偏置信号121-2是低DC和更高斜率偏置信号,同时还提供自适应隔离,例如参考图8-9所描述的。例如,在一些实施例中,第一PA段102-1可以包括第一耦合电路,其被配置为将第一偏置信号121-1耦合到PA1(例如,到第一PA 130-1的输入),而第二PA段102-2还可以包括第二耦合电路,用于将第二偏置信号121-2耦合到PA2(例如,耦合到第二PA 130-2的输入),使得这些耦合电路中的一个或两个被配置为使得耦合电路的阻抗取决于到相应PA的输入功率。例如,这些耦合电路中的一个或两个可以是如上所述的自适应耦合电路950。在这样的实施例中,当第一耦合电路被配置为使得第一耦合电路的阻抗取决于到PA1的输入信号的功率时,第一耦合电路可以确保,当PA1的输入功率为第一功率电平时,第一耦合电路的阻抗为第一阻抗,当PA1的输入功率处于高于第一功率电平的第二功率电平时,第一耦合电路的阻抗为第二阻抗,低于第一阻抗。类似地,当第二耦合电路被配置为使得第二耦合电路的阻抗取决于到PA2的输入功率时,第二耦合电路可以确保,当PA2的输入功率为第三功率电平时,第二耦合电路的阻抗为第三阻抗,当PA2的输入功率为高于第三功率电平的第四功率电平时,第二耦合电路的阻抗为第四阻抗,低于第三阻抗。
如上所述,提供给各个PA130的偏置信号121可以不仅取决于(即,自适应)到各个PA130的输入功率,而且取决于自适应偏置电路120和相应PA130之间的耦合电路优化。因此,对于如图1和/或图10所示在分段 PA布置的操作期间PA1始终开启的实施例,第二PA2开启时的阈值不仅取决于PA2的输入功率,还取决于与PA1和PA2相关联的耦合电路。
因此,如上所述,在一些实施例中,包括在自适应偏置电路120内的线性化电路可以被配置为进一步控制PA2何时开启。在一些实施例中,第一自适应偏置电路120-1可被称为或包括相对低的非线性线性化器,其可生成所需的至少第一音调分量的谐波,以在相对较低的输出功率下改善 PA1的非线性,而第二自适应偏置电路120-2可以被称为或包括相对高的非线性线性化器,其可以产生至少第二音调分量的所需谐波以在相对较高的输出功率下降低或消除PA2的非线性。为此,偏置信号121-1的至少一个第一音调分量的至少一个谐波(例如,二次和高次谐波)的幅度可以小于偏置信号121-2的至少一个第二音调分量的至少一个谐波(例如,第二和更高谐波)的幅度。为了实现这一点,在一些实施例中,第一自适应偏置电路120-1可以包括第一线性化电路,该第一线性电路包括第一线性晶体管和耦合到第一线性晶体管的第一电阻器,而第二自适应偏置电路120-2 可以包括第二线性电路,其包括第二线性晶体管和耦合到第二线性晶体管的第二电阻器,其中所述第一线性晶体管的纵横比高于所述第二线性晶体管的纵横比,所述第一电阻器的电阻低于所述第二电阻器的电阻。当给定自适应偏置电路120的线性化电路被实施为如图3-7所示的线性化电路220时,这样的线性晶体管可以是线性晶体管322,而与其耦合的电阻器可以是电阻器326,如图3-7所示。与第二自适应偏置电路120-2相比,具有耦合到第一自适应偏置电路120-1中的线性晶体管的较大线性晶体管和较小电阻器可导致第一自适应偏置电路120-1作为相对低非线性线性化器运行,而第二自适应偏置电路120-2作为相对高非线性线性化器运行,这可以允许PA2线性化PA1的相位响应。图14提供了对此的说明,根据本公开的一些实施例,提供归一化输出信号相位或幅度(即,AM)到信号 (沿纵轴描绘)相位调制(即PM,其中“P”代表“相位”,“M”代表“调制”)的示例说明,作为可以由分段PA布置100和/或1000的PA生成的 PA输出信号的输出功率Pout(沿水平轴描绘)的函数。图14中所示的细线说明了单个分段PA(或单个核心PA)的归一化输出相位(AM-PM),而图14中所示的粗线图示了两个分段PA的归一化输出相位(AM-PM)(例如,组合输出信号151的示例,其包括来自分段PA布置100和/或1000 的PA1和PA2的贡献)。从图14中可以看出,当如本文所述使用至少两个分段PA时,对于更高的输出功率,AM-PM可能更平坦(意味着可以将压缩移动到更高的输出功率),这将导致改进的线性性能。
如上所述,提供给各个PA 130的偏置信号121不仅取决于(即,自适应的)各个PA130的输入功率,而且取决于自适应偏置电路120和各个 PA 130之间的耦合电路优化,但也包括在自适应偏置电路120中的线性化电路的非线性。因此,对于如图1和/或图10所示的在分段PA布置的操作期间PA1总是打开的实施例,第二个PA2开启时的阈值不仅取决于PA2 的输入功率,还取决于与PA1和PA2相关联的耦合电路,还取决于包括在自适应偏置电路120中的线性化电路的非线性。
转向各个段102之间的功率分流,在一些实施例中,功率分流可以由相应的输入匹配电路110控制。例如,第一输入匹配电路110-1可以包括第一电容器(例如,电容器Cin_1,如图10所示),耦合在输入信号101 和PA1的输入端之间,而第二输入匹配电路110-2可以包括第二电容(例如,电容Cin_2,如图10所示),耦合在输入信号101和PA2的输入之间。确保第二电容器的电容小于第一电容器的电容可用于确保向第一段102-1提供更多输入功率。例如,在一些实施例中,对于第一PA段102-1和第二 PA段102-2之间的大约75:25%的功率分配,Cin_2的电容可以比Cin_1的电容小大约2倍。第一和第二PA段102之间的不等输入功率分配可用于最小化由于初始关闭的PA(即,PA2,因为PA1在操作中始终开启)的负载引起的增益降低。由于PA2的开启电压不仅取决于PA2的输入电压,还取决于其耦合和自适应电路优化(例如,取决于如上所述的耦合电路和如上所述的自适应偏置电路120的线性化电路的线性度),在第一PA段102-1 和第二PA段102-2之间75:25%的功率分配可能是特别有利的,尽管在其他实施例中,可以使用不等的分配比例的其他值。
在一些实施方案中,PA段102之间的功率分流可以进一步由各个PA 130的组件辅助/控制。例如,在一些实施例中,功率分流电路可以进一步包括包括在第一PA段102-1(例如在PA1中)中的第一电感(例如,电感 Ls_1,如图10所示),以及包括在第二PA段102-2(例如,在PA2中)中的第二电感(例如,电感Ls_2,如图10所示),其中第一电感耦合在PA1 的输入晶体管(例如,耦合到PA1的输入晶体管的S/D端,如图10所示) 和第一参考电压之间,第二电感耦合在PA2的输入晶体管(例如,耦合到 PA2的输入晶体管的S/D端,如图10所示)和第二参考电压之间,所述第二电感器的电感小于所述第一电感器的电感。在这种情况下,如果给定 PA的输入晶体管是N型晶体管(如图10的图示所示),则第一和第二参考电压中的每一个都可以是接地电压,或者如果输入晶体管是P型晶体管,则可以是电源电压。
在一些实施方案中,可以使用输出匹配电路140来优化各个PA段102 的输出匹配。具体地,可以优化输出匹配电路140以在每个PA 130所需的特定输出功率下提供特定负载阻抗。例如,第一输出匹配电路140-1可以被配置为向第一PA输出信号141-1提供最佳负载,以便为回退(即,低) 输入功率效率和线性度提供最佳负载,而第二输出匹配电路140-2可以被配置为实现组合输出信号151的最大输出功率。在一些这样的实施例中,第一输出匹配电路140-1可以包括第一输出电感(例如,电感Lout_1,如图10所示),被配置为接收PA1的输出,而第二输出匹配电路140-2可以包括第二输出电感(例如,电感Lout_2,如图10所示),被配置为接收PA2 的输出。电感器Lout可以代表组合器150之前的输出匹配。在一些实施例中,第二输出电感器的电感可以小于第一输出电感器的电感。输出电感 Lout_1的较大电感有助于在较低输入功率下从PA1实现相对较高的增益和高线性度,而输出电感Lout_2的较小电感可有助于最大化PA2的输出功率。对于单端实现,Lout_1和L_out2中的每一个都可以跟一个用于隔直的电容器。输出功率的优化如图15所示,根据本公开的一些实施例,图1和/或图10所示的分段PA布置的第一和第二段的输出功率(沿垂直轴描绘) 作为输入功率(沿水平轴描绘)的函数提供示例说明。在图15中,点划线示出了作为第一PA段102-1的输入功率Pin的函数的输出功率(例如,示出了第一PA输出信号131-1的示例),虚线示出了作为第二PA段102-2 的输入功率Pin的函数的输出功率(例如,示出了第二PA输出信号131-2 的示例),而实线将输出功率示出为来自分段PA布置100和/或1000的组合输出信号的输入功率Pin的函数(例如,说明组合输出信号151的示例)。如图15所示,与PA2的输出功率曲线相比,PA1的输出功率曲线具有较低的斜率并且在较低的输出功率值处变平。PA2的输出功率曲线说明PA2 在达到某个输入功率阈值(~6:12dBm)后开始对组合输出功率做出贡献,其斜率高于PA1的输出功率曲线的斜率,以补偿PA1的功率压缩。还如图 15所示,PA2的输出功率曲线在较高输入功率下显示较高输出功率以最大化组合输出功率。
可用于控制各个PA段102的输出功率的另一个因素是其中使用的堆叠晶体管的数量。图10说明PA1可以包括m个堆叠晶体管,而PA2可以包括n个堆叠晶体管,其中m和n中的每一个都是大于零的整数。在一些实施例中,m可以小于n,使得总PA效率最大化,因为PA1应该产生比 PA2低的输出功率,其中PA1的电压供应可以低于PA2的电压供应。每个 PA内核都可以设计有适当的电源电压,以最大限度地提高该内核的效率,其中每个内核至少具有最少数量的堆叠晶体管,以保证在可靠运行下所需的输出功率。通常,低输出功率和高效率需要更低的电源电压和更少数量的堆叠晶体管,PA1就是这种情况。然而,高效率的更高输出功率需要更高的电源电压和更多数量的堆叠晶体管,PA2就是这种情况。单独PA 130 中包括的晶体管的尺寸可用于控制总增益、输出平均功率和最大输出功率。在一些实施例中,可以选择包含在PA1中的晶体管的尺寸来定义所需的总增益和输出平均功率,而可以选择包含在PA2中的晶体管的尺寸来定义所需的最大输出功率。第一和第二PA 130的晶体管尺寸之间的差异可以定义可以提高多少效率。例如,在一些实施例中,包含在PA1中的晶体管的尺寸可以小于包含在PA2中的晶体管的尺寸。在PA1中采用较小尺寸的晶体管可能会导致PA输出的直流功率和平均功率较低,这可以通过在PA2 中采用较大尺寸的晶体管来补偿,以达到组合输出信号的目标总输出功率 151。此外,提供给PA1和PA2中不同晶体管的电源电压可能不同。例如,在一些实施例中,提供给包括在PA1中的每个晶体管的供电电压(例如,供电电压Vs1,如图10所示)可以小于提供给包括在PA2中的每个晶体管的供电电压(例如,电源电压Vs2,如图10所示)。在一些实施例中, PA1和PA2的供电电压比可以取决于PA1和PA2之间的输出功率比。
虽然上面提供的描述涉及具有两个PA段102的分段PA布置,但在进一步的实施例中,这些描述可以扩展到其中分段PA布置100和/或1000 包括任意数量k个PA段102的实施例,其中k是大于1的整数。在一些实施例中,后续PA的自适应偏置信号可以彼此相关,如图16所示,提供偏置信号幅度的示例说明,作为如图1和/或图10所示的k个分段PA布置的输入功率的函数,根据本公开的一些实施例。自适应偏置信号和所述信号到相应PA的耦合可以被优化以支持不同输入功率的电流,这将导致更高的效率。
虽然图1和10的图示没有具体示出PA驱动器级(即,用于驱动相应 PA的驱动器),但在一些实施例中,将PA驱动器分成多个段(例如,每个驱动器段对应于不同的相应PA130)并采用如本文所述的自适应偏置技术也可应用于PA驱动器。因此,一般而言,上文关于向相应PA130提供偏置信号121的自适应偏置电路120提供的描述适用于可被配置为为分段 PA驱动器布置的不同驱动器提供偏置信号的自适应偏置电路,并且上文关于自适应偏置电路120耦合到相应PA130的输入的描述适用于将自适应偏置电路的输出耦合到相应PA130的相应驱动器的输入。
示例系统和设备
本文所述的具有前馈自适应偏置电路的分段PA布置可以包括在无线或有线通信中使用的各种RF设备和系统中。仅出于说明的目的,根据本公开的一些实施例,可以包括一个或多个具有前馈自适应偏置电路的分段 PA布置的示例RF设备在图17中示出并且在下面进行描述。
图17是根据本公开的一些实施例的示例RF设备2200(例如RF收发器)的框图,其可以包括一个或多个具有前馈自适应偏置电路的分段PA布置。
通常,RF设备2200可以是可以支持无线传输和/或接收处于大约3千赫兹(kHz)至大约300吉赫兹(GHz)的RF范围内的电磁波形式的信号的任何设备或系统。在一些实施例中,RF设备2200可以用于无线通信,例如在基站(BS)或任何合适的蜂窝无线通信技术(例如GSM、WCDMA或LTE) 的UE设备中。在进一步的示例中,RF设备2200可以用作或用于例如诸如第五代(5G)无线(即,高频/短波长频谱,例如,频率在约20至60GHz 之间的范围内,对应于约5至15毫米之间范围内的波长)之类的毫米波无线技术的BS或UE设备。在又一示例中,RF设备2200可用于使用Wi-Fi 技术(例如2.4GHz频段,对应约12cm波长,或5.8GHz频段,频谱,对应约5cm波长)的无线通信,例如,在支持Wi-Fi的设备中,例如台式机、笔记本电脑、视频游戏机、智能手机、平板电脑、智能电视、数字音频播放器、汽车、打印机。在一些实施方式中,支持Wi-Fi的设备可以是例如智能系统中的节点,该节点被配置为与其他节点(例如,智能传感器)进行数据通信。在另一个示例中,RF设备2200可以用于使用蓝牙技术(例如,约2.4至约2.485GHz的频段,对应约12厘米的波长)的无线通信。在其他实施例中,RF设备2200可用于传输和/或接收RF信号以用于通信以外的目的,例如,在汽车雷达系统中,或在诸如磁谐振成像(MRI)的医疗应用中。
在各种实施方案中,RF设备2200可以被包括在可以在蜂窝网络中使用的频率分配的频分双工(FDD)或时域双工(TDD)变体中。在FDD系统中,上行链路(即,从UE设备发送到BS的RF信号)和下行链路(即,从 BS传输到US设备的RF信号)可以同时使用不同的频段。在TDD系统中,上行链路和下行链路可以使用相同的频率但在不同的时间。
若干组件在图17中被图示为包括在RF设备2200中,但是这些组件中的任何一个或多个可以被省略或复制,以适合于应用。例如,在一些实施例中,RF设备2200可以是支持RF信号的无线传输和接收两者的RF 设备(例如RF收发器),在这种情况下,它可以包括这里称为发送(TX) 路径的组件和这里称为接收(RX)路径的组件。然而,在其他实施例中,RF设备2200可以是仅支持无线接收的RF设备(例如RF接收器),在这种情况下,它可以包括RX路径的组件,但不包括TX路径的组件;或者 RF设备2200可以是仅支持无线传输的RF设备(例如,RF发射机),在这种情况下,它可以包括TX路径的组件,但不包括RX路径的组件。
在一些实施方案中,RF设备2200中包括的一些或全部组件可以附接到一个或多个母板。在一些实施方案中,一些或所有这些组件是在单个芯片上制造的,例如,在单个片上系统(SoC)芯片上。
此外,在各种实施例中,RF设备2200可以不包括图17中所示的一个或多个组件,但是RF设备2200可以包括用于耦合到一个或多个组件的接口电路。例如,RF设备2200可以不包括天线2202,但是可以包括天线 2202可以耦合到的天线接口电路(例如,匹配电路、连接器和驱动器电路)。在另一组示例中,RF设备2200可以不包括数字处理单元2208或本地振荡器2206,但是可以包括设备接口电路(例如,连接器和支持电路),数字处理单元2208或本地振荡器2206可以耦合到该设备接口电路。
如图17所示,RF设备2200可以包括天线2202、双工器2204(例如,如果RF设备2200是FDD RF设备;否则可以省略双工器2204)、本地振荡器2206、数字处理单元2208。还如图17所示,RF设备2200可以包括 RX路径,该RX路径可以包括RX路径放大器2212、RX路径预混滤波器 2214、RX路径混频器2216、RX路径后混滤波器2218和模数转换器 (ADC)2220。如图17进一步所示,RF设备2200可以包括TX路径,该TX 路径可以包括TX路径放大器2222、TX路径后混滤波器2224、TX路径混频器2226、TX路径预混滤波器2228和数模转换器(DAC)2230。更进一步地,RF设备2200还可以包括阻抗调谐器2232、RF开关2234和控制逻辑2236。在各种实施例中,RF设备2200可以包括图17中所示的任何组件的多个实例。在一些实施例中,RX路径放大器2212、TX路径放大器 2222、双工器2204和RF开关2234可以被认为形成RF设备2200的RF 前端(FE),或者是RF设备2200的RF前端(FE)的一部分。在一些实施例中,RX路径放大器2212、TX路径放大器2222、双工器2204和RF开关 2234可以被认为形成RF设备2200的RFFE,或者是RF设备2200的RFFE 的一部分。在一些实施例中,RX路径混频器2216和TX路径混频器2226 (可能带有图17所示的相关预混和后混滤波器)可被视为形成RF设备 2200的RF收发器或为其一部分(或RF接收器或RF发射器,如果RF设备 2200中仅分别包括RX路径或TX路径组件)。在一些实施例中,RF设备 2200还可包括一个或多个控制逻辑元件/电路,如图17所示为控制逻辑 2236,例如,RFFE控制接口。在一些实施例中,控制逻辑2236可以被配置为使用前馈自适应偏置电路,例如在RF设备2200的TX路径放大器2222 内,控制操作具有前馈自适应偏置电路的任何分段PA布置的至少部分。在一些实施例中,控制逻辑2236可用于执行RF设备2200内的其他功能的控制,例如,增强对复杂RF系统环境的控制,支持包络跟踪技术的实现,降低耗散功率等。
天线2202可以被配置为根据任何无线标准或协议,例如Wi-Fi、LTE 或GSM,以及指定为3G、4G、5G及以后。如果RF设备2200是FDD收发器,则天线2202可以被配置用于同时接收和传输分离的,即非重叠和非连续的频带中的通信信号,例如,在彼此间隔例如20MHz的频带中。如果RF设备2200是TDD收发器,则天线2202可以被配置用于在TX和RX路径可以相同或重叠的频带中顺序接收和发送通信信号。在一些实施例中,RF设备2200可以是多频带RF设备,在这种情况下,天线2202可以被配置用于同时接收在单独频带中具有多个RF分量的信号和/或被配置用于在单独频带中具有多个RF分量的信号的并发传输。在这样的实施例中,天线2202可以是单个宽带天线或多个频带特定天线(即,多个天线各自被配置为在特定频带中接收和/或发射信号)。在各种实施例中,天线2202 可以包括多个天线元件,例如,形成相控天线阵列的多个天线元件(即,可以使用多个天线元件和相移来发送和接收RF信号的通信系统或天线阵列)。与单天线系统相比,相控天线阵列可以提供诸如增加增益、定向控制能力和同时通信等优点。在一些实施例中,RF设备2200可以包括一个以上天线2202以实现天线分集。在一些这样的实施例中,可以部署RF开关2234以在不同天线之间切换。
天线2202的输出可以耦合到双工器2204的输入。双工器2204可以是被配置用于滤波多个信号以允许通过双工器2204和天线2202之间的单个路径进行双向通信的任何合适的组件。2204可以被配置用于向RF设备2200的RX路径提供RX信号并且用于从RF设备2200的TX路径接收TX 信号。
RF设备2200可以包括一个或多个本机振荡器2206,其被配置为提供本机振荡器信号,该本机振荡器信号可以用于天线2202接收的RF信号的下变频和/或要由天线2202发射的信号的上变频。
RF设备2200可以包括数字处理单元2208,其可以包括一个或多个处理设备。数字处理单元2208可以被配置为执行与RX和/或TX信号的数字处理相关的各种功能。此类功能的示例包括但不限于抽取/下采样、纠错、数字下变频或上变频、DC偏移消除、自动增益控制等。虽然未在图17中示出,但在一些实施例中,RF设备2200可以还包括存储设备,用于与数字处理单元2208配合。
转向可以包括在RF设备2200中的RX路径的细节,RX路径放大器 2212可以包括低噪声放大器(LNA)。RX路径放大器2212的输入可以耦合到天线2202的天线端口(未示出),例如,经由双工器2204。RX路径放大器2212可以放大由天线2202接收的RF信号。
RX路径放大器2212的输出可以耦合到RX路径预混滤波器2214的输入,该滤波器可以是谐波或带通(例如,低通)滤波器,配置为滤波接收到的已由RX路径放大器2212放大的RF信号。。
RX路径预混滤波器2214的输出可以耦合到RX路径混频器2216的输入,也称为下变频器。RX路径混频器2216可以包括两个输入和一个输出。第一输入可以被配置为接收RX信号,其可以是电流信号,指示由天线2202接收的信号(例如,第一输入可以接收RX路径预混滤波器2214 的输出)。第二输入可以被配置为从本地振荡器2206之一接收本地振荡器信号。RX路径混频器2216然后可以混合在其两个输入处接收的信号以生成在RX路径混频器2216的输出处提供的下变频RX信号。如这里所使用的,下变频是指将接收到的RF信号与本地振荡器信号混合以生成较低频率的信号的过程。特别地,TX路径混频器(例如,下变频器)2216可以被配置为当在两个输入端口处提供两个输入频率时在输出端口处产生和和/或差频。在一些实施例中,RF设备2200可以实现直接变频接收机 (DCR),也称为零差、同步或零中频接收机,在这种情况下,RX路径混频器2216可以被配置为使用频率与无线电信号的载波频率相同或非常接近的本地振荡器信号来解调传入的无线电信号。在其他实施例中,RF设备 2200可以利用下变频到中频(IF)。IF可用于超外差无线电接收器,其中在对接收信号中的信息进行最终检测之前,将接收到的RF信号移至IF。出于多种原因,转换为IF可能很有用。例如,当使用多级滤波器时,它们都可以设置为固定频率,这使得它们更容易构建和调整。在一些实施例中, RX路径混频器2216可以包括若干这样的IF转换级。
尽管在图17的RX路径中示出了单个RX路径混频器2216,在一些实施方案中,RX路径混频器2216可以被实现为正交下变频器,在这种情况下,它将包括第一RX路径混频器和第二RX路径混频器。第一RX路径混频器可以被配置用于通过将天线2202接收的RX信号和本地振荡器 2206提供的本地振荡器信号的同相分量混合来执行下变频以生成同相(I) 下变频的RX信号。第二RX路径混频器可以被配置为通过将天线2202接收的RX信号和本地振荡器2206提供的本地振荡器信号的正交分量(正交分量是与本地振荡器信号的同相分量同相偏移90度的分量)。第一RX路径混频器的输出可以提供给I信号路径,第二RX路径混频器的输出可以提供给Q信号路径,Q信号路径可能与I信号路径相差90度。
RX路径混频器2216的输出可以可选地耦合到RX路径后混频滤波器 2218,其可以是低通滤波器。如果RX路径混频器2216是如上所述实现第一和第二混频器的正交混频器,则分别在第一和第二混频器的输出端提供的同相和正交分量可以耦合到包括在滤波器2218中的各个单独的第一和第二RX路径后混频滤波器。
ADC 2220可以被配置为将来自RX路径混频器2216的混合RX信号从模拟域转换为数字域。ADC 2220可以是正交ADC,其类似于RX路径正交混频器2216,可以包括两个ADC,配置为数字化在同相和正交分量中分离的下变频RX路径信号。ADC 2220的输出可以提供给数字处理单元2208,其被配置为执行与RX信号的数字处理相关的各种功能,从而可以提取在RX信号中编码的信息。
转到可以包括在RF设备2200中的TX路径的细节,稍后要由天线2202发送的数字信号(TX信号)可以从数字处理单元2208提供给DAC 2230。对于ADC 2220,DAC 2230可以包括两个DAC,其被配置为分别将数字I-和Q-路径TX信号分量转换为模拟形式。
可选地,DAC 2230的输出可以耦合到TX路径预混滤波器2228,其可以是带通(例如,低通)滤波器(或一对带通,例如低通滤波器,在正交处理的情况下),被配置为从DAC2230输出的模拟TX信号中滤除所需频带外的信号分量。然后可将数字TX信号提供给TX路径混频器2226,其也可称为上变频器。类似于RX路径混频器2216,TX路径混频器2226 可以包括一对TX路径混频器,用于同相和正交分量混频。类似于可以包括在RX路径中的第一和第二RX路径混频器,TX路径混频器2226的每个TX路径混频器可以包括两个输入和一个输出。第一输入可以接收由相应的DAC 2230转换为模拟形式的TX信号分量,这些分量将被上变频以生成要发送的RF信号。第一TX路径混频器可以通过将由DAC 2230转换为模拟形式的TX信号分量与从本地振荡器2206提供的TX路径本地振荡器信号的同相分量混合来生成同相(I)上变频信号(在各种实施方案中,本机振荡器2206可以包括多个不同的本机振荡器,或者被配置为为RX路径中的混频器2216和TX路径中的混频器2226提供不同的本机振荡器频率)。第二TX路径混频器可以通过将由DAC 2230转换为模拟形式的TX信号分量与TX路径本地振荡器信号的正交分量混合来生成正交相位(Q)上变频信号。可以将第二TX路径混频器的输出添加到第一TX路径混频器的输出以创建真实RF信号。每个TX路径混频器的第二输入可以耦合到本地振荡器2206。
可选地,RF设备2200可以包括TX路径后混频滤波器2224,配置为对TX路径混频器2226的输出进行滤波。
TX路径放大器2222可包括本文所述的具有前馈自适应偏置电路的分段PA布置的任何实施方案。
在各种实施方案中,RX路径预混滤波器2214、RX路径后混滤波器 2218、TX后混滤波器2224和TX预混滤波器2228中的任一个可以被实现为RF滤波器。在一些实施方案中,RF滤波器可以实现为多个RF滤波器或滤波器组。滤波器组可以包括可以耦合到开关的多个RF滤波器,例如, RF开关2234,被配置为选择性地打开和关闭多个RF滤波器中的任何一个,(例如,激活多个RF滤波器中的任何一个),以实现滤波器组的期望滤波特性(即,以对滤波器组进行编程)。例如,当RF设备2200是或被包括在BS 或UE设备中时,这样的滤波器组可以用于在不同的RF频率范围之间切换。在另一个例子中,这样的滤波器组可以是可编程的,以抑制不同双工距离上的TX泄漏。
阻抗调谐器2232可以包括任何合适的电路,被配置为匹配不同RF电路的输入和输出阻抗以最小化RF设备2200中的信号损失。例如,阻抗调谐器2232可以包括天线阻抗调谐器。能够调谐天线2202的阻抗可能是特别有利的,因为天线的阻抗是RF设备2200所处环境的函数,例如,天线的阻抗变化取决于,例如,如果天线握在手中、放在车顶等。
如上所述,RF开关2234可以是被配置为通过传输路径路由高频信号的设备,例如,以便在图17所示的任何一个组件的多个实例之间选择性地切换,例如,为了实现RF设备2200的期望行为和特性。例如,在一些实施方案中,可以使用RF开关在不同天线2202之间切换。在其他实施方案中,RF开关可用于在RF设备2200的多个RF滤波器之间切换(例如,通过选择性地打开和关闭RF滤波器)。典型地,RF系统将包括多个这样的RF开关。
RF设备2200提供简化版本,并且在进一步的实施例中,可以包括未在图17中具体显示的其他组件。例如,RF设备2200的RX路径可以包括RX路径混频器2216和ADC 2220之间的电流到电压放大器,其可以被配置为放大下变频信号并将其转换为电压信号。在另一个中示例中,RF 设备2200的RX路径可以包括用于产生平衡信号的平衡不平衡变压器。在又一示例中,RF设备2200还可以包括时钟发生器,例如,其可以包括合适的锁相环(PLL),被配置为接收参考时钟信号并使用它来生成不同的时钟信号,该时钟信号然后可以用于对ADC2220、DAC 2230和/或也可由本地振荡器2206使用以生成要在RX路径或TX路径中使用的本地振荡器信号的操作进行计时。
示例数据处理系统
图18提供了图示数据处理系统2300的框图,根据本公开的一些实施例,该数据处理系统2300可以被配置为控制一个或多个本文所述的具有前馈自适应偏置电路的分段PA布置的操作。例如,数据处理系统2300可以被配置为实现或控制部分分段PA布置100和/或1000,或本文所述的具有前馈自适应偏置电路的分段PA布置的任何进一步的实施例。在另一个例子中,数据处理系统2300可以被配置为实现控制逻辑2236的至少一部分,如图17所示。
如图18所示,数据处理系统2300可以包括至少一个处理器2302,例如硬件处理器2302,通过系统总线2306耦合到存储器元件2304。因此,数据处理系统可以在存储器元件内存储程序代码2304。此外,处理器2302 可以执行经由系统总线2306从存储器元件2304访问的程序代码。一方面,数据处理系统可以被实现为适合于存储和/或执行程序代码的计算机。然而,应当理解,数据处理系统2300可以以包括能够执行本公开中描述的功能的处理器和存储器的任何系统的形式来实现。
在一些实施方案中,处理器2302可以执行软件或算法来执行本公开中所讨论的活动,特别是与操作本文所述的具有前馈自适应偏置电路的分段PA布置相关的活动。处理器2302可以包括提供可编程逻辑的硬件、软件或固件的任何组合,包括作为非限制性示例的微处理器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、专用集成电路(IC)(ASIC)或虚拟机处理器。处理器2302可以通信地耦合到存储器元件 2304,例如在直接存储器访问(DMA)配置中,使得处理器2302可以从存储器元件2304读取或写入存储器元件2304。
一般而言,存储器元件2304可包括任何合适的易失性或非易失性存储器技术,包括双倍数据速率(DDR)随机存取存储器(RAM)、同步 RAM(SRAM)、动态RAM(DRAM)、闪存、只读存储器(ROM)、光学介质、虚拟存储器区域、磁性或磁带存储器或任何其他合适的技术。除非另有说明,本文中讨论的任何存储器元件都应被解释为包含在广义术语“存储器”内。可以在任何数据库、寄存器、控制列表、高速缓存或存储结构中提供被测量、处理、跟踪或发送到数据处理系统2300的任何组件或从数据处理系统2300的任何组件发送的信息,所有这些都可以在任何合适的时间范围内引用。任何这样的存储选项都可以包括在此处使用的广义术语“存储器”内。类似地,此处描述的任何潜在处理元件、模块和机器应被解释为包含在广义术语“处理器”内。本图中所示的每个元件,例如图1-18所示的说明具有前馈自适应偏置电路的分段PA布置的任何元件,还可以包括用于在网络环境中接收、传输和/或以其他方式传送数据或信息的合适接口,以便它们可以与例如数据处理系统2300通信。
在某些特定的实施例中,实现如本文概述的具有前馈自适应偏置电路的分段PA布置可以通过编码在一个或多个有形媒体中来实现,这些媒体可以包括非暂时性媒体,例如在ASIC中、在DSP指令、软件(可能包括目标代码和源代码)中提供的嵌入式逻辑以由处理器或其他类似机器等执行。在这些实例中的一些情况下,存储元件,例如图18中所示的存储元件2304,可以存储用于此处描述的操作的数据或信息。这包括能够存储被执行以执行这里描述的活动的软件、逻辑、代码或处理器指令的存储器元件。处理器可以执行与数据或信息相关联的任何类型的指令以实现这里详述的操作。在一个示例中,处理器,例如图18中所示的处理器2302,可以将元素或文章(例如,数据)从一种状态或事物转换为另一种状态或事物。在另一个例子中,这里概述的活动可以用固定逻辑或可编程逻辑(例如,由处理器执行的软件/计算机指令)来实现,这里标识的元素可以是某种类型的可编程处理器、可编程数字逻辑(例如,FPGA、DSP、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)) 或包括数字逻辑、软件、代码、电子指令、或其任何合适的组合的ASIC。
存储器元件2304可以包括一个或多个物理存储器设备,例如本地存储器2308和一个或多个大容量存储设备2310。本地存储器可以指在程序代码的实际执行期间通常使用的RAM或其他非持久性存储器设备。大容量存储设备可以实现为硬盘驱动器或其他持久数据存储设备。处理系统 2300还可包括一个或多个高速缓存存储器(未示出),其提供至少一些程序代码的临时存储以减少在执行期间必须从大容量存储设备2310检索程序代码的次数。
如图18所示,存储器元件2304可以存储应用程序2318。在各种实施方案中,应用程序2318可以存储在本地存储器2308、一个或多个大容量存储设备2310中,或者与本地存储器和大容量存储设备分开。应当理解,数据处理系统2300还可以执行能够促进应用程序2318的执行的操作系统 (图18中未示出)。以可执行程序代码的形式实现的应用程序2318可以通过数据处理系统2300(例如,通过处理器2302)执行。响应于应用的执行,数据处理系统2300可以被配置为执行这里描述的一个或多个操作或方法步骤。
被描述为输入设备2312和输出设备2314的输入/输出(I/O)设备可选地可以耦合到数据处理系统。输入设备的示例可以包括但不限于键盘、诸如鼠标之类的定点设备等。输出设备的示例可以包括但不限于监视器或显示器、扬声器等。在一些实施方案中,输出设备2314可以是任何类型的屏幕显示器,例如等离子显示器、液晶显示器(LCD)、有机发光二极管(OLED) 显示器、电致发光(EL)显示器或任何其他指示器,例如表盘、气压计或LED。在一些实施方式中,系统可以包括用于输出设备2314的驱动器(未示出)。输入和/或输出设备2312、2314可以直接地或通过介入的I/O控制器耦合到数据处理系统。
在一个实施例中,输入和输出设备可以被实现为组合的输入/输出设备 (在图18中用围绕输入设备2312和输出设备2314的虚线示出)。这种组合设备的示例是触敏显示器,有时也称为“触摸屏显示器”或简称为“触摸屏”。在这样的实施例中,可以通过在触摸屏显示器上或附近的物理对象(例如用户的手写笔或手指)的移动来提供对设备的输入。
网络适配器2316还可以可选地耦合到数据处理系统,以使其能够通过介入私有或公共网络而耦合到其他系统、计算机系统、远程网络设备和 /或远程存储设备。网络适配器可以包括用于接收由所述系统、设备和/或网络发送到数据处理系统2300的数据的数据接收器,以及用于将数据从数据处理系统2300传输到所述系统、设备和/或网络的数据发送器。调制解调器、电缆调制解调器和以太网卡是可与数据处理系统2300一起使用的不同类型网络适配器的示例。
选择例子
以下段落提供了本文公开的实施方案的各种例子。
例子1提供PA布置,包括第一和第二PA段、功率分流电路和组合器。第一PA段包括第一PA和第一自适应偏置电路,所述第一自适应偏置电路被配置为为所述第一PA生成第一偏置信号,所述第一偏置信号具有第一 DC分量、至少一个第一音调分量和所述至少一个第一音调分量的至少一个谐波。第二PA段包括第二PA和第二自适应偏置电路,所述第二自适应偏置电路被配置为为所述第二PA生成第二偏置信号,所述第二偏置信号具有第二DC分量、至少一个第二音调分量和所述至少一个第二音调分量的至少一个谐波,其中所述至少一个第一音调分量的至少一个谐波的幅度小于所述至少一个第二音调分量的至少一个谐波的幅度。功率分流电路被配置为将所述PA布置的输入信号分成提供给所述第一PA段的第一PA输入信号和提供给所述第二PA段的第二PA输入信号,其中所述功率分流电路包括耦合在PA布置的输入和所述第一PA的输入之间的第一电容器(例如电容器Cin_1),并且还包括耦合在所述PA布置的输入和所述第二PA的输入之间的第二电容器(例如电容器Cin_1),其中所述第二电容器的电容小于所述第一电容器的电容,例如,对于第一和第二PA段之间的大约 75:25%的功率分配,大约小2倍。组合器被配置为组合所述第一PA的输出和所述第二PA的输出以产生组合输出信号。
例子2提供根据例子1的PA布置,其中第一PA包括m个堆叠晶体管,第二PA包括n个堆叠晶体管,并且m和n中的每一个都是大于零的整数且m小于n。
例子3提供根据例子2的PA布置,其中提供给m个第一堆叠晶体中的每一个的电源电压小于提供给n个第二堆叠晶体管中的每一个的电源电压。
例子4提供根据例子1-3中的任一个的PA布置,其中PA布置是根据例子9-26中的任一个的PA布置。
例子5提供PA布置包括第一和第二PA段、功率分流电路和组合器。第一PA段包括第一PA和第一自适应偏置电路,所述第一自适应偏置电路被配置为为所述第一PA生成第一偏置信号。第二PA段包括第二PA和第二自适应偏置电路,所述第二自适应偏置电路被配置为为所述第二PA生成第二偏置信号,其中所述第一PA包括m个堆叠晶体管,所述第二PA 包括n个堆叠晶体管,m和n中的每一个都是大于零的整数且m小于n,并且提供给m个堆叠晶体管中的每一个的电源电压小于提供给n个堆叠晶体管中的每一个的电源电压。功率分流电路被配置为将所述PA布置的输入信号分成提供给所述第一PA段的第一PA输入信号和提供给所述第二 PA段的第二PA输入信号,其中所述第一PA输入信号的功率大于所述第二PA输入信号的功率。组合器被配置为组合所述第一PA的输出和所述第二PA的输出以产生组合输出信号。第一自适应偏置电路被配置为产生取决于输入信号的功率的第一偏置信号,因为当所述输入信号的功率等于或小于第一阈值功率(例如在图11中标识为Pavg的阈值)时,所述第一偏置信号的幅度处于恒定的第一值(Vbias1),并且当所述输入信号的功率大于所述第一阈值功率时以第一速率增加。第二自适应偏置电路被配置为产生取决于所述输入信号的功率的第二偏置信号,因为当所述输入信号的功率等于或小于第二阈值功率时,所述第二偏置信号的幅度处于恒定的第二值(Vbias2),并且当所述输入信号的功率大于所述第二阈值功率时以第二速率增加,其中所述恒定的第一值大于所述恒定的第二值并且所述第二速率高于所述第一速率。
例子6提供根据例子5的PA布置,其中对于低于第一值的第一PA输出信号的输出功率,所述第一PA输出信号具有第一增益扩展,对于高于第一值的第一PA输出信号的输出功率,所述第一PA输出信号具有第一增益压缩,对于低于第二值的第二PA输出信号的输出功率,所述第二PA输出信号具有第二增益扩展,对于高于第二值的第二PA输出信号的输出功率,所述第二PA输出信号具有第二增益压缩,所述第二增益扩展大于所述第一增益扩展并且所述第二值大于所述第一值。
例子7提供根据例子5或6的PA布置,其中对于低于第三值的组合输出信号的输出功率,所述组合输出信号具有第三增益扩展(相对恒定的增益,即低增益扩展),并且对于高于第三值的组合输出信号的输出功率,所述组合输出信号具有第三增益压缩,其中所述第三值大于所述第一值并小于所述第二值。
例子8提供根据例子5-7中的任一个的PA布置,其中PA布置是根据例子9-26中的任一个的PA布置。
例子9提供PA布置,包括第一和第二PA段、功率分流电路和组合器。第一PA段包括第一PA和第一自适应偏置电路,所述第一自适应偏置电路被配置为为所述第一PA生成第一偏置信号,所述第一偏置信号具有第一 DC分量(即,具有零频率的分量)、至少一个第一音调分量(即,具有非零频率的分量,例如具有来自RF频谱的频率的分量)和所述至少一个第一音调分量的至少一个谐波(例如第一音调分量的二阶或高阶谐波)。第二PA段包括第二PA和第二自适应偏置电路,所述第二自适应偏置电路被配置为为所述第二PA生成第二偏置信号,所述第二偏置信号具有第二DC 分量、至少一个第二音调分量和所述至少一个第二音调分量的至少一个谐波(例如,二第二音调分量的二阶或高阶谐波)。功率分流电路(例如,PA1的输入匹配和PA2电路的输入匹配,如图1所示)被配置为将所述PA布置的输入信号分成提供给所述第一PA段的第一PA输入信号和提供给所述第二PA段的第二PA输入信号,其中所述第一PA输入信号的功率大于所述第二PA输入信号的功率。组合器被配置为组合所述第一PA输出信号和所述第二PA输出信号以产生组合输出信号,其中所述第一PA输出信号是由所述第一PA放大基于第一PA输入信号的信号同时被所述第一偏置信号偏置而产生的信号,并且其中所述第二PA输出信号是由所述第二PA放大基于第二PA输入信号的信号同时被所述第二偏置信号偏置而产生的信号。
例子10提供根据例子9的PA布置,其中所述第一自适应偏置电路和所述第二自适应偏置电路中的每个都是前馈电路,即自适应偏置电路被配置为生成偏置信号,该偏置信号自适应(例如,成比例地改变)PA段的输入功率电平,并被放置在PA段的输入端。
例子11提供根据例子9或10的PA布置,其中第一自适应偏置电路被配置为产生取决于输入信号的功率的第一偏置信号,因为当所述输入信号的功率等于或小于第一阈值功率(例如,在图11中标识为Pavg的阈值) 时,所述第一偏置信号的幅度处于恒定的第一值(Vbias1),并且当所述输入信号的功率大于所述第一阈值功率时以第一速率增加。在这种PA布置中,第二自适应偏置电路被配置为产生取决于所述输入信号的功率的第二偏置信号,因为当所述输入信号的功率等于或小于第二阈值功率时,所述第二偏置信号的幅度处于恒定的第二值(Vbias2),并且当所述输入信号的功率大于所述第二阈值功率时以第二速率增加。另外,所述恒定的第一值大于所述恒定的第二值并且所述第二速率高于所述第一速率。
例子12提供根据例子9-11中的任一个的PA布置,其中所述第一自适应偏置电路被配置为生成第一偏置信号,该第一偏置信号提供:对于低于第一值的第一PA输出信号的输出功率,所述第一PA输出信号的第一增益扩展,和对于高于第一值的第一PA输出信号的输出功率,所述第一PA 输出信号的第一增益压缩。另外,所述第二自适应偏置电路被配置为生成第二偏置信号,该第二偏置信号提供:对于低于第二值的第二PA输出信号的输出功率,所述第二PA输出信号的第二增益扩展,和对于高于第二值的第二PA输出信号的输出功率,所述第二PA输出信号的第二增益压缩,其中所述第二增益扩展大于所述第一增益扩展并且所述第二值大于所述第一值。
例子13提供根据例子12的PA布置,其中所述第一自适应偏置电路被配置为使第一偏压信号自适应联合所述第二自适应偏置电路使第二偏压信号自适应,以提供:对于低于第三值的组合输出信号的输出功率,所述组合输出信号的第三增益扩展(相对恒定的增益,即低增益扩展);和对于高于第三值的组合输出信号的输出功率,所述组合输出信号的增益压缩,其中所述第三值大于所述第一值并小于所述第二值。
例子14提供根据例子13的PA布置,其中对于低于第三值的组合输出信号的输出功率的组合输出信号的增益大于对于低于第一值的第一PA 输出信号的输出功率的第一PA输出信号的增益,并且对于低于第一值的第一PA输出信号的输出功率的第一PA输出信号的增益大于对于低于第二值的第二PA输出信号的输出功率的第二PA输出信号的增益。
例子15提供根据例子9-14中的任一个的PA布置,其中功率分流电路包括所述第一PA段中的第一电容器(例如电容器Cin_1)和所述第二PA 段中的第二电容器(例如电容器Cin_2),所述第一电容器耦合在所述PA布置的输入信号和所述第一PA的输入之间,所述第二电容器耦合在所述PA 布置的输入信号和所述第二PA的输入之间,和所述第二电容器的电容小于所述第一电容器的电容,例如第一和第二PA段之间的功率分配大约为 75:25%,大约小2倍。
例子16提供根据例子15的PA布置,其中功率分流电路还包括所述第一PA段中(例如在第一PA中)的第一电感器(例如电感器Ls_1)和所述第二PA段中(例如在第二PA中)的第二电感器(例如电感器Ls_2),所述第一电感器耦合在所述第一PA的输入晶体管和第一参考电压之间(例如,接地电压(如果输入晶体管是N型晶体管)或电源电压(如果输入晶体管是P型晶体管),第二电感器耦合在第二PA的输入晶体管和第二参考电压 (例如,接地电压(如果输入晶体管是N型晶体管)或者电源电压(如果输入晶体管是P型晶体管)),并且所述第二电感器的电感小于所述第一电感器的电感。
例子17提供根据例子9-16中的任一个的PA布置,其中所述至少一个第一音调分量的至少一个谐波的幅度小于所述至少一个第二音调分量的至少一个谐波的幅度。
例子18提供根据例子9-17中的任一个的PA布置,其中所述第一自适应偏置电路包括第一线性电路,该第一线性电路包括第一线性晶体管和耦合到所述第一线性晶体管的第一电阻器,所述第二自适应偏置电路包括第二线性电路,该第二线性电路包括第二线性晶体管和耦合到所述第二线性晶体管的第二电阻器,所述第一线性晶体管的纵横比高于所述第二线性晶体管的纵横比,和所述第一电阻器的电阻低于所述第二电阻器的电阻。
例子19提供根据例子9-18中的任一个的PA布置,其中所述第一PA 段还包括第一耦合电路,被配置为将第一偏置信号耦合到所述第一PA(例如,到第一PA的输入),所述第二PA段还包括第二耦合电路,被配置为将第二偏置信号耦合到所述第二PA(例如,到第二PA的输入),并且所述第一耦合电路的耦合强度小于所述第二耦合电路的耦合强度。
例子20提供根据例子9-19中的任一个的PA布置,其中第一PA段还包括第一电阻器,被配置为将第一偏置信号耦合到第一PA(例如,到第一 PA的输入),第二PA段还包括第二电阻器,被配置为将第二偏置信号耦合到第二PA(例如,到第二PA的输入),并且第一电阻器的电阻大于第二电阻器的电阻,这可导致第一PA的偏置信号与输入功率的斜率较低,而第二PA的偏置信号与输入功率的斜率较高。
例子21提供根据例子9-20中的任一个的PA布置,其中所述第一PA 段还包括第一耦合电路,被配置为将第一偏置信号耦合到所述第一PA(例如,到第一PA的输入),所述第二PA段还包括第二耦合电路,被配置为将第二偏置信号耦合到所述第二PA(例如,到第二PA的输入),并且所述第一耦合电路被配置为使得所述第一耦合电路的阻抗取决于所述第一 PA输入信号的功率,或所述第二耦合电路被配置为使得所述第二耦合电路的阻抗取决于所述第二PA输入信号的功率,或第一和第二耦合电路都以这种方式配置。
例子22提供根据例子21的PA布置,其中当所述第一耦合电路被配置为使得所述第一耦合电路的阻抗取决于所述第一PA输入信号的功率时,所述第一耦合电路被配置为使得,当所述第一PA输入信号的功率为第一功率电平时,所述第一耦合电路的阻抗为第一阻抗,和当所述第一PA输入信号的功率为第二功率电平时,所述第二功率电平高于所述第一功率电平,所述第一耦合电路的阻抗为低于所述第一阻抗的第二阻抗。类似地,当所述第二耦合电路被配置为使得所述第二耦合电路的阻抗取决于所述第二PA输入信号的功率时,所述第二耦合电路被配置为使得,当所述第二PA输入信号的功率为第三功率电平时,所述第二耦合电路的阻抗为第三阻抗,和当所述第二PA输入信号的功率为第四功率电平时,所述第四功率电平高于所述第三功率电平,所述第二耦合电路的阻抗为低于所述第三阻抗的第四阻抗。
例子23提供根据例子9-22中的任一个的PA布置,其中PA布置还包括包括在第一PA段中的第一输出电感器(例如电感器Lout_1)和包括在第二PA段中的第二输出电感器(例如电感器Lout_2),所述第一输出电感器耦合到所述第一PA的输出,所述第二输出电感器耦合到所述第二PA的输出,和所述第二输出电感器的电感小于所述第一输出电感器的电感。
例子24提供根据例子9-23中的任一个的PA布置,其中第一PA包括一个或多个堆叠第一晶体管,第二PA包括一个或多个堆叠第二晶体管,并且一个或多个堆叠第一晶体管中的每一个的尺寸小于一个或多个堆叠第二晶体管的每一个的尺寸。
例子25提供根据例子9-24中的任一个的PA布置,其中第一PA包括 m个堆叠晶体管,第二PA包括n个堆叠晶体管,并且m和n中的每一个都是大于零的整数且m小于n。
例子26提供根据例子9-25中的任一个的PA布置,其中第一PA包括一个或多个堆叠第一晶体管,第二PA包括一个或多个堆叠第二晶体管,并且提供给一个或多个堆叠第一晶体管中的每一个的电源电压小于提供给一个或多个堆叠第二晶体管中的每一个的电源电压。
变化和实现
虽然以上参照图1-18所示的示例性实施方式描述了本公开的实施例,但是本领域技术人员将意识到上述各种教导适用于多种其他实施方式。例如,本文提供的描述不仅适用于提供无线通信系统的一个示例的5G系统 (特别是高频/短波长频谱的一个例子,例如,频率在大约20和60GHz之间的范围内,对应于大约5到15毫米之间的范围内的波长),但也适用于其他无线通信系统,例如但不限于Wi-Fi技术(例如2.4GHz频段,对应约 12cm波长,或5.8GHz频段,频谱,对应约5cm波长)或蓝牙技术(例如,约2.4至约2.485GHz的频带,对应于约12厘米的波长)。在又一示例中,本文提供的描述不仅适用于无线通信系统,而且适用于可以使用放大器的任何其他系统,例如雷达系统、汽车雷达和有线通信系统(例如,有线电视系统等)。
在某些情况下,本文讨论的特征可适用于汽车系统、医疗系统、科学仪器、无线和有线通信、无线电、雷达和基于数字处理的系统。
在上述实施例的讨论中,系统的部件,例如移相器、混频器、晶体管、电阻器、电容器、放大器和/或其他部件可以容易地被替换、替代或以其他方式修改以适应特定的电路需求。此外,应当注意,互补电子设备、硬件、软件等的使用提供了同样可行的选择,用于实现与具有如本文所述的前馈自适应偏置电路的分段PA布置相关的本公开的教导。
用于实现具有前馈自适应偏置电路的分段PA布置的各种系统的部分,如本文所提出的,可包括电子电路以执行本文所描述的功能。在一些情况下,系统的一个或多个部分可以由专门配置用于执行这里描述的功能的处理器来提供。例如,处理器可以包括一个或多个专用组件,或者可以包括被配置为执行这里描述的功能的可编程逻辑门。该电路可以在模拟域、数字域或混合信号域中运行。在一些情况下,处理器可以被配置为通过执行存储在非暂时性计算机可读存储介质上的一个或多个指令来执行这里描述的功能。
在一个示例实施例中,可以在相关联的电子设备的板上实现本附图的任意数量的电路。该板可以是通用电路板,可以容纳电子设备内部电子系统的各种部件,并且进一步为其他外围设备提供连接器。更具体地,板可以提供电连接,系统的其他部件可以通过该电连接进行电通信。任何合适的处理器(包括DSP、微处理器、支持芯片组等)、计算机可读的非暂时性存储元件等都可以根据特定的配置需求、处理需求、计算机设计等。其他组件,如外部存储器、附加传感器、音频/视频显示控制器和外围设备,可以作为插件卡、通过电缆连接到板上,或集成到板本身中。在各种实施例中,本文描述的功能可以以仿真形式实现为在一个或多个可配置(例如,可编程)元件内运行的软件或固件,这些元件以支持这些功能的结构布置。提供仿真的软件或固件可以在非暂时性计算机可读存储介质上提供,该存储介质包括允许处理器执行那些功能的指令。
在另一个示例实施例中,本附图的电路可以实现为独立模块(例如,具有被配置为执行特定应用程序或功能的关联组件和电路的设备)或作为插件模块实现到电子设备的特定应用硬件中。注意,本公开的实施例可以容易地部分地或全部地包括在SoC封装中。SoC代表将计算机或其他电子系统的组件集成到单个芯片中的IC。它可能包含数字、模拟、混合信号以及通常的RF功能:所有这些功能都可以在单个芯片基板上提供。其他实施例可以包括多芯片模块(MCM),其中多个单独的IC位于单个电子封装内并且被配置为通过电子封装彼此紧密交互。
此外,虽然一些附图可以说明并且上面的描述可以表明这里公开的电路可以包括N型晶体管(例如,NMOS或NPN晶体管)的各种晶体管,但是在进一步的实施例中,这些晶体管中的任何一个都可以实现为P型晶体管(例如,PMOS或PNP晶体管)。对于这样的实施例,以上提供的描述仍然适用,除了对于P型晶体管,将上述N型晶体管的供电电压Vs替换为地电位Vgnd,反之亦然。
还必须注意,此处概述的所有规格、尺寸和关系(例如,图1-18的系统中所示的组件数量)仅用于示例和教学目的。在不脱离本公开的精神或所附权利要求的范围的情况下,此类信息可以有相当大的变化。应当理解,该系统可以以任何合适的方式合并。沿着类似的设计备选方案,本图中所示的电路、组件、模块和元件中的任一个可以以各种可能的配置组合,所有这些都清楚地在本说明书的广泛范围内。在前面的描述中,已经参考特定的处理器和/或组件布置描述了示例实施例。在不脱离所附权利要求的范围的情况下,可以对这些实施例进行各种修改和改变。因此,描述和附图被认为是说明性的而不是限制性的。
同样重要的是要注意,与在此提出的具有前馈自适应偏置电路的实现分段PA布置相关的功能仅说明了一些可能的功能,这些功能可以由RF 系统执行或在RF系统内执行。在不脱离本公开的范围的情况下,可以适当地删除或移除这些操作中的一些,或者可以显着修改或改变这些操作。在不脱离本公开的教导的情况下,本文描述的实施例提供了实质性的灵活性,因为可以提供任何合适的布置、时序、配置和定时机制。
Claims (20)
1.一种功率放大器PA,其特征在于,包括:
第一PA段,包括第一PA和第一自适应偏置电路,所述第一自适应偏置电路被配置为为所述第一PA生成第一偏置信号,所述第一偏置信号具有第一DC分量、至少一个第一音调分量和所述至少一个第一音调分量的至少一个谐波;
第二PA段,包括第二PA和第二自适应偏置电路,所述第二自适应偏置电路被配置为为所述第二PA生成第二偏置信号,所述第二偏置信号具有第二DC分量、至少一个第二音调分量和所述至少一个第二音调分量的至少一个谐波,其中所述至少一个第一音调分量的至少一个谐波的幅度小于所述至少一个第二音调分量的至少一个谐波的幅度;和
功率分流电路,被配置为将所述PA的输入信号分成提供给所述第一PA段的第一PA输入信号和提供给所述第二PA段的第二PA输入信号,其中所述功率分流电路包括耦合在PA的输入和所述第一PA的输入之间的第一电容器,并且还包括耦合在所述PA的输入和所述第二PA的输入之间的第二电容器,其中所述第二电容器的电容小于所述第一电容器的电容。
2.根据权利要求1所述的PA,其中:
所述第一PA包括m个晶体管,
所述第二PA包括n个晶体管,和
m和n中的每一个都是大于零的整数且m小于n。
3.根据权利要求2所述的PA,其中提供给m个第一晶体管中的每一个的电源电压小于提供给n个第二晶体管中的每一个的电源电压。
4.一种功率放大器PA,其特征在于,包括:
第一PA段,包括第一PA和第一自适应偏置电路,所述第一自适应偏置电路被配置为为所述第一PA生成第一偏置信号;
第二PA段,包括第二PA和第二自适应偏置电路,所述第二自适应偏置电路被配置为为所述第二PA生成第二偏置信号,其中所述第一PA包括m个晶体管,所述第二PA包括n个晶体管,m和n中的每一个都是大于零的整数且m小于n,并且提供给m个晶体管中的每一个的电源电压小于提供给n个晶体管中的每一个的电源电压;
功率分流电路,被配置为将所述PA的输入信号分成提供给所述第一PA段的第一PA输入信号和提供给所述第二PA段的第二PA输入信号,其中所述第一PA输入信号的功率大于所述第二PA输入信号的功率;和
组合器,被配置为组合所述第一PA的输出和所述第二PA的输出以产生组合输出信号,
其中:
所述第一自适应偏置电路被配置为产生取决于输入信号的功率的第一偏置信号,其中当所述输入信号的功率等于或小于第一阈值功率时,所述第一偏置信号的幅度处于恒定的第一值,并且当所述输入信号的功率大于所述第一阈值功率时,所述第一偏置信号的幅度以第一速率增加,
所述第二自适应偏置电路被配置为产生取决于所述输入信号的功率的第二偏置信号,其中当所述输入信号的功率等于或小于第二阈值功率时,所述第二偏置信号的幅度处于恒定的第二值,并且当所述输入信号的功率大于所述第二阈值功率时,所述第二偏置信号的幅度以第二速率增加,
所述恒定的第一值大于所述恒定的第二值,和
所述第二速率高于所述第一速率。
5.根据权利要求4所述的PA,其中:
对于低于第一值的第一PA输出信号的输出功率,所述第一PA输出信号具有第一增益扩展,
对于高于第一值的第一PA输出信号的输出功率,所述第一PA输出信号具有第一增益压缩,
对于低于第二值的第二PA输出信号的输出功率,所述第二PA输出信号具有第二增益扩展,
对于高于第二值的第二PA输出信号的输出功率,所述第二PA输出信号具有第二增益压缩,
所述第二增益扩展大于所述第一增益扩展,和
所述第二值大于所述第一值。
6.根据权利要求4所述的PA,其中:
对于低于第三值的组合输出信号的输出功率,所述组合输出信号具有第三增益扩展,和
对于高于第三值的组合输出信号的输出功率,所述组合输出信号具有增益压缩,
其中所述第三值大于所述第一值并小于所述第二值。
7.一种功率放大器PA,其特征在于,包括:
第一PA段,包括第一PA和第一自适应偏置电路,所述第一自适应偏置电路被配置为为所述第一PA生成第一偏置信号,所述第一偏置信号具有第一DC分量、至少一个第一音调分量和所述至少一个第一音调分量的至少一个谐波;
第二PA段,包括第二PA和第二自适应偏置电路,所述第二自适应偏置电路被配置为为所述第二PA生成第二偏置信号,所述第二偏置信号具有第二DC分量、至少一个第二音调分量和所述至少一个第二音调分量的至少一个谐波;
功率分流电路,被配置为将所述PA的输入信号分成提供给所述第一PA的第一PA输入信号和提供给所述第二PA的第二PA输入信号,其中所述第一PA输入信号的功率大于所述第二PA输入信号的功率;和
组合器,被配置为组合第一PA输出信号和第二PA输出信号以产生组合输出信号,其中所述第一PA输出信号是由所述第一PA放大基于第一PA输入信号的信号同时被所述第一偏置信号偏置而产生的信号,并且其中所述第二PA输出信号是由所述第二PA放大基于第二PA输入信号的信号同时被所述第二偏置信号偏置而产生的信号。
8.根据权利要求7所述的PA,其中所述第一自适应偏置电路和所述第二自适应偏置电路中的每个都是前馈电路。
9.根据权利要求7所述的PA,其中:
所述第一自适应偏置电路被配置为产生取决于输入信号的功率的第一偏置信号,其中当所述输入信号的功率等于或小于第一阈值功率时,所述第一偏置信号的幅度处于恒定的第一值,并且当所述输入信号的功率大于所述第一阈值功率时,所述第一偏置信号的幅度以第一速率增加,
所述第二自适应偏置电路被配置为产生取决于所述输入信号的功率的第二偏置信号,其中当所述输入信号的功率等于或小于第二阈值功率时,所述第二偏置信号的幅度处于恒定的第二值,并且当所述输入信号的功率大于所述第二阈值功率时,所述第二偏置信号的幅度以第二速率增加,
所述恒定的第一值大于所述恒定的第二值,和
所述第二速率高于所述第一速率。
10.根据权利要求7所述的PA,其中:
所述第一自适应偏置电路被配置为生成第一偏置信号,该第一偏置信号提供:
对于低于第一值的第一PA输出信号的输出功率,所述第一PA输出信号的第一增益扩展,和
对于高于第一值的第一PA输出信号的输出功率,所述第一PA输出信号的第一增益压缩,
所述第二自适应偏置电路被配置为生成第二偏置信号,该第二偏置信号提供:
对于低于第二值的第二PA输出信号的输出功率,所述第二PA输出信号的第二增益扩展,和
对于高于第二值的第二PA输出信号的输出功率,所述第二PA输出信号的第二增益压缩,
所述第二增益扩展大于所述第一增益扩展,和
所述第二值大于所述第一值。
11.根据权利要求10所述的PA,其中所述第一自适应偏置电路被配置为使第一偏置信号自适应,联合所述第二自适应偏置电路使第二偏置信号自适应,以提供:
对于低于第三值的组合输出信号的输出功率,所述组合输出信号的第三增益扩展,和
对于高于第三值的组合输出信号的输出功率,所述组合输出信号的增益压缩,
其中所述第三值大于所述第一值并小于所述第二值。
12.根据权利要求11所述的PA,其中:
对于低于第三值的组合输出信号的输出功率的组合输出信号的增益大于对于低于第一值的第一PA输出信号的输出功率的第一PA输出信号的增益,和
对于低于第一值的第一PA输出信号的输出功率的第一PA输出信号的增益大于对于低于第二值的第二PA输出信号的输出功率的第二PA输出信号的增益。
13.根据权利要求7所述的PA,其中:
所述功率分流电路包括所述第一PA段中的第一电容器和所述第二PA段中的第二电容器,
所述第一电容器耦合在所述PA的输入信号和所述第一PA的输入之间,
所述第二电容器耦合在所述PA的输入信号和所述第二PA的输入之间,和
所述第二电容器的电容小于所述第一电容器的电容。
14.根据权利要求13所述的PA,其中:
所述功率分流电路还包括所述第一PA段中的第一电感器和所述第二PA段中的第二电感器,
所述第一电感器耦合在所述第一PA的输入晶体管和第一参考电压之间,
所述第二电感器耦合在所述第二PA的输入晶体管和第二参考电压之间,和
所述第二电感器的电感小于所述第一电感器的电感。
15.根据权利要求7所述的PA,其中:
所述第一自适应偏置电路包括第一线性电路,该第一线性电路包括第一线性晶体管和耦合到所述第一线性晶体管的第一电阻器,
所述第二自适应偏置电路包括第二线性电路,该第二线性电路包括第二线性晶体管和耦合到所述第二线性晶体管的第二电阻器,
所述第一线性晶体管的纵横比高于所述第二线性晶体管的纵横比,和
所述第一电阻器的电阻低于所述第二电阻器的电阻。
16.根据权利要求7所述的PA,其中:
所述第一PA段还包括第一耦合电路,被配置为将第一偏置信号耦合到所述第一PA,
所述第二PA段还包括第二耦合电路,被配置为将第二偏置信号耦合到所述第二PA,和
所述第一耦合电路的耦合强度小于所述第二耦合电路的耦合强度。
17.根据权利要求7所述的PA,其中:
所述第一PA段还包括第一耦合电路,被配置为将第一偏置信号耦合到所述第一PA,
所述第二PA段还包括第二耦合电路,被配置为将第二偏置信号耦合到所述第二PA,和
下面中的至少一种:
所述第一耦合电路被配置为使得所述第一耦合电路的阻抗取决于所述第一PA输入信号的功率,和
所述第二耦合电路被配置为使得所述第二耦合电路的阻抗取决于所述第二PA输入信号的功率。
18.根据权利要求17所述的PA,其中:
当所述第一耦合电路被配置为使得所述第一耦合电路的阻抗取决于所述第一PA输入信号的功率时,所述第一耦合电路被配置为使得:
当所述第一PA输入信号的功率为第一功率电平时,所述第一耦合电路的阻抗为第一阻抗,和
当所述第一PA输入信号的功率为第二功率电平时,所述第二功率电平高于所述第一功率电平,所述第一耦合电路的阻抗为低于所述第一阻抗的第二阻抗;和
当所述第二耦合电路被配置为使得所述第二耦合电路的阻抗取决于所述第二PA输入信号的功率时,所述第二耦合电路被配置为使得:
当所述第二PA输入信号的功率为第三功率电平时,所述第二耦合电路的阻抗为第三阻抗,和
当所述第二PA输入信号的功率为第四功率电平时,所述第四功率电平高于所述第三功率电平,所述第二耦合电路的阻抗为低于所述第三阻抗的第四阻抗。
19.根据权利要求7所述的PA,其中:
所述PA还包括所述第一PA段中的第一输出电感器和所述第二PA段中的第二输出电感器,
所述第一输出电感器耦合到所述第一PA的输出,
所述第二输出电感器耦合到所述第二PA的输出,和
所述第二输出电感器的电感小于所述第一输出电感器的电感。
20.根据权利要求7所述的PA,其中:
所述第一PA包括一个或多个第一晶体管,
所述第二PA包括一个或多个第二晶体管,
所述一个或多个第一晶体管中的每一个的尺寸小于所述一个或多个第二晶体管中的每一个的尺寸,和
提供给所述一个或多个第一晶体管中的每一个的电源电压小于提供给所述一个或多个第二晶体管中的每一个的电源电压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/031,026 | 2020-09-24 | ||
US17/031,026 US11764738B2 (en) | 2020-09-24 | 2020-09-24 | Segmented power amplifier arrangements with feedforward adaptive bias circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218514356U true CN218514356U (zh) | 2023-02-21 |
Family
ID=78605500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122312358.6U Active CN218514356U (zh) | 2020-09-24 | 2021-09-24 | 功率放大器pa |
Country Status (3)
Country | Link |
---|---|
US (1) | US11764738B2 (zh) |
CN (1) | CN218514356U (zh) |
DE (1) | DE202021104661U1 (zh) |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2330466B (en) * | 1994-01-11 | 1999-06-23 | Ericsson Ge Mobile Communicat | Waste energy control management for power amplifier |
US5548813A (en) * | 1994-03-24 | 1996-08-20 | Ericsson Inc. | Phased array cellular base station and associated methods for enhanced power efficiency |
US6175551B1 (en) | 1997-07-31 | 2001-01-16 | Lucent Technologies, Inc. | Transmission system and method employing peak cancellation to reduce the peak-to-average power ratio |
US6782244B2 (en) | 2001-03-16 | 2004-08-24 | Rf Micro Devices, Inc. | Segmented power amplifier and method of control |
US7697591B2 (en) | 2002-08-26 | 2010-04-13 | Texas Instruments Incorporated | Crest factor reduction processor for wireless communications |
US7444124B1 (en) | 2003-05-14 | 2008-10-28 | Marvell International Ltd. | Adjustable segmented power amplifier |
KR101124116B1 (ko) * | 2004-02-13 | 2012-03-21 | 더 리전트 오브 더 유니버시티 오브 캘리포니아 | 증폭기용 적응형 바이어스 전류 회로 및 방법 |
US8138829B2 (en) | 2010-05-27 | 2012-03-20 | Texas Instruments Incorporated | Segmented power amplifier with varying segment activation |
US9866178B2 (en) | 2011-02-24 | 2018-01-09 | Dsp Group Ltd. | Radio frequency circuitr having an integrated harmonic filter and a radio frequency circuit having transistors of different threshold voltages |
WO2013188712A1 (en) | 2012-06-14 | 2013-12-19 | Skyworks Solutions, Inc. | Power amplifier modules including related systems, devices, and methods |
US9859852B2 (en) | 2012-09-23 | 2018-01-02 | Dsp Group Ltd. | RF power amplifier splitter |
US9166536B2 (en) | 2012-10-30 | 2015-10-20 | Eta Devices, Inc. | Transmitter architecture and related methods |
US20140169496A1 (en) | 2012-12-17 | 2014-06-19 | Texas Instruments Incorporated | Crest Factor Reduction for Multi-Band System |
US9685918B2 (en) | 2014-08-04 | 2017-06-20 | Skyworks Solutions, Inc. | Voltage mode power combiner for radio frequency linear power amplifier |
GB201418814D0 (en) | 2014-10-22 | 2014-12-03 | Analog Devices Technology | Full duplex radio |
US9660675B2 (en) | 2015-10-13 | 2017-05-23 | Analog Devices Global | Digital predistortion and uptilt and cable communication |
EP3166223B1 (en) | 2015-10-13 | 2020-09-02 | Analog Devices Global Unlimited Company | Ultra wide band digital pre-distortion |
US10033413B2 (en) | 2016-05-19 | 2018-07-24 | Analog Devices Global | Mixed-mode digital predistortion |
US10224970B2 (en) | 2016-05-19 | 2019-03-05 | Analog Devices Global | Wideband digital predistortion |
US10298276B2 (en) | 2016-12-08 | 2019-05-21 | Analog Devices Global | Spatial digital pre-distortion |
US10686415B2 (en) | 2016-12-29 | 2020-06-16 | Patrick Pratt | Digital predistortion for multiple power amplifiers |
US10972054B2 (en) * | 2019-05-10 | 2021-04-06 | Nxp Usa, Inc. | Systems and methods for automatically biasing power amplifiers using a controllable current source |
US10924063B2 (en) | 2019-06-11 | 2021-02-16 | Analog Devices International Unlimited Company | Coupling a bias circuit to an amplifier using an adaptive coupling arrangement |
KR20220044824A (ko) | 2019-08-13 | 2022-04-11 | 믹스컴, 인크. | 전력 증폭기 |
US11264953B2 (en) | 2020-01-31 | 2022-03-01 | Analog Devices International Unlimited Company | Bias arrangements for improving linearity of amplifiers |
US11171613B1 (en) | 2020-06-22 | 2021-11-09 | Mixcomm, Inc. | Methods and apparatus for using signal pre-distortion with individual power amplifier (PA) control |
US11271628B2 (en) | 2020-07-19 | 2022-03-08 | Mixcomm, Inc. | Methods and apparatus for beamforming |
US20220131509A1 (en) | 2020-10-27 | 2022-04-28 | Mixcomm, Inc. | Methods and apparatus for supporting linearization on power combined power amplifiers |
-
2020
- 2020-09-24 US US17/031,026 patent/US11764738B2/en active Active
-
2021
- 2021-08-30 DE DE202021104661.9U patent/DE202021104661U1/de active Active
- 2021-09-24 CN CN202122312358.6U patent/CN218514356U/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20220094306A1 (en) | 2022-03-24 |
US11764738B2 (en) | 2023-09-19 |
DE202021104661U1 (de) | 2021-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11855586B2 (en) | Power amplifier module | |
US9374040B2 (en) | Power amplifying module | |
EP3751732B1 (en) | Coupling a bias circuit to an amplifier using an adaptive coupling arrangement | |
CN105993128B (zh) | 电流高效的低噪声放大器(lna) | |
US20150236877A1 (en) | Methods and apparatus for envelope tracking system | |
CN103227647B (zh) | 宽带发射器前端 | |
JP2019503133A (ja) | 電力増幅装置、エンベロープ追跡型の増幅装置、および信号を増幅する方法 | |
US10491176B1 (en) | Reconfigurable radio frequency (RF) power amplifier circuit | |
EP3982536A1 (en) | Bias arrangements with linearization transistors sensing rf signals and providing bias signals at different terminals | |
US11239799B2 (en) | Apparatus for radio-frequency amplifier with improved performance and associated methods | |
EP3859969A1 (en) | Bias arrangements for improving linearity of amplifiers | |
US9467196B2 (en) | Quadrature current-combining linearizing circuit for generating arbitrary phase and amplitude | |
CN218514356U (zh) | 功率放大器pa | |
US11349512B1 (en) | Logarithmic power detector with noise compensation | |
CN113839622A (zh) | 在带宽和闪烁噪声之间具有可编程权衡的跨导电路 | |
US12034409B2 (en) | Radio-frequency amplifier with load response estimation | |
US20230353098A1 (en) | Radio-frequency Amplifier with Load Response Estimation | |
WO2022240975A1 (en) | Enhanced dpd method to correct gain flatness for wireless communications systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |