JPH0566574U - 半導体素子測定用プローブ - Google Patents

Abstract

(57)【要約】 【目的】 プロービング時に生じる異常発振を防止する
ことが可能な半導体素子測定用プローブを提供する。 【構成】 半導体素子の電極配置に合わせてニードルを
配列するためのプローブカードに取り付けられる半導体
素子測定用プローブであって、そのニードル６が固着さ
れた信号ラインガイド板３と、その信号ラインガイド板
３の両面に接合された一対の誘電体４と、それら各誘電
体４の外面に接合された接地板５とからなる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、半導体ウェーハの電気的特性を検査する際に使用される半導体素子 測定用プローブの構造に関するものである。

【０００２】

【従来の技術】

一般に、増幅器等のプロービング時においては、不用意な部品の配置や配線の 仕方など、回路構成上の欠陥によって本来の目的以外の電気振動が生じ、それが 適正な測定を行う上で妨害となることがしばしば起こる。この現象は、いわゆる 異常発振と呼ばれるもので、殆どの場合は増幅機能を持つ部門の出力が誘導など の予知しない回路を通して入力側に帰還されることによって生じる。

【０００３】 従来においては、この異常発振を防止する手段として、以下の（１）〜（６） のような方法が考えられていた。 （１） 入力回路と出力回路とが接近したり、また入力回路と出力回路とが重 なったり、或いは配線が並行したりしないようにする。 （２） 適切な容量のバイパスコンデンサを適切な場所に配置する。 （３） アース線は出来るだけ短くして、アースを確実にする。 （４） 入出力または回路同志の整合（マッチング）をとる。 （５） 回路全体をシールボックス等で覆う。 （６） 電源ラインに直列にインダクタンスを挿入する。

【０００４】

【考案が解決しようとする課題】

しかしながら、増幅器の高利得化、広帯域化、縮小化に伴って上記従来の防止 方法だけでは不十分になり、その結果として、異常発振が増幅器の高性能化を制 限することになってしまう。 特に、トランジスタ等の半導体増幅器を組立て前（オンウェーハ）の段階で測 定する場合には、ウェーハが裸状態のため雑音を拾い易い、入出力の整合がとれ ない、アースを確実にとれないなどの理由から著しく異常発振を起こし易く、よ って組立て前の段階で半導体素子の適正評価が出来ない場合も生じていた。

【０００５】 本考案は、上記問題を解決するためになされたもので、プロービング時に生じ る異常発振を防止することが可能な半導体素子測定用プローブを提供することを 目的とする。

【０００６】

【課題を解決するための手段】

本考案は、上記目的を達成するためになされたもので、半導体素子の電極配置 に合わせてニードルを配列するためのプローブカードに取り付けられるものであ って、ニードルが固着された信号ラインガイド板と、その信号ラインガイド板の 両面に接合された一対の誘電体と、それら各誘電体の外面に接合された接地板と からなる半導体素子測定用プローブである。

【０００７】

【作用】

本考案の半導体素子測定用プローブにおいては、ニードルが信号ラインガイド 板に固着され、且つその信号ラインガイド板が誘電体と接地板とで挟み込まれる ことにより、信号ラインガイド板でのインピーダンスが小さくなるとともに、外 部からのノイズの影響が誘電体と接地板とによってシールドされる。また、信号 ラインガイド板を半導体素子の電極の近傍に配置することにより、信号ラインガ イド板から突出するニードルの先端長さが従来よりも短くて済む。

【０００８】

【実施例】

図１は、本案半導体素子測定用プローブの実施例を示す斜視図であり、図２は 、その半導体素子測定用プローブが取り付けられるプローブカードの概略外観図 である。 ここで、図２に示すプローブカード１は、半導体素子の電極配置に合わせて、 後述するニードルを配列するためのものであって、図１の半導体素子測定用プロ ーブ２はこのプローブカード１に取り付けられる。因に、図１は図２のＡ部を拡 大した図である。

【０００９】 図１に示すように、本実施例の半導体素子測定用プローブ２は、信号ラインガ イド板３と誘電体４及び接地板５とから構成されている。 信号ラインガイド板３は、例えば金属からなる薄板状の導電部材であり、その 先端側の一辺にはニードル６が固着されている。ニードル６の固着は、例えば、 ろう付けやはんだ付けなどによって行われる。その際、ニードル６の先端部は信 号ラインガイド板３から僅かに突出して配置される。

【００１０】 誘電体４は、紙やゴムまたはプラスチック等の絶縁材料からなる板状の部材で あり、上述の信号ラインガイド板３の両面に接着剤等により接合されている。

【００１１】 接地板５は、例えば金属からなる導電部材であり、上述のようにして信号ライ ンガイド板３の両面に接合された各誘電体４の外面に、接着剤等により接合され ている。

【００１２】 このような構成によって、信号ラインガイド板３を両側から誘電体４と接地板 ５とでサンドイッチ状に挟み込んだ構造をなす本実施例の半導体素子測定用プロ ーブ２は、以下のようにしてプローブカード１に取り付けられる。すなわち、プ ローブカード１の測定用穴７の周縁には幾つかの係合溝８が形成されており、こ れらの各係合溝８にそれぞれ半導体素子測定用プローブ２が係合固定される。

【００１３】 更に、半導体素子測定用プローブ２には、信号の伝送手段として例えば同軸ケ ーブル９が直付けされる。すなわち、同軸ケーブル９の中心導体１０は信号ライ ンガイド板３にはんだ付け等で接合され、同外導体１１は同じくはんだ付け等で 接地板５に接合される。

【００１４】 このような構成からなる本実施例の半導体素子測定用プローブ２においては、 ニードル６が信号ラインガイド板３に固着され、更にその信号ラインガイド板３ が誘電体４と接地板５とで挟み込まれているので、信号ラインガイド板３でのイ ンピーダンスが小さく（実験では３０Ω以下）なるとともに、外部からのノイズ の影響が誘電体４と接地板５とによりシールドされる。これにより、ニードル６ を介して取り込まれる半導体素子の特性信号は、ほとんど減衰することなく同軸 ケーブル９へと送り込まれる。

【００１５】 更に、本実施例の半導体素子測定用プローブ２では、信号ラインガイド板３を 半導体素子の電極の近傍に配置することにより、信号ラインガイド板３から突出 するニードル６の先端長さＬを、例えば従来の５分の１程度に相当する２ｍｍ以 下まで短くすることができる。 これにより、半導体素子の特性信号をすぐに半導体素子測定用プローブ２へと 導くことが可能となり、もって、外部からのノイズの混入や信号の放出が抑制さ れる。

【００１６】 また、本考案では、半導体素子測定用プローブ２に同軸ケーブル９を直付けし たので、信号ラインへのノイズの混入及び信号の放出が低減される。

【００１７】 図３は、従来との特性測定結果の比較図である。この特性測定においては、１ ２ＧＨｚ帯における電力付随利得が１０ｄＢ程度の単体ＦＥＴ（電界効果トラン ジスタ）を測定対象とし、ゲート電圧は＋０．６Ｖより−０．２Ｖステップで印 加した。なお、従来と実施例とでは測定対象となったＦＥＴの特性が多少異なっ ている。 図３から明らかなように、従来は半導体素子が正常であるにも係わらずプロー ビング時のノイズの影響によって異常発振が生じ、適正な特性評価ができなかっ た。しかし、本実施例の半導体素子測定用プローブ２を使用した場合は、上述し た構成によりノイズの影響を大幅に低減したので従来のような異常発振が起こら ず、よって、半導体素子を組立て前（オンウェーハ）の段階で適正評価すること が可能となる。

【００１８】 なお、本実施例の半導体素子測定用プローブ２は、プローブカード１に取り付 けられる以外にも、例えば、ポジショナー等に取り付けることも可能である。

【００１９】

【考案の効果】

以上、説明したように本考案の半導体素子測定用プローブによれば、ニードル が信号ラインガイド板に固着され、且つその信号ラインガイド板が誘電体と接地 板とで挟み込まれたことにより、信号ラインガイド板でのインピーダンスが小さ くなるとともに、外部からのノイズの影響が誘電体と接地板とによってシールド される。加えて、本考案の半導体素子測定用プローブにおいては、信号ラインガ イド板が半導体素子の電極の近傍に配置されることにより、信号ラインガイド板 から突出するニードルの先端長さを従来よりも大幅に短くすることができる。こ れにより、半導体素子の特性信号をすぐに半導体素子測定用プローブへと導くこ とが可能となり、もって、外部からのノイズの混入や信号の放出が抑制される。 このようにして、信号ラインガイド板でのインピーダンスを小さくしたり、外 部からのノイズの影響をシールドしたりすることで、プロービング時の異常発振 を防止することが可能となり、その結果として、組立て前の段階においても半導 体素子を適正評価できるようになる。

【図面の簡単な説明】

【図１】本案半導体素子測定用プローブの実施例を示す
斜視図である。

【図２】プローブカードを示す概略外観図である。

【図３】従来との特性測定結果の比較図である。

【符号の説明】

１ プローブカード ２ 半導体素子測定用プローブ ３ 信号ラインガイド板 ４ 誘電体 ５ 接地板 ６ ニードル

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 半導体素子の電極配置に合わせてニード
   ルを配列するためのプローブカードに取り付けられる半
   導体素子測定用プローブであって、 前記ニードルが固着された信号ラインガイド板と、 前記信号ラインガイド板の両面に接合された一対の誘電
   体と、 前記各誘電体の外面に接合された接地板とからなること
   を特徴とする半導体素子測定用プローブ。