JPS5814607Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5814607Y2 JPS5814607Y2 JP9384279U JP9384279U JPS5814607Y2 JP S5814607 Y2 JPS5814607 Y2 JP S5814607Y2 JP 9384279 U JP9384279 U JP 9384279U JP 9384279 U JP9384279 U JP 9384279U JP S5814607 Y2 JPS5814607 Y2 JP S5814607Y2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- lead
- electrode
- lead electrode
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
Landscapes
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
この考案は半導体装置、特に広帯域半導体装置に関する
ものである。
ものである。
高周波半導体装置は半導体素子自体の性能が広帯域まで
伸びており、半導体装置の容器等による寄生容量及び寄
生インダクタンスの影響を受けやすいことはよく知られ
ている。
伸びており、半導体装置の容器等による寄生容量及び寄
生インダクタンスの影響を受けやすいことはよく知られ
ている。
半導体装置の内トランジスタを例にして述べれば、特に
エミッタ直列リアクタンス及びベース直列リアクタン又
はトランジスタ素子の広帯域特性を劣化させるばかりで
なく電気回路の異常発振もしくはリンギングの発生原因
となっている。
エミッタ直列リアクタンス及びベース直列リアクタン又
はトランジスタ素子の広帯域特性を劣化させるばかりで
なく電気回路の異常発振もしくはリンギングの発生原因
となっている。
従来は、トランジスタ素子のベースに直列に抵抗を挿入
し、等価的に広帯域特性を犠牲にして、前述の異常発振
もしくはリンギングを抑圧していた。
し、等価的に広帯域特性を犠牲にして、前述の異常発振
もしくはリンギングを抑圧していた。
この考案の目的は半導体装置の異常発振もしくはリンギ
ングの抑圧にあり、この考案によれば、半導体素子の電
極と半導体用回路基板もしくは容器の電極とを電気的に
接続するための内部細線を等価的に２本以上にしてそれ
による浮遊リアクタンスを極力減少させることにより、
半導体素子自体の性能を犠牲にすることなく、異常発振
もしくはノンギングの発生しにくい広帯域半導体装置を
得ることができる。
ングの抑圧にあり、この考案によれば、半導体素子の電
極と半導体用回路基板もしくは容器の電極とを電気的に
接続するための内部細線を等価的に２本以上にしてそれ
による浮遊リアクタンスを極力減少させることにより、
半導体素子自体の性能を犠牲にすることなく、異常発振
もしくはノンギングの発生しにくい広帯域半導体装置を
得ることができる。
以下この考案の説明にあたり、半導体素子の例としてト
ランジスタについてのみ述べるが、この考案の主旨とす
る所はすべての広帯域半導体装置に適用で゛きるもので
゛ある。
ランジスタについてのみ述べるが、この考案の主旨とす
る所はすべての広帯域半導体装置に適用で゛きるもので
゛ある。
従来のトランジスタのベース及びエミッタの１配線法を
第１図に示す。
第１図に示す。
すなわち外部接続用コレクタリード電極１ベースリード
電極２、エミッタリード電極３はトランジスタ容器４に
固定されており、トランジスタ素子５のコレクタは前記
外部接続用コレクタリード電極１の一端にマウントされ
、前記トランジスタ素子５のベースおよびエミッタはそ
れぞれ一本の接続線（内部細線もしくはテープ）６，７
により前記外部接続用ベースリード電極２およびエミッ
タリード電極３に接続されている。
電極２、エミッタリード電極３はトランジスタ容器４に
固定されており、トランジスタ素子５のコレクタは前記
外部接続用コレクタリード電極１の一端にマウントされ
、前記トランジスタ素子５のベースおよびエミッタはそ
れぞれ一本の接続線（内部細線もしくはテープ）６，７
により前記外部接続用ベースリード電極２およびエミッ
タリード電極３に接続されている。
前記によりそのベース及びエミッタの電極のボンディン
グバットは最小限の面積にとどめられているので、接続
線６，７の太さもしくは幅は、前記外部接続用ベースリ
ード電極２およびエミッタリード電極３の幅に比較して
、非常に細くもしくは狭くなっている。
グバットは最小限の面積にとどめられているので、接続
線６，７の太さもしくは幅は、前記外部接続用ベースリ
ード電極２およびエミッタリード電極３の幅に比較して
、非常に細くもしくは狭くなっている。
このため、前記一本の接続線６．７がそれぞれ電気的な
ベース及びエミッタの直列リアクタンスの大部分をしめ
、回路の異常発振及びリンギングの発生原因となり、こ
の様な従来のトランジスタはトランジスタ素子自体の広
帯域特性を十分に利用しきれない状態にある。
ベース及びエミッタの直列リアクタンスの大部分をしめ
、回路の異常発振及びリンギングの発生原因となり、こ
の様な従来のトランジスタはトランジスタ素子自体の広
帯域特性を十分に利用しきれない状態にある。
この考案の半導体装置は、半導体素子電極のボンディン
グバットが小さな半導体装置において、半導体素子電極
のボンディングバットと半導体用回路基板あるいは容器
等に配列した外部引出しリードの各電極とを電気的に接
続する各接続線の少くとも一本は前記外部引出しリード
の一電極側にその両側が接続されており、かつその途中
が断線されることなく前記半導体素子電極のボンディン
グバットに接続されていることを特徴とする。
グバットが小さな半導体装置において、半導体素子電極
のボンディングバットと半導体用回路基板あるいは容器
等に配列した外部引出しリードの各電極とを電気的に接
続する各接続線の少くとも一本は前記外部引出しリード
の一電極側にその両側が接続されており、かつその途中
が断線されることなく前記半導体素子電極のボンディン
グバットに接続されていることを特徴とする。
以下、第２図を参照して本考案の一実施例を詳細に説明
する。
する。
尚、第２図は高速スイッチング回路として用いられる電
流切換回路もしくは広帯域差動直流増幅器の基本となる
広帯域トランジスタを２個含む場合に対して本考案を適
用した時の一実施例を示す半導体装置のパターン図であ
る。
流切換回路もしくは広帯域差動直流増幅器の基本となる
広帯域トランジスタを２個含む場合に対して本考案を適
用した時の一実施例を示す半導体装置のパターン図であ
る。
第２図において、第１と第２の外部接続用出力リード電
極１９．２０は互に並行して延在され、その先端部には
広帯域トランジスタ素子２７．２８が夫々例えば金シリ
コン合金によりろう付される。
極１９．２０は互に並行して延在され、その先端部には
広帯域トランジスタ素子２７．２８が夫々例えば金シリ
コン合金によりろう付される。
更に外部接続用接地リード電極２１は前記２本の出力ノ
ード電極１９．２０とほぼ直線状をなし、前記出力リー
ド電極１９．２０の先端部に対向した先端部を持って形
成される。
ード電極１９．２０とほぼ直線状をなし、前記出力リー
ド電極１９．２０の先端部に対向した先端部を持って形
成される。
この接地リード電極２１の先端部は櫛状に細分化された
細条電極を有し、この細条電極によって２個のコ字状の
鞘部が形成され、その各々の箱部内に出力リード電極１
９．２０の先端部がそれぞれはめこまれるような位置に
設定される。
細条電極を有し、この細条電極によって２個のコ字状の
鞘部が形成され、その各々の箱部内に出力リード電極１
９．２０の先端部がそれぞれはめこまれるような位置に
設定される。
一方、第１と第２の外部接続用入力リード電極２２．２
４は前記接地リード電極２１と出力リード電極１９．２
０とで構成される直線に対して、はぼ垂直方向に形成さ
れる。
４は前記接地リード電極２１と出力リード電極１９．２
０とで構成される直線に対して、はぼ垂直方向に形成さ
れる。
更に、出力リード電極１９．２０の先端部に装着された
広帯域トランジスタ２７．２８の一生表面上には、外部
リード接続用電極として接地電極２９．３０と入力電極
３１．３２とのボンディング領域があり、人力電極３１
．３２は夫々第１と第２の接続線４１．４２により相対
する入力リード電極２２゜２４４こポンチ゛イング接続
される。
広帯域トランジスタ２７．２８の一生表面上には、外部
リード接続用電極として接地電極２９．３０と入力電極
３１．３２とのボンディング領域があり、人力電極３１
．３２は夫々第１と第２の接続線４１．４２により相対
する入力リード電極２２゜２４４こポンチ゛イング接続
される。
一方、接地リード電極２１の櫛状先端部の２つの箱部内
に形成されたトランジスタ素子の接地電極２９．３０は
、第３と第４の１本の接続線３３．３４により接地リー
ド電極２１にボンディング接続される。
に形成されたトランジスタ素子の接地電極２９．３０は
、第３と第４の１本の接続線３３．３４により接地リー
ド電極２１にボンディング接続される。
ここで、第３と第４の１本の接続線３３．３４の接続は
、１本の接続線３３．３４の両端がまず櫛状に延びたコ
字形の接地リード電極２１先端部の細条電極部にポンチ
゛イングされ、その後その途中の任意の位置がトランジ
スタ素子２７．２８の接地電極２９．３０にボンディン
グされ、これら１本の接続線３３．３４は途中が断線す
ることなく接地電極２９．３０を経由して接地リード電
極２１の先端部に位置する隣りあう細条電極間に連続し
て橋渡しされる。
、１本の接続線３３．３４の両端がまず櫛状に延びたコ
字形の接地リード電極２１先端部の細条電極部にポンチ
゛イングされ、その後その途中の任意の位置がトランジ
スタ素子２７．２８の接地電極２９．３０にボンディン
グされ、これら１本の接続線３３．３４は途中が断線す
ることなく接地電極２９．３０を経由して接地リード電
極２１の先端部に位置する隣りあう細条電極間に連続し
て橋渡しされる。
ここで、第１〜第４の接続線は、ポンチ゛イングにより
接点接続されるが、内部細線もしくはテープ等の帯状の
リード線でもよい。
接点接続されるが、内部細線もしくはテープ等の帯状の
リード線でもよい。
更に、各外部リード電極１９〜２４の外周部は部分的に
容器（図示せず）に固定されているものとする。
容器（図示せず）に固定されているものとする。
かかる半導体装置によれば、外部接続用接地リード電極
２１と前記トランジスタ素子２７．２８の接地電極２９
．３０とは１本の接続線３３．３４により接続されるの
で接地電極２９ 、３０のポンチ゛イングパットの面積
は第１図のトランジスタ素子５のエミッタ（接地）のポ
ンチ゛イングパットと同じ面積のままでよく、かつ両極
間の実際的な接続線の数は二本となる。
２１と前記トランジスタ素子２７．２８の接地電極２９
．３０とは１本の接続線３３．３４により接続されるの
で接地電極２９ 、３０のポンチ゛イングパットの面積
は第１図のトランジスタ素子５のエミッタ（接地）のポ
ンチ゛イングパットと同じ面積のままでよく、かつ両極
間の実際的な接続線の数は二本となる。
従ってボンディングバットの面積が極少な広帯域トラン
ジスタにおいても、この考案によればエミッタの直列リ
アクタンスをすくなくとも士にすることが可能となり、
異常発振もしくはリンギングの発生しにくい高速スイッ
チング用電流切換回路あるいは広帯域差動直流増幅回路
に用いられる広帯域トランジスタ装置が得られる。
ジスタにおいても、この考案によればエミッタの直列リ
アクタンスをすくなくとも士にすることが可能となり、
異常発振もしくはリンギングの発生しにくい高速スイッ
チング用電流切換回路あるいは広帯域差動直流増幅回路
に用いられる広帯域トランジスタ装置が得られる。
更に、本実施例のリード電極のパターン設計において、
接地直列インダクタンスを減少させ、高周波特性を良好
になすべく配線される接続線３３．３４のボンディング
は、他のボンディング線４１．４２と重なることなくし
かも極めて容易な接続がなされるように、接地電極２１
の先端形状が細条電極を有する櫛型に形成され、この細
条電極によって入力リード電極２２−出力リード電極１
９間、出力リード電極１９−出力リード電極２０間及び
出力リード電極２〇−人力リード電極２４間の各々が区
切られるように形成されている。
接地直列インダクタンスを減少させ、高周波特性を良好
になすべく配線される接続線３３．３４のボンディング
は、他のボンディング線４１．４２と重なることなくし
かも極めて容易な接続がなされるように、接地電極２１
の先端形状が細条電極を有する櫛型に形成され、この細
条電極によって入力リード電極２２−出力リード電極１
９間、出力リード電極１９−出力リード電極２０間及び
出力リード電極２〇−人力リード電極２４間の各々が区
切られるように形成されている。
しかもこれら細条電極には接地電位（固定電位）が供給
されるために、入力リード電極２２．２４と出力リード
電極１９．２０との間の電位が固定され、入出力リード
電極間に浮遊容量が蓄積されることがない。
されるために、入力リード電極２２．２４と出力リード
電極１９．２０との間の電位が固定され、入出力リード
電極間に浮遊容量が蓄積されることがない。
従って出力電力が入力リード電極側へ帰還したり、人力
電力が出力ノード電極側つきぬけたりして電力利得を著
しく損なうという現象が防止できる。
電力が出力ノード電極側つきぬけたりして電力利得を著
しく損なうという現象が防止できる。
又出力リード電極１９．２０間の電位も固定されるため
、両トランジスタ２７ 、２８間を確実に遮へい（シー
ルド）することができる。
、両トランジスタ２７ 、２８間を確実に遮へい（シー
ルド）することができる。
従って、従来このように２個（複数個）のトランジスタ
素子を１個の容器内に形成する際両トランジスタ素子相
互間での浮遊容量の蓄積を極力低下させるため相互の距
離を大きく保たなければならなかったため、容器自体が
大型化してしまう欠点もあったが、本実施例のように両
トランジスタ素子２７ 、２８間にシールド用およびポ
ンチ゛イング用の接地電極を介在させることにより、両
トランジスタ素子間の距離を少なくすることができるの
で、容器の小型化をも遠戚することができ、製造原価を
大幅に低下することができる。
素子を１個の容器内に形成する際両トランジスタ素子相
互間での浮遊容量の蓄積を極力低下させるため相互の距
離を大きく保たなければならなかったため、容器自体が
大型化してしまう欠点もあったが、本実施例のように両
トランジスタ素子２７ 、２８間にシールド用およびポ
ンチ゛イング用の接地電極を介在させることにより、両
トランジスタ素子間の距離を少なくすることができるの
で、容器の小型化をも遠戚することができ、製造原価を
大幅に低下することができる。
更に接地電極２１を中心として左右対称なリードパター
ンが形成されるので、設計パターンが容易であるととも
に、外部リード及びポンチ゛イング線等の導出抵抗値等
を等しくすることができ更に良好な高周波特性を得るこ
とができる。
ンが形成されるので、設計パターンが容易であるととも
に、外部リード及びポンチ゛イング線等の導出抵抗値等
を等しくすることができ更に良好な高周波特性を得るこ
とができる。
尚、以上の説明の中では、主に、広帯域トランジスタ及
びその容器について述べているが、この考案の主旨とす
るところは、あきらかに広帯域半導体装置あるいはその
素子を実装する回路基板についても適用され得る。
びその容器について述べているが、この考案の主旨とす
るところは、あきらかに広帯域半導体装置あるいはその
素子を実装する回路基板についても適用され得る。
以上、詳細に説明したように、この考案によれば、従来
の広帯域半導体素子を改造することなく、浮遊リアクタ
ンスによる特性劣化のより少ない半導体装置を得ること
が出来、特に広帯域電気回路の特性向上には効果がある
。
の広帯域半導体素子を改造することなく、浮遊リアクタ
ンスによる特性劣化のより少ない半導体装置を得ること
が出来、特に広帯域電気回路の特性向上には効果がある
。
第１図は従来の配線法によるトランジスタ装置の上から
見た図であり、第２図は本考案の一実施例を示すトラン
ジスタ装置の上から見た図である。 １．１９．２０・・・・・・コレクタリード電極、２，
２１・・・・・・ベースリード電極、３，２２．２４・
・・・・・エミッタリード電極、５．２７．２８・・・
・・・トランジスタ素子、６，７，３３，３４，４１
。 ４２・・・・・・ポンチ゛イング線、４・・・・・・容
器、２９〜３２・・・・・・電極。
見た図であり、第２図は本考案の一実施例を示すトラン
ジスタ装置の上から見た図である。 １．１９．２０・・・・・・コレクタリード電極、２，
２１・・・・・・ベースリード電極、３，２２．２４・
・・・・・エミッタリード電極、５．２７．２８・・・
・・・トランジスタ素子、６，７，３３，３４，４１
。 ４２・・・・・・ポンチ゛イング線、４・・・・・・容
器、２９〜３２・・・・・・電極。
Claims (1)
- 少なくとも二つのボンディング領域をそれぞれ有するト
ランジスタ素子が第１と第２のリード電極の各先端部に
それぞれ載置され、前記第１と第２のリード電極の前記
先端部と対向した位置に一端を有し、かつ該第１と第２
のリード電極に対してほは′直角方向に第３と第４のリ
ード電極の先端部が形成され、前記第■と第２のリード
電極の前記先端部と対向して、該第１と第２のリード電
極とほぼ平行な方向に第５のリード電極の先端部が形成
され、該第５のリード電極の先端部は複数の細条電極に
分割された櫛状の電極部を有し、前記複数の細条電極の
うち隣りあう細条電極間に前記第１及び第２のリード電
極の前記先端部が設けられ、前記第１のリード電極上の
トランジスタ素子の一つのボンディング領域は前記第３
のリード電極の一端部に、前記第２のリード電極上のト
ランジスタ素子の一つのボンディング領域は前記第４の
リード電極の一端部に、それぞれ接続線により接続され
、前記第５のリード電極の前記隣りあう細条電極間は、
他の接続線によって相互に接続され、鉄地の接続線はそ
の途中の任意の位置で断線することなく前記トランジス
タ素子の他のボンディング領域に接続されることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9384279U JPS5814607Y2 (ja) | 1979-07-06 | 1979-07-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9384279U JPS5814607Y2 (ja) | 1979-07-06 | 1979-07-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5532098U JPS5532098U (ja) | 1980-03-01 |
| JPS5814607Y2 true JPS5814607Y2 (ja) | 1983-03-23 |
Family
ID=29025314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9384279U Expired JPS5814607Y2 (ja) | 1979-07-06 | 1979-07-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5814607Y2 (ja) |
-
1979
- 1979-07-06 JP JP9384279U patent/JPS5814607Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5532098U (ja) | 1980-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6393126A (ja) | 半導体装置 | |
| JP2004047811A (ja) | 受動素子内蔵半導体装置 | |
| JPS5814607Y2 (ja) | 半導体装置 | |
| JP3391372B2 (ja) | 絶縁物封止型電子装置及びその製造方法 | |
| JPS62247556A (ja) | 半導体装置 | |
| JPS6211018Y2 (ja) | ||
| JPH0311923Y2 (ja) | ||
| JPH066600Y2 (ja) | 高周波回路装置 | |
| JPS6364081B2 (ja) | ||
| JPH0363315B2 (ja) | ||
| JPS605055B2 (ja) | 半導体装置 | |
| JPH07226489A (ja) | マイクロ波半導体装置 | |
| JP2604138Y2 (ja) | カップリングコンデンサを用いたハイブリッドｉｃ | |
| JP3096046B2 (ja) | マイクロ波半導体装置 | |
| JPH054281Y2 (ja) | ||
| JPS6022821B2 (ja) | 半導体装置 | |
| JPH05299951A (ja) | 半導体装置 | |
| JPS5861652A (ja) | 半導体装置 | |
| JPS6010081Y2 (ja) | マイクロ波集積回路 | |
| JPH0737320Y2 (ja) | 面実装形高周波小信号トランジスタ | |
| JP2580291B2 (ja) | 半導体装置 | |
| JPS6035248Y2 (ja) | マイクロ波集積回路基板体 | |
| JPS6142149A (ja) | 半導体装置 | |
| JPS6043022B2 (ja) | マイクロ波装置モジュ−ル | |
| JPS582058Y2 (ja) | 半導体接地装置 |