JPH0563456A - Ｆｅｔ動作回路 - Google Patents
Ｆｅｔ動作回路Info
- Publication number
- JPH0563456A JPH0563456A JP3253194A JP25319491A JPH0563456A JP H0563456 A JPH0563456 A JP H0563456A JP 3253194 A JP3253194 A JP 3253194A JP 25319491 A JP25319491 A JP 25319491A JP H0563456 A JPH0563456 A JP H0563456A
- Authority
- JP
- Japan
- Prior art keywords
- output power
- gate
- gate current
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 任意の出力電力レベルで、常に、最高効率が
得られるＦＥＴの動作回路を得る。 【構成】 出力電力を検出する出力電力検出部と、ゲー
ト電流検出部と、上記出力電力検出部の検出結果と該ゲ
ート電流検出部の検出結果を基にドレイン電圧と入力信
号の入力電力を制御する電圧制御部とを設け、入力電力
とドレイン電圧とを任意の出力電力レベルに対してゲー
ト電流が流れる動作条件に設定し、ＦＥＴをＢ級動作さ
せる。
得られるＦＥＴの動作回路を得る。 【構成】 出力電力を検出する出力電力検出部と、ゲー
ト電流検出部と、上記出力電力検出部の検出結果と該ゲ
ート電流検出部の検出結果を基にドレイン電圧と入力信
号の入力電力を制御する電圧制御部とを設け、入力電力
とドレイン電圧とを任意の出力電力レベルに対してゲー
ト電流が流れる動作条件に設定し、ＦＥＴをＢ級動作さ
せる。
Description
【０００１】
【産業上の利用分野】この発明はＦＥＴ動作回路に関
し、特に、入力信号に対して、常に、高効率に増幅した
増幅信号を出力できるＦＥＴ動作回路に関する。
し、特に、入力信号に対して、常に、高効率に増幅した
増幅信号を出力できるＦＥＴ動作回路に関する。
【０００２】
【従来の技術】図３は、従来のＧａＡｓＦＥＴの動作回
路を示す図であり、図において、Ｇ，Ｓ，Ｄはそれぞれ
ゲート，ソース，ドレイン電極であり、Ｌg，Ｒg ，Ｖ
g はゲート電極Ｇにそれぞれ直列に接続されたゲートイ
ンダクタ，ゲート抵抗，ゲート電圧であり、Ｌd ，
Ｃd ，Ｖd はドレイン電極Ｄにそれぞれ直列に接続され
たドレインインダクタ，ドレインコンデンサ，ドレイン
電圧である。
路を示す図であり、図において、Ｇ，Ｓ，Ｄはそれぞれ
ゲート，ソース，ドレイン電極であり、Ｌg，Ｒg ，Ｖ
g はゲート電極Ｇにそれぞれ直列に接続されたゲートイ
ンダクタ，ゲート抵抗，ゲート電圧であり、Ｌd ，
Ｃd ，Ｖd はドレイン電極Ｄにそれぞれ直列に接続され
たドレインインダクタ，ドレインコンデンサ，ドレイン
電圧である。
【０００３】次に、動作について説明する。ゲート電極
Ｇに、ゲートインダクタＬg ，ゲート抵抗Ｒg を介して
ゲート電圧Ｖg を印加し、ドレイン電極Ｄにドレインイ
ンダクタＬd ，ドレインコンデンサＣd を介してドレイ
ン電圧Ｖd を印加し、この状態でゲート電極Ｇに高周波
信号を入力すると、ドレイン電極Ｄを通して増幅信号が
出力される。
Ｇに、ゲートインダクタＬg ，ゲート抵抗Ｒg を介して
ゲート電圧Ｖg を印加し、ドレイン電極Ｄにドレインイ
ンダクタＬd ，ドレインコンデンサＣd を介してドレイ
ン電圧Ｖd を印加し、この状態でゲート電極Ｇに高周波
信号を入力すると、ドレイン電極Ｄを通して増幅信号が
出力される。
【０００４】図４は、上記高周波動作時の入力信号の入
力電力Ｐinに対する増幅信号の出力電力Ｐout ，効率η
add ，ゲート電流Ｉg のそれぞれの関係を示した図であ
る。図から、入力信号の入力電力Ｐinが大きくなるにつ
れて、増幅信号の出力電力Ｐout ，効率ηadd が次第に
大きくなり、入力信号の入力電力Ｐinが図中ａで示す値
になると、出力電力Ｐout と効率ηadd のぞれぞれが最
高出力と最高効率を示し、入力電力Ｐinがこの値を越え
ると、出力電力Ｐout と効率ηadd の何れもが低下する
ことがわかる。一方、ゲート電流Ｉg は高周波信号の入
力電力Ｐinが図中ａで示す値になるまで、即ち、出力電
圧Ｐout が最大となる入力電力Ｐinの値となるまで殆ど
流れず、出力電力Ｐout と効率ηadd が最大出力，最大
効率となる入力電力Ｐinの値に達した時にはじめてゲー
ト電流Ｉgがゲート電極Ｇからソース電極Ｓに向かって
流れるようになる。
力電力Ｐinに対する増幅信号の出力電力Ｐout ，効率η
add ，ゲート電流Ｉg のそれぞれの関係を示した図であ
る。図から、入力信号の入力電力Ｐinが大きくなるにつ
れて、増幅信号の出力電力Ｐout ，効率ηadd が次第に
大きくなり、入力信号の入力電力Ｐinが図中ａで示す値
になると、出力電力Ｐout と効率ηadd のぞれぞれが最
高出力と最高効率を示し、入力電力Ｐinがこの値を越え
ると、出力電力Ｐout と効率ηadd の何れもが低下する
ことがわかる。一方、ゲート電流Ｉg は高周波信号の入
力電力Ｐinが図中ａで示す値になるまで、即ち、出力電
圧Ｐout が最大となる入力電力Ｐinの値となるまで殆ど
流れず、出力電力Ｐout と効率ηadd が最大出力，最大
効率となる入力電力Ｐinの値に達した時にはじめてゲー
ト電流Ｉgがゲート電極Ｇからソース電極Ｓに向かって
流れるようになる。
【０００５】
【発明が解決しようとする課題】従来のＧａＡｓＦＥＴ
の動作回路は以上のように構成されており、高周波動作
時において、入力電力Ｐinを減少し、出力電力Ｐout を
減少させると、効率ηad d も同時に低下してしまうとい
う問題点があった。
の動作回路は以上のように構成されており、高周波動作
時において、入力電力Ｐinを減少し、出力電力Ｐout を
減少させると、効率ηad d も同時に低下してしまうとい
う問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、高周波動作時、任意の出力電力
レベルで常に高効率が得られるＦＥＴ動作回路を得るこ
とを目的とする。
ためになされたもので、高周波動作時、任意の出力電力
レベルで常に高効率が得られるＦＥＴ動作回路を得るこ
とを目的とする。
【０００７】
【課題を解決するための手段】この発明にかかるＦＥＴ
動作回路は、増幅信号の出力電力とゲート電極に流れる
ゲート電流をそれぞれ検出する検出部と、これらの検出
結果をもとに入力信号の入力電力とドレイン電圧とをそ
れぞれ制御する電圧制御部とを設けたものである。
動作回路は、増幅信号の出力電力とゲート電極に流れる
ゲート電流をそれぞれ検出する検出部と、これらの検出
結果をもとに入力信号の入力電力とドレイン電圧とをそ
れぞれ制御する電圧制御部とを設けたものである。
【０００８】
【作用】この発明にかかるＦＥＴ動作回路においては、
任意の出力電力レベルにおいて、ゲート電流が流れるよ
うに入力信号の入力電力を決定することができるため、
ゲート抵抗の電圧降下によってゲート印加電圧が低下
し、その結果、ＦＥＴがＢ級動作して、常に高効率を維
持することができる。
任意の出力電力レベルにおいて、ゲート電流が流れるよ
うに入力信号の入力電力を決定することができるため、
ゲート抵抗の電圧降下によってゲート印加電圧が低下
し、その結果、ＦＥＴがＢ級動作して、常に高効率を維
持することができる。
【０００９】
【実施例】以下、この発明の一実施例を図について説明
する。図１は、この発明の一実施例によるＧａＡｓＦＥ
Ｔの動作回路を示す図であり、図において、ＰＳout は
出力電力検出部、Ｖ．Ｃ．はゲート電流検出部を内蔵
し、出力電力検出部ＰＳoutの検出結果とゲート電流検
出部の検出結果によりドレイン電圧とゲート電極へ入力
する高周波信号の入力電力とをそれぞれ制御する電圧制
御部、Ｖｇ1 はゲート電圧出力端子、Ｖd1はドレイン電
圧出力端子であり、図３と同一符号は同一または相当す
る部分を示す。
する。図１は、この発明の一実施例によるＧａＡｓＦＥ
Ｔの動作回路を示す図であり、図において、ＰＳout は
出力電力検出部、Ｖ．Ｃ．はゲート電流検出部を内蔵
し、出力電力検出部ＰＳoutの検出結果とゲート電流検
出部の検出結果によりドレイン電圧とゲート電極へ入力
する高周波信号の入力電力とをそれぞれ制御する電圧制
御部、Ｖｇ1 はゲート電圧出力端子、Ｖd1はドレイン電
圧出力端子であり、図３と同一符号は同一または相当す
る部分を示す。
【００１０】次に、動作について説明する。図２は、上
記ＦＥＴ動作回路を高周波動作した場合の動作特性を示
す図であり、図中、実線はドレイン電圧Ｖd が大きい場
合（例えば、１０〜２０Ｖ程度の場合）の入力電力Ｐin
に対する出力電力Ｐout ，効率ηadd ，ゲート電流Ｉg
のそれぞれの特性変化曲線を示し、点線はドレイン電圧
Ｖd が小さい場合（例えば３〜４Ｖ程度の場合）の入力
電力Ｐinに対する出力電力Ｐout ，効率ηadd ，ゲート
電流Ｉg の特性変化曲線を示す。
記ＦＥＴ動作回路を高周波動作した場合の動作特性を示
す図であり、図中、実線はドレイン電圧Ｖd が大きい場
合（例えば、１０〜２０Ｖ程度の場合）の入力電力Ｐin
に対する出力電力Ｐout ，効率ηadd ，ゲート電流Ｉg
のそれぞれの特性変化曲線を示し、点線はドレイン電圧
Ｖd が小さい場合（例えば３〜４Ｖ程度の場合）の入力
電力Ｐinに対する出力電力Ｐout ，効率ηadd ，ゲート
電流Ｉg の特性変化曲線を示す。
【００１１】今、入力信号の入力電力が図中のａで示す
付近、即ち、ＦＥＴが図中１に示す特性の得られる状態
にあるとする。この時、ゲート電流Ｉg は順方向に流
れ、ゲート抵抗Ｒg によってゲート印加電圧は低下し、
Ａ級動作からＢ級動作へ移行して効率が向上し、出力電
力と効率はそれぞれ最大出力と最大効率を示している。
そして、この状態から、入力電力を低下させて、ＦＥＴ
が図中２に示す特性の得られる状態に移行させると、出
力電力Ｐoutが低下し、この時、ゲート電流Ｉgは流れな
くなる。次に、出力電力検出部ＰＳout で出力電力を検
出しながら、電圧制御部Ｖ．Ｃ．によって出力電力Ｐ
out が低下をきたさないレベルまでドレイン電圧Ｖd を
減少させると、出力電力Ｐout 、効率ηadd 、ゲート電
流Ｉg がそれぞれ移行してＦＥＴは図中の点線で示す特
性曲線を示すようになり、ＦＥＴは図中３で示す特性の
得られる状態になる。次に、電圧制御部Ｖ．Ｃ．に内蔵
されたゲート電流検出部でゲート電流Ｉg を検出し、該
電圧制御部Ｖ．Ｃ．によりゲート電流Ｉg が順方向に流
れるまで入力電力Ｐinを増大させて、ＦＥＴを図中４に
示す特性の得られる状態にすると、ＦＥＴは上記１の状
態と同様に、ゲート抵抗による電圧降下によってゲート
印加電圧が低下してＢ級動作を示すようになり、最大効
率を示す状態となる。
付近、即ち、ＦＥＴが図中１に示す特性の得られる状態
にあるとする。この時、ゲート電流Ｉg は順方向に流
れ、ゲート抵抗Ｒg によってゲート印加電圧は低下し、
Ａ級動作からＢ級動作へ移行して効率が向上し、出力電
力と効率はそれぞれ最大出力と最大効率を示している。
そして、この状態から、入力電力を低下させて、ＦＥＴ
が図中２に示す特性の得られる状態に移行させると、出
力電力Ｐoutが低下し、この時、ゲート電流Ｉgは流れな
くなる。次に、出力電力検出部ＰＳout で出力電力を検
出しながら、電圧制御部Ｖ．Ｃ．によって出力電力Ｐ
out が低下をきたさないレベルまでドレイン電圧Ｖd を
減少させると、出力電力Ｐout 、効率ηadd 、ゲート電
流Ｉg がそれぞれ移行してＦＥＴは図中の点線で示す特
性曲線を示すようになり、ＦＥＴは図中３で示す特性の
得られる状態になる。次に、電圧制御部Ｖ．Ｃ．に内蔵
されたゲート電流検出部でゲート電流Ｉg を検出し、該
電圧制御部Ｖ．Ｃ．によりゲート電流Ｉg が順方向に流
れるまで入力電力Ｐinを増大させて、ＦＥＴを図中４に
示す特性の得られる状態にすると、ＦＥＴは上記１の状
態と同様に、ゲート抵抗による電圧降下によってゲート
印加電圧が低下してＢ級動作を示すようになり、最大効
率を示す状態となる。
【００１２】尚、出力電力Ｐout を大きくして所望の値
に設定する場合は、ドレイン電圧Ｖd を上昇させて、出
力電力Ｐout を増大させ、所望の出力電圧が得られた時
点でゲート電流Ｉg が流れているかをゲート電流検出部
で検出し、ゲート電流が流れている場合はそのポイント
で最適動作となり、ゲート電流が流れていない場合は、
上記と同様にＦＥＴを１〜４の状態に移行させるとよ
い。
に設定する場合は、ドレイン電圧Ｖd を上昇させて、出
力電力Ｐout を増大させ、所望の出力電圧が得られた時
点でゲート電流Ｉg が流れているかをゲート電流検出部
で検出し、ゲート電流が流れている場合はそのポイント
で最適動作となり、ゲート電流が流れていない場合は、
上記と同様にＦＥＴを１〜４の状態に移行させるとよ
い。
【００１３】このような本実施例によるＦＥＴ動作回路
では、出力電力検出部ＰＳout とゲート電流検出部を内
蔵し、該出力電力検出部ＰＳout の検出結果と該ゲート
電流検出部の検出結果によってドレイン電圧とゲート電
極へ入力する高周波信号の入力電力をそれぞれ制御する
電圧制御部Ｖ．Ｃ．とを備えているので、所望の出力電
力レベル、ゲート電流が流れる状態にＦＥＴの動作条件
を設定することができ、ＦＥＴがＢ級動作し、常に最高
効率にてＦＥＴを動作させることができる。
では、出力電力検出部ＰＳout とゲート電流検出部を内
蔵し、該出力電力検出部ＰＳout の検出結果と該ゲート
電流検出部の検出結果によってドレイン電圧とゲート電
極へ入力する高周波信号の入力電力をそれぞれ制御する
電圧制御部Ｖ．Ｃ．とを備えているので、所望の出力電
力レベル、ゲート電流が流れる状態にＦＥＴの動作条件
を設定することができ、ＦＥＴがＢ級動作し、常に最高
効率にてＦＥＴを動作させることができる。
【００１４】
【発明の効果】以上のように、この発明にかかるＦＥＴ
動作回路によれば、増幅信号の出力電力とゲート電極に
流れるゲート電流をそれぞれ検出する検出部と、これら
の検出結果をもとに入力信号の入力電力とドレイン電圧
とをそれぞれ制御する電圧制御部とを備えているので、
出力電力とゲート電流を検出しながら入力信号の入力電
力とドレイン電圧とを制御できるため、ＦＥＴがＢ級動
作する動作条件で所望の出力電力を得ることができ、任
意の出力電力レベルで高効率を達成することができる効
果がある。
動作回路によれば、増幅信号の出力電力とゲート電極に
流れるゲート電流をそれぞれ検出する検出部と、これら
の検出結果をもとに入力信号の入力電力とドレイン電圧
とをそれぞれ制御する電圧制御部とを備えているので、
出力電力とゲート電流を検出しながら入力信号の入力電
力とドレイン電圧とを制御できるため、ＦＥＴがＢ級動
作する動作条件で所望の出力電力を得ることができ、任
意の出力電力レベルで高効率を達成することができる効
果がある。
【図１】この発明の一実施例によるよるＧａＡｓＦＥＴ
動作回路を示す図。
動作回路を示す図。
【図２】図１に示すＧａＡｓＦＥＴ動作回路の動作特性
変化を示す図。
変化を示す図。
【図３】従来のＧａＡｓＦＥＴ動作回路を示す図。
【図４】従来のＧａＡｓＦＥＴの動作特性変化を示す
図。
図。
Ｇ ゲート電極 Ｓ ソース電極 Ｄ ドレイン電極 Ｌg ゲートインダクタ Ｒg ゲート抵抗 Ｖg ゲート電圧 ＬD ドレインインダクタ ＣD ドレインコンデンサ ＰＳout 出力電力検出部 ＶD ドレイン電圧 Ｖ．Ｃ． 電圧制御部 Ｐin 入力電力 Ｐout 出力電力 ηadd 効率 Ｉg ゲート電流 Ｖg1 ゲート電圧出力端子 ＶD1 ドレイン電圧出力端子
Claims (1)
- 【請求項１】 ソース電極が接地し、ゲート電極に入力
された高周波信号をドレイン電極から増幅信号として出
力するＦＥＴ動作回路において、 上記増幅信号の出力電力を検出する出力電力検出部と、 上記ゲート電極のゲート電流を検出するゲート電流検出
部と、 該出力電力検出部とゲート電流検出部との検出結果をも
とに、上記ドレイン電極へ印加するドレイン電圧と上記
ゲート電極に入力される高周波信号の入力電力とを制御
する電圧制御部とを備えたことを特徴とするＦＥＴ動作
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3253194A JPH0563456A (ja) | 1991-09-02 | 1991-09-02 | Ｆｅｔ動作回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3253194A JPH0563456A (ja) | 1991-09-02 | 1991-09-02 | Ｆｅｔ動作回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563456A true JPH0563456A (ja) | 1993-03-12 |
Family
ID=17247863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3253194A Pending JPH0563456A (ja) | 1991-09-02 | 1991-09-02 | Ｆｅｔ動作回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563456A (ja) |
-
1991
- 1991-09-02 JP JP3253194A patent/JPH0563456A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0500700B1 (en) | High fidelity hearing aid amplifier | |
| US3984783A (en) | Amplifier | |
| US20060158915A1 (en) | Switching regulator circuit | |
| US7598719B2 (en) | Switching regulator with improved power supply voltage variation response | |
| JP3438330B2 (ja) | 電源装置 | |
| JPH0563456A (ja) | Ｆｅｔ動作回路 | |
| JP4299416B2 (ja) | ピーク検波式ａｇｃ回路 | |
| JP4749184B2 (ja) | 可変定電流回路 | |
| JPH05235657A (ja) | 高周波電力増幅装置 | |
| JPH03100814A (ja) | 定電圧回路 | |
| JP4042246B2 (ja) | 圧電発振器 | |
| JP4020735B2 (ja) | スイッチング電源 | |
| JP2900677B2 (ja) | 電力増幅器 | |
| JPH04295222A (ja) | 安定化電源回路 | |
| JP2000269748A (ja) | 高周波パルス電力増幅器 | |
| JP2571019B2 (ja) | 進行波管電力増幅器 | |
| JPH04407B2 (ja) | ||
| JPH0210666Y2 (ja) | ||
| JP4020859B2 (ja) | スイッチング電源 | |
| JPH08213851A (ja) | 出力安定化回路 | |
| JP2003087069A (ja) | オートパワーコントロール回路 | |
| JP2022051269A (ja) | 劣化検出装置及び劣化検出方法 | |
| JP2001092539A (ja) | 可変定電流回路 | |
| JP3413275B2 (ja) | 電力増幅回路 | |
| JP2982256B2 (ja) | 波形補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |