JPH0561551A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】 【目的】 高価なパルス出力専用のユニットを不要と
し、安価にＣＰＵユニットのみでパルスモータの速度と
位置制御をすること。 【構成】 ＣＰＵ１によりテーブルＳの初期周波数デー
タを取り込み、比較レジスタ３２に周波数データをセッ
トする。また、テーブルＳの目標値１が取り込まれ、Ｈ
ＳＣ２の目標値レジスタ２２に目標値１のデータをセッ
トする。パルス出力部３からのパルスはＨＳＣ２のカウ
ントレジスタ２１にも入力されているので、カウントレ
ジスタ２１のカウント値が目標値レジスタ２２と一致し
た時に、ＨＳＣ２からＣＰＵ１に一致割込信号を入力す
る。一致割込信号が発生した場合にはＣＰＵ１はテーブ
ルの次の周波数データと目標値データを取込む。これを
停止目標値まて連続して行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パルスモータやＤＣモ
ータ等の速度、位置制御を行うプログラマブルコントロ
ーラに関するものである。

【０００２】

【従来の技術】従来のプログラマブルコントローラで
の、位置制御を行うためには、ハードウエアで構成して
行っていた。

【０００３】

【発明が解決しようとする課題】しかし、従来の方法で
は、専用の高価なパルス出力ユニットが必要となるとい
う問題があった。本発明は、上述の点に鑑みて提供した
ものであって、高価なパルス出力専用のユニットを不要
とし、ＣＰＵユニットのみでパルスモータの速度と位置
制御をすることを可能とし、安価なプログラマブルコン
トローラを提供することを目的としたものである。

【０００４】

【課題を解決するための手段】本発明は、外部からのパ
ルス列をカウントするカウントレジスタ、このカウント
レジスタと値が一致した時に一致割込信号を発生する目
標値レジスタからなるパルスカウンタと、内部クロック
をカウントするカウントレジスタ、カウントレジスタと
値が一致すると一致信号を出力する比較レジスタ、その
一致信号により出力を反転してパルスを出力してパルス
モータドライバへ入力する出力制御回路とからなるパル
ス出力部と、予めユーザープログラムにて演算メモリエ
リアに設定されパルス出力部の比較レジスタにセットす
る周波数データとパルスカウンタの目標値レジスタにセ
ットする目標値データを１セットとし、それをｎセット
分連続して設定されたテーブルを参照しながらパルス出
力部を制御し、パルス出力部からパルスカウンタのカウ
ントレジスタに入力されたパルス数と目標値レジスタの
値とが一致した時に発生するパルスカウンタからの一致
割込信号にて割り込み処理を行い、テーブルの次の周波
数データ，目標値データへ切り替えてセットするＣＰＵ
とで構成したものである。

【０００５】また、請求項２では、外部からのパルス列
をカウントするカウントレジスタ、このカウントレジス
タと値が一致した時に一致割込信号を発生する目標値レ
ジスタからなるパルスカウンタと、内部クロックをカウ
ントするカウントレジスタ、カウントレジスタと値が一
致すると一致信号を出力する比較レジスタ、その一致信
号により出力を反転してデューテイ比が５０％に制御さ
れたパルスを出力してパルスモータドライバへ入力する
出力制御回路とからなるパルス出力部と、予めユーザー
プログラムにて演算メモリエリアに設定されパルス出力
部の比較レジスタにセットする周波数データとパルスカ
ウンタの目標値レジスタにセットする目標値データを１
セットとし、それをｎセット分連続して設定されたテー
ブルを参照しながらパルス出力部を制御し、パルス出力
部からパルスカウンタのカウントレジスタに入力された
パルス数と目標値レジスタの値とが一致した時に発生す
るパルスカウンタからの一致割込信号にて割り込み処理
を行い、テーブルの次の周波数データ，目標値データへ
切り替えてセットするＣＰＵとで構成したものである。

【０００６】請求項３では、外部からのパルス列をカウ
ントするカウントレジスタ、このカウントレジスタと値
が一致した時に一致割込信号を発生する目標値レジスタ
からなるパルスカウンタと、内部クロックをカウントす
るカウントレジスタ、カウントレジスタと値が一致する
と一致信号を出力する比較レジスタ、その一致信号によ
り出力を反転してデューテイ比が５０％以外に制御され
たパルスを出力してＤＣモータドライバへ入力する出力
制御回路とからなるパルス出力部と、予めユーザープロ
グラムにて演算メモリエリアに設定されパルス出力部の
比較レジスタにセットする周波数データとパルスカウン
タの目標値レジスタにセットする目標値データを１セッ
トとし、それをｎセット分連続して設定されたテーブル
を参照しながらパルス出力部を制御し、パルス出力部か
らパルスカウンタのカウントレジスタに入力されたパル
ス数と目標値レジスタの値とが一致した時に発生するパ
ルスカウンタからの一致割込信号にて割り込み処理を行
い、テーブルの次の周波数データ，目標値データへ切り
替えてセットするＣＰＵとで構成したものである。

【０００７】更に、請求項４では、外部からのパルス列
をカウントするカウントレジスタ、このカウントレジス
タと値が一致した時に一致割込信号を発生する目標値レ
ジスタからなるパルスカウンタと、内部クロックをカウ
ントするカウントレジスタ、カウントレジスタと値が一
致すると一致信号を出力する２つの比較レジスタ、それ
ら２つの比較レジスタによる一致信号により出力を反転
してパルスを出力してパルスモータドライバへ入力する
出力制御回路とからなるパルス出力部と、予めユーザー
プログラムにて演算メモリエリアに設定されパルス出力
部の比較レジスタにセットする周波数データとパルスカ
ウンタの目標値レジスタにセットする目標値データを１
セットとし、それをｎセット分連続して設定されたテー
ブルを参照しながらパルス出力部を制御し、パルス出力
部からパルスカウンタのカウントレジスタに入力された
パルス数と目標値レジスタの値とが一致した時に発生す
るパルスカウンタからの一致割込信号にて割り込み処理
を行い、テーブルの次の周波数データ，目標値データへ
切り替えてセットするＣＰＵとで構成したことを特徴と
するプログラマブルコントローラ。

【０００８】また、請求項５では、カウントレジスタに
入力される内部クロックを複数種類備え、任意の内部ク
ロックを選択するマルチプレクサーを設けている。

【０００９】

【作 用】而して、予めユーザープログラムにて演算メ
モリエリアに設定された周波数データと目標値データを
１セットとし、それをｎセット分連続して設定されたテ
ーブルを参照しながらパルス出力部を制御し、パルス出
力部から出力されたパルスをパルスカウンタに入力させ
て、目標値に達すると、パルスカウンタからの一致割込
信号にて割り込み処理を起動し、その中で次のデータを
参照して、出力パルスの周波数を切り替えていくことに
より、パルスモータドライバへの出力パルスモータの周
波数をコントロールし、パルスモータを駆動制御してい
る。

【００１０】請求項２では、予めユーザープログラムに
て演算メモリエリアに設定された周波数データと目標値
データを１セットとし、それをｎセット分連続して設定
されたテーブルを参照しながらパルス出力部を制御し、
パルス出力部からデューテイ比が５０％に制御された出
力されてパルスをパルスカウンタに入力させて、目標値
に達すると、パルスカウンタからの一致割込信号にて割
り込み処理を起動し、その中で次のデータを参照して、
出力パルスの周波数を切り替えていくことにより、パル
スモータドライバへの出力パルスモータの周波数をコン
トロールし、パルスモータを駆動制御している。

【００１１】更に、請求項３においては、予めユーザー
プログラムにて演算メモリエリアに設定された周波数デ
ータと目標値データを１セットとし、それをｎセット分
連続して設定されたテーブルを参照しながらパルス出力
部を制御し、パルス出力部からデューテイ比が５０％以
外に制御されて出力されたパルスをパルスカウンタに入
力させて、目標値に達すると、パルスカウンタからの一
致割込信号にて割り込み処理を起動し、その中で次のデ
ータを参照して、出力パルスの周波数を切り替えていく
ことにより、ＤＣモータドライバへの出力パルスモータ
の周波数をコントロールし、ＤＣモータを駆動制御して
いる。

【００１２】また、請求項４では、予めユーザープログ
ラムにて演算メモリエリアに設定された周波数データと
目標値データを１セットとし、それをｎセット分連続し
て設定されたテーブルを参照しながらパルス出力部を制
御し、パルス出力部から出力されたパルスをパルスカウ
ンタに入力させて、目標値に達すると、パルスカウンタ
からの一致割込信号にて割り込み処理を起動し、その中
で次のデータを参照して、出力パルスの周波数を切り替
えていくことにより、パルスモータドライバへの出力パ
ルスモータの周波数をコントロールし、パルスモータを
駆動制御している。

【００１３】請求項５では、内部クロックの種類を複数
設けて、マルチプレクサーによるソフトウエアにより選
択可能として、パルス出力の周波数範囲を広げることに
より、より応用範囲を広げることを可能としている。

【００１４】

【実施例】以下、本発明の実施例を図面を参照して説明
する。 （実施例１）図２はプログラマブルコントローラＡの構
成を示し、ＣＰＵ１、後述する高速パルスカウンタ（以
下、ＨＳＣという）２及びパルス出力部３、ＲＯＭ４、
ＲＡＭ５、Ｉ／Ｏインターフェイス６等から構成されて
いる。

【００１５】図３はＨＳＣ２のブロック図を示し、外部
の単相或いは２相等の高速パルス列をカウントする専用
のカウントレジスタ２１と、このカウントレジスタ２１
と値が一致した場合にＣＰＵ１に対して一致割込信号を
発生する機能を有する目標値レジスタ２２とで、ＨＳＣ
２が構成されている。尚、目標値レジスタ２２は、ソフ
トウエアによりデータの読出、書き換えが可能である。
また、目標値レジスタ２２に取り入れられる目標値デー
タは、パルスモータの回転角度（回転位置）である。

【００１６】図４はパルス出力部３のブロック図を示
し、内部のクロックをカウントするカウントレジスタ３
１と、カウントレジスタ３１と値が一致すると一致信号
を出力する比較レジスタ３２と、比較レジスタ３２から
の一致信号によって一致毎に出力を反転する出力制御回
路３３とで、パルス出力部３が構成されている。比較レ
ジスタ３２には周波数データが取り入れられ、周波数デ
ータと内部クロック数とで実際の周波数となるように比
較レジスタ３２が設けられており、一致信号が出力制御
回路３３にて内部クロックを分周した形の出力パルスが
出力されるようになっている。

【００１７】図５（ａ）は使用するテーブルの構成を示
し、予めユーザープログラムにて、演算メモリエリアに
設定された周波数データとＨＳＣ２の目標値データを１
セットとし、それをｎセット分連続してテーブルに設定
している。図５（ｂ）は命令の構成を示し、Ｆは応用命
令の記号を示し、ｍは応用命令のナンバーを示し、Ｓで
指定されたメモリエリアをテーブル先頭として制御を行
う。

【００１８】図１は全体のブロック図を示し、プログラ
マブルコントローラＡのパルス出力部３によってパルス
モータドライバ７を介してパルスモータ８を駆動制御す
るものである。また、パルス出力部３からのパルスは、
ＨＳＣ２のカウントレジスタ２１に入力されてカウント
され、目標値レジスタ２２と比較される。次に、動作を
説明する。図６は命令動作時のフローチャートを、図７
は割り込み処理時のフローチャートを夫々示している。
また、図８は実際の動作時のＨＳＣ２の目標値と、パル
ス出力周波数の関係を示している。

【００１９】まず、図６に示すように、実行条件ａが１
となって立ち上がると、ＣＰＵ１によりテーブルＳの初
期周波数データが取り込まれ、パルス出力部３の比較レ
ジスタ３２に周波数データがセットされる。また、テー
ブルＳの目標値１が取り込まれ、ＨＳＣ２の目標値レジ
スタ２２に目標値１のデータがセットされる。そして、
パルス出力部３から信号がパルスモータドライバ７に入
力され、このパルスモータドライバ７にてパルスモータ
８を駆動する。同時にパルス出力部３からのパルスは外
部或いは内部結線にてＨＳＣ２のカウントレジスタ２１
にも入力されているので、カウントレジスタ２１のカウ
ント値が目標値レジスタ２２と一致した時に、ＨＳＣ２
からＣＰＵ１に一致割込信号を入力する。

【００２０】一致割込信号が発生した場合にはＣＰＵ１
はテーブルの次の周波数データと目標値データを取込
む。図７は目標値Ｋでの割り込み処理を示している。す
なわち、目標値Ｋにおいて一致割込信号が発生すると、
ＣＰＵ１は次の周波数データＫ＋１を取り込み、周波数
データが０であればパルスモータ８は停止するが、０で
なければ、周波数データＫ＋１をパルス出力部３の比較
レジスタ３２にセットする。

【００２１】また、ＣＰＵ１は次の目標値Ｋ＋１を取り
込み、ＨＳＣ２のカウントレジスタ２１にセットする。
図８に示すように、この制御を連続して停止目標値まで
行う。尚、パルスモータ８の正転、逆転の信号は正逆信
号のオン、オフにより切り替えることで行っている。

【００２２】（実施例２）図９は実施例２を示し、先の
実施例では、パルス出力部３が１つであったが、これを
２つにして、命令処理用のテーブルの先頭にパルス出力
部３ａの制御か、パルス出力部３ｂの制御かのフラグを
設けて、命令動作時に、パルス出力部を区別して制御す
るようにしたものである。

【００２３】従って、先の実施例では、パルスモータの
正転、逆転の信号は、正逆信号のオン、オフにより切り
替えるようにしていたが、本実施例では、パルス出力部
３を２つ設け、それらを命令により区別して出力するこ
とを可能とし、正転、逆転パルスの２パルス入力型のパ
ルスモータドライバ７も制御することが可能となるもの
である。

【００２４】（実施例３）尚、プログラマブルコントロ
ーラＡ全体の構成は図２に示す構成と同じであり、ま
た、高速パルスカウンタ２も図３に示す構成と同じであ
る。ＨＳＣ２における目標値レジスタ２２は、実施例１
と同様に、ソフトウエアによりデータの読出、書き換え
が可能である。また、目標値レジスタ２２に取り入れら
れる目標値データは、ＤＣモータの回転角度（回転位
置）である。

【００２５】図１１はパルス出力部３のブロック図を示
し、内部のクロックをカウントするカウントレジスタ３
１と、カウントレジスタ３１と値が一致すると一致信号
を出力する２つの比較レジスタ３２Ａ，３２Ｂと、それ
ら２つの一致信号によって一致毎に出力を反転する出力
制御回路３３とで、パルス出力部３が構成されている。

【００２６】比較レジスタ３２Ａには周波数データが取
り入れられ、周波数データと内部クロック数とで実際の
周波数となるように比較レジスタ３２Ａが設けられてお
り、一致信号がカウントレジスタ３１へリセット信号と
して入力されるようになっている。また、比較レジスタ
３２Ｂには比較レジスタ３２Ａより小さな値が設定さ
れ、それら２つの一致信号が出力制御回路３３にて内部
クロックを分周し、デューテイ制御した形の出力パルス
が出力されるようになっている。

【００２７】ここで、パルス出力部３の動作を示す図１
２に示すように、比較レジスタ３２Ｂの設定値を、比較
レジスタ３２Ａの丁度半分の値に設定すると、デューテ
イ比が５０％のパルス出力が可能となる。そして、比較
レジスタ３２Ａの設定値を変えることにより、パルス出
力の周波数を変更することが可能である。また、比較レ
ジスタ３２Ｂの設定値を変えることにより、パルス出力
のデューテイ比を変更することが可能である。

【００２８】図１３（ａ）は使用するテーブルの構成を
示し、予めユーザープログラムにて、演算メモリエリア
に設定されたデューテイデータとＨＳＣ２の目標値デー
タを１セットとし、それをｎセット分連続してテーブル
に設定している。図１３（ｂ）は命令の構成を示し、Ｆ
は応用命令の記号を示し、ｍは応用命令のナンバーを示
し、Ｓで指定されたメモリエリアをテーブル先頭として
制御を行う。

【００２９】図１０は全体のブロック図を示し、プログ
ラマブルコントローラＡのパルス出力部３によってＤＣ
モータ９を駆動制御するものである。また、ＤＣモータ
９の回転量はエンコーダ１０を介してＨＳＣ２のカウン
トレジスタ２１に入力されてカウントされ、目標値レジ
スタ２２と比較される。次に、動作を説明する。図１４
は命令動作時のフローチャートを、図１５は割り込み処
理時のフローチャートを夫々示している。また、実際の
動作時のＨＳＣ２の目標値と、パルス出力周波数の関係
は実施例１の図８と同じである。

【００３０】まず、図１４に示すように、実行条件ａが
１となって立ち上がると、ＣＰＵ１によりテーブルＳの
周波数データが取り込まれ、パルス出力部３の比較レジ
スタ３２Ａに周波数データがセットされ、またデューテ
イ指定データが取り込まれ、パルス出力部３の比較レジ
スタ３２Ｂに設定される。また、テーブルＳの目標値１
が取り込まれ、ＨＳＣ２の目標値レジスタ２２に目標値
１のデータがセットされる。

【００３１】そして、パルス出力部３から信号がＤＣモ
ータ９に入力され、このＤＣモータ９の回転量はエンコ
ーダ１０を介してＨＳＣ２のカウントレジスタ２１に入
力されているので、カウントレジスタ２１のカウント値
が目標値レジスタ２２と一致した時に、ＨＳＣ２からＣ
ＰＵ１に一致割込信号を入力する。一致割込信号が発生
した場合にはＣＰＵ１はテーブルの次のデューテイデー
タと目標値データを取込む。図１５は目標値Ｋでの割り
込み処理を示している。すなわち、目標値Ｋにおいて一
致割込信号が発生すると、ＣＰＵ１は次のデューテイデ
ータＫ＋１を取り込み、デューテイデータが０であれば
パルス出力を停止するが、０でなければ、デューテイデ
ータＫ＋１に基づいた数値をパルス出力部３の比較レジ
スタ３２Ｂにセットする。

【００３２】また、ＣＰＵ１は次の目標値Ｋ＋１を取り
込み、ＨＳＣ２のカウントレジスタ２１にセットする。
この制御を連続して停止目標値（図８）まで行う。この
ように、予めユーザープログラムにて演算メモリエリア
に設定されたデューテイデータと目標値データを１セッ
トとし、それをｎセット分連続して設定されたテーブル
を参照しながらパルス出力部３を制御し、パルス出力部
３から出力されたパルスでＤＣモータ９を駆動して、そ
れに接続されたエンコーダ１０からのパルスをＨＳＣ２
に入力させて、目標値に達すると、ＨＳＣ２からの一致
割込信号にて割り込み処理を起動し、その中で次のデー
タを参照して、出力パルスのデューテイを切り替えてい
くことにより、ＤＣモータ９への出力パルスのデューテ
イをコントロールし、ＤＣモータ９を駆動制御している
ものであり、そのため、ＨＳＣ２とパルス出力部３とを
同時に制御しながら、出力パルスのデューテイとそのパ
ルス数を制御することが可能となり、別にアナログ出力
用のハードウエアを必要とせず、安価にＤＣモータ９の
ドライブが行えるものである。

【００３３】また、ＣＰＵ１の命令と割り込み処理によ
って、パルス出力デューテイをユーザーの任意のパルス
数の点で切り替えていくことが可能となるので、どのよ
うな、速度制御、位置制御にも対応可能となるものであ
る。また、本実施例では、実施例１と同じ内容も実現す
ることが可能となる。つまり、常にデューテイ比が５０
％となるように設定を行って、パルスの周波数コントロ
ールのみを行い、パルスモータを駆動することで可能と
なる。

【００３４】（実施例４）尚、プログラマブルコントロ
ーラＡ全体の構成は図１及び図２に示す構成と同じであ
り、また、高速パルスカウンタ２も図３に示す構成と同
じである。従って、ＨＳＣ２の機能は実施例１と同様で
ある。更に、図１６に示すパルス出力部３の構成は実施
例３の図１１の場合と同様であるが、比較レジスタ３２
Ａと３２Ｂとは夫々周波数制御用である。すなわち、図
１６に示すように、内部のクロックをカウントするカウ
ントレジスタ３１と、カウントレジスタ３１と値が一致
すると一致信号を出力する比較レジスタ３２Ａ，３２Ｂ
とそれら２つの一致信号によって一致毎に出力を反転す
る出力制御回路３３とで、パルス出力部３が構成されて
いる。

【００３５】比較レジスタ３２Ａ，３２Ｂには周波数デ
ータが取り入れられ、比較レジスタ３２Ｂには、比較レ
ジスタ３２Ａの内容の１／２の値が設定される。周波数
データと内部クロック数とで実際の周波数となるように
比較レジスタ３２Ａ，３２Ｂが設けられており、一致信
号が出力制御回路３３にて内部クロックを分周した形の
出力パルスが出力されるようになっている。

【００３６】また、使用するテーブルの構成及び命令の
構成は図５の場合と同様であるので説明は省略する。次
に、動作を説明する。図１７は命令動作時のフローチャ
ートを、図１８は割り込み処理時のフローチャートを夫
々示している。また、実際の動作時のＨＳＣ２の目標値
と、パルス出力周波数の関係は実施例１の図８と同じで
ある。

【００３７】まず、図１７に示すように、実行条件ａが
１となって立ち上がると、ＣＰＵ１によりテーブルＳの
初期周波数データが取り込まれ、パルス出力部３の比較
レジスタ３２Ａに周波数データがセットされ、比較レジ
スタ３２Ｂに比較レジスタ３２Ａの設定値の１／２の値
がセットされる。また、テーブルＳの目標値１が取り込
まれ、ＨＳＣ２の目標値レジスタ２２に目標値１のデー
タがセットされる。

【００３８】そして、パルス出力部３から信号がパルス
モータドライバ７に入力され、このパルスモータドライ
バ７にてパルスモータ８を駆動する。同時にパルス出力
部３からのパルスは外部或いは内部結線にてＨＳＣ２の
カウントレジスタ２１にも入力されているので、カウン
トレジスタ２１のカウント値が目標値レジスタ２２と一
致した時に、ＨＳＣ２からＣＰＵ１に一致割込信号を入
力する。

【００３９】一致割込信号が発生した場合にはＣＰＵ１
はテーブルの次の周波数データと目標値データを取込
む。図１８は目標値Ｋでの割り込み処理を示している。
すなわち、目標値Ｋにおいて一致割込信号が発生する
と、ＣＰＵ１は次の周波数データＫ＋１を取り込み、周
波数データが０であればパルスモータ８は停止するが、
０でなければ、周波数データＫ＋１をパルス出力部３の
比較レジスタ３２Ａにセットし、比較レジスタ３２Ｂに
比較レジスタ３２Ａの設定値の１／２の値をセットす
る。

【００４０】また、ＣＰＵ１は次の目標値Ｋ＋１を取り
込み、ＨＳＣ２のカウントレジスタ２１にセットする。
図８に示すように、この制御を連続して停止目標値まで
行う。尚、パルスモータ８の正転、逆転の信号は正逆信
号のオン、オフにより切り替えることで行っている。

【００４１】更に、本実施例において、パルスモータの
正転、逆転を図９に示したような構成で行うようにして
も良い。このように、本実施例において、予めユーザー
プログラムにて演算メモリエリアに設定された周波数デ
ータと目標値データを１セットとし、それをｎセット分
連続して設定されたテーブルを参照しながらパルス出力
部を制御し、パルス出力部から出力されたパルスをパル
スカウンタ２に入力させて、目標値に達すると、パルス
カウンタ２からの一致割込信号にて割り込み処理を起動
し、その中で次のデータを参照して、出力パルスの周波
数を切り替えていくことにより、パルスモータドライバ
７への出力パルスの周波数をコントロールし、パルスモ
ータ８を駆動制御しているものであり、そのため、パル
スカウンタ２とパルス出力部３とを同時に制御しなが
ら、パルス出力周波数とそのパルス数を制御することが
可能となり、別にパルス出力用のハードウエアを必要と
せず、安価にパルスモータドライブが行えるものであ
る。

【００４２】また、ＣＰＵ１の命令と割り込み処理によ
って、パルス出力周波数をユーザーの任意のパルス数の
点で切り替えていくことが可能となるので、どのよう
な、速度制御にも対応可能となる。また、本実施例の構
成により、実施例３と同様にデューテイ制御を行って、
ＤＣモータの速度、位置制御も可能であり、安価で多機
能なプログラマブルコントローラを提供できるものであ
る。

【００４３】（実施例５）図１９は実施例５を示し、実
施例１のパルス出力部３に選択回路１１を付加して、出
力周波数の範囲を広げるようにしたものである。すなわ
ち、内部のシステムクロックをｆとした場合、ｆ／１
６、ｆ／３２、ｆ／６４、ｆ／１２８の分周出力をマル
チプレクサー１２にて選択し、その出力をクロックとし
てカウントレジスタ３１に入力するようにしたものであ
る。尚、本実施例では、分周出力を４種類としている
が、幾つでも良い。

【００４４】而して、ソフトウエアにより選択回路１１
を選択可能にすることにより、パルス出力の周波数範囲
を広げることができ、より応用範囲を広げることができ
る。図２０は実施例１の図５に対応したテーブルの構成
を示し、図５に対して、アドレス０の部分が追加した形
となっている。また、図２１は命令動作時のフローチャ
ートを示し、実施例１の図６に対して、分岐の次の処理
部分が追加された形となっている。

【００４５】次に、本実施例における出力パルスの周波
数と比較レジスタ３２との関係を図２２に示す。図２２
に示すように、パルス出力部３の入力クロックの周波数
が一種類だと、図２２のうちの１パターンしか出力でき
ないので、使用可能な周波数帯が狭くなり、用途が限定
されてしまう。しかし、本実施例では、パルス出力部３
に入力クロックを選択可能とした選択回路１１を設け、
これを命令にて選択可能としたので、使用可能な周波数
が広がり、応用範囲を広げることが可能となるものであ
る。

【００４６】

【発明の効果】本発明は上述のように、外部からのパル
ス列をカウントするカウントレジスタ、このカウントレ
ジスタと値が一致した時に一致割込信号を発生する目標
値レジスタからなるパルスカウンタと、内部クロックを
カウントするカウントレジスタ、カウントレジスタと値
が一致すると一致信号を出力する比較レジスタ、その一
致信号により出力を反転してパルスを出力してパルスモ
ータドライバへ入力する出力制御回路とからなるパルス
出力部と、予めユーザープログラムにて演算メモリエリ
アに設定されパルス出力部の比較レジスタにセットする
周波数データとパルスカウンタの目標値レジスタにセッ
トする目標値データを１セットとし、それをｎセット分
連続して設定されたテーブルを参照しながらパルス出力
部を制御し、パルス出力部からパルスカウンタのカウン
トレジスタに入力されたパルス数と目標値レジスタの値
とが一致した時に発生するパルスカウンタからの一致割
込信号にて割り込み処理を行い、テーブルの次の周波数
データ，目標値データへ切り替えてセットするＣＰＵと
で構成したものであるから、予めユーザープログラムに
て演算メモリエリアに設定された周波数データと目標値
データを１セットとし、それをｎセット分連続して設定
されたテーブルを参照しながらパルス出力部を制御し、
パルス出力部から出力されたパルスをパルスカウンタに
入力させて、目標値に達すると、パルスカウンタからの
一致割込信号にて割り込み処理を起動し、その中で次の
データを参照して、出力パルスの周波数を切り替えてい
くことにより、パルスモータドライバへの出力パルスの
周波数をコントロールし、パルスモータを駆動制御して
いるものであり、そのため、パルスカウンタとパルス出
力部とを同時に制御しながら、パルス出力周波数とその
パルス数を制御することが可能となり、別にパルス出力
用のハードウエアを必要とせず、安価にパルスモータド
ライブが行えるものであり、また、ＣＰＵの命令と割り
込み処理によって、パルス出力周波数をユーザーの任意
のパルス数の点で切り替えていくことが可能となるの
で、どのような、速度制御にも対応可能となる効果を奏
するものである。

【００４７】また、請求項２では、外部からのパルス列
をカウントするカウントレジスタ、このカウントレジス
タと値が一致した時に一致割込信号を発生する目標値レ
ジスタからなるパルスカウンタと、内部クロックをカウ
ントするカウントレジスタ、カウントレジスタと値が一
致すると一致信号を出力する比較レジスタ、その一致信
号により出力を反転してデューテイ比が５０％に制御さ
れたパルスを出力してパルスモータドライバへ入力する
出力制御回路とからなるパルス出力部と、予めユーザー
プログラムにて演算メモリエリアに設定されパルス出力
部の比較レジスタにセットする周波数データとパルスカ
ウンタの目標値レジスタにセットする目標値データを１
セットとし、それをｎセット分連続して設定されたテー
ブルを参照しながらパルス出力部を制御し、パルス出力
部からパルスカウンタのカウントレジスタに入力された
パルス数と目標値レジスタの値とが一致した時に発生す
るパルスカウンタからの一致割込信号にて割り込み処理
を行い、テーブルの次の周波数データ，目標値データへ
切り替えてセットするＣＰＵとで構成したものであるか
ら、予めユーザープログラムにて演算メモリエリアに設
定された周波数データと目標値データを１セットとし、
それをｎセット分連続して設定されたテーブルを参照し
ながらパルス出力部を制御し、パルス出力部からデュー
テイ比が５０％に制御されて出力されたパルスをパルス
カウンタに入力させて、目標値に達すると、パルスカウ
ンタからの一致割込信号にて割り込み処理を起動し、そ
の中で次のデータを参照して、出力パルスの周波数を切
り替えていくことにより、パルスモータドライバへの出
力パルスモータの周波数をコントロールし、パルスモー
タを駆動制御しているものであり、そのため、パルスカ
ウンタとパルス出力部とを同時に制御しながら、パルス
出力周波数とそのパルス数を制御することが可能とな
り、別にパルス出力用のハードウエアを必要とせず、安
価にパルスモータドライブが行えるものであり、また、
ＣＰＵの命令と割り込み処理によって、パルス出力周波
数をユーザーの任意のパルス数の点で切り替えていくこ
とが可能となるので、どのような、速度制御、位置制御
にも対応可能となる効果を奏するものである。

【００４８】請求項３では、外部からのパルス列をカウ
ントするカウントレジスタ、このカウントレジスタと値
が一致した時に一致割込信号を発生する目標値レジスタ
からなるパルスカウンタと、内部クロックをカウントす
るカウントレジスタ、カウントレジスタと値が一致する
と一致信号を出力する比較レジスタ、その一致信号によ
り出力を反転してデューテイ比が５０％以外に制御され
たパルスを出力してＤＣモータドライバへ入力する出力
制御回路とからなるパルス出力部と、予めユーザープロ
グラムにて演算メモリエリアに設定されパルス出力部の
比較レジスタにセットする周波数データとパルスカウン
タの目標値レジスタにセットする目標値データを１セッ
トとし、それをｎセット分連続して設定されたテーブル
を参照しながらパルス出力部を制御し、パルス出力部か
らパルスカウンタのカウントレジスタに入力されたパル
ス数と目標値レジスタの値とが一致した時に発生するパ
ルスカウンタからの一致割込信号にて割り込み処理を行
い、テーブルの次の周波数データ，目標値データへ切り
替えてセットするＣＰＵとで構成したものであるから、
予めユーザープログラムにて演算メモリエリアに設定さ
れた周波数データと目標値データを１セットとし、それ
をｎセット分連続して設定されたテーブルを参照しなが
らパルス出力部を制御し、パルス出力部からデューテイ
比が５０％以外に制御されて出力されたパルスをパルス
カウンタに入力させて、目標値に達すると、パルスカウ
ンタからの一致割込信号にて割り込み処理を起動し、そ
の中で次のデータを参照して、出力パルスの周波数を切
り替えていくことにより、ＤＣモータドライバへの出力
パルスモータの周波数をコントロールし、ＤＣモータを
駆動制御していることにより、速度制御、位置制御が任
意に行えるものである。

【００４９】更に、請求項４では、外部からのパルス列
をカウントするカウントレジスタ、このカウントレジス
タと値が一致した時に一致割込信号を発生する目標値レ
ジスタからなるパルスカウンタと、内部クロックをカウ
ントするカウントレジスタ、カウントレジスタと値が一
致すると一致信号を出力する２つの比較レジスタ、それ
ら２つの比較レジスタによる一致信号により出力を反転
してパルスを出力してパルスモータドライバへ入力する
出力制御回路とからなるパルス出力部と、予めユーザー
プログラムにて演算メモリエリアに設定されパルス出力
部の比較レジスタにセットする周波数データとパルスカ
ウンタの目標値レジスタにセットする目標値データを１
セットとし、それをｎセット分連続して設定されたテー
ブルを参照しながらパルス出力部を制御し、パルス出力
部からパルスカウンタのカウントレジスタに入力された
パルス数と目標値レジスタの値とが一致した時に発生す
るパルスカウンタからの一致割込信号にて割り込み処理
を行い、テーブルの次の周波数データ，目標値データへ
切り替えてセットするＣＰＵとで構成したものであるか
ら、予めユーザープログラムにて演算メモリエリアに設
定された周波数データと目標値データを１セットとし、
それをｎセット分連続して設定されたテーブルを参照し
ながらパルス出力部を制御し、パルス出力部から出力さ
れたパルスをパルスカウンタに入力させて、目標値に達
すると、パルスカウンタからの一致割込信号にて割り込
み処理を起動し、その中で次のデータを参照して、出力
パルスの周波数を切り替えていくことにより、パルスモ
ータドライバへの出力パルスモータの周波数をコントロ
ールし、パルスモータを駆動制御していることにより、
速度制御、位置制御が任意に行えるものである。

【００５０】また、請求項５では、カウントレジスタに
入力される内部クロックを複数種類備え、任意の内部ク
ロックをマルチプレクサーを設けているものであるか
ら、内部クロックの種類を複数設けて、マルチプレクサ
ーによるソフトウエアにより選択可能として、パルス出
力の周波数範囲を広げることにより、より応用範囲を広
げることが可能である。

【図面の簡単な説明】

【図１】本発明の実施例の全体のブロック図である。

【図２】プログラマブルコントローラのブロック図であ
る。

【図３】パルスカウンタのブロック図である。

【図４】パルス出力部のブロック図である。

【図５】同上の説明図である。

【図６】命令動作時のフローチャートを示す図である。

【図７】割り込み処理時のフローチャートを示す図であ
る。

【図８】実際の動作時のＨＳＣ目標値とパルス出力周波
数の関係を示す図である。

【図９】実施例２のブロック図である。

【図１０】実施例３の全体のブロック図である。

【図１１】パルス出力部のブロック図である。

【図１２】パルス出力部の動作波形図である。

【図１３】同上の説明図である。

【図１４】命令動作時のフローチャートを示す図であ
る。

【図１５】割り込み処理時のフローチャートを示す図で
ある。

【図１６】実施例４のパルス出力部のブロック図であ
る。

【図１７】命令動作時のフローチャートを示す図であ
る。

【図１８】割り込み処理時のフローチャートを示す図で
ある。

【図１９】実施例５のパルス出力部のブロック図であ
る。

【図２０】使用するテーブルの構成図である。

【図２１】命令動作時のフローチャートを示す図であ
る。

【図２２】出力パルスの周波数と比較レジスタの関係を
示す図である。

【符号の説明】

１ ＣＰＵ ２ 高速パルスカウンタ（ＨＳＣ） ３ パルス出力部 ７ パルスモータドライバ ８ パルスモータ ２１ カウントレジスタ ２２ 目標値レジスタ ３１ カウントレジスタ ３２ 比較レジスタ ３３ 出力制御回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年８月２６日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

Claims (5)

【特許請求の範囲】
1. 【請求項１】 外部からのパルス列をカウントするカウ
   ントレジスタ、このカウントレジスタと値が一致した時
   に一致割込信号を発生する目標値レジスタからなるパル
   スカウンタと、内部クロックをカウントするカウントレ
   ジスタ、カウントレジスタと値が一致すると一致信号を
   出力する比較レジスタ、その一致信号により出力を反転
   してパルスを出力してパルスモータドライバへ入力する
   出力制御回路とからなるパルス出力部と、予めユーザー
   プログラムにて演算メモリエリアに設定されパルス出力
   部の比較レジスタにセットする周波数データとパルスカ
   ウンタの目標値レジスタにセットする目標値データを１
   セットとし、それをｎセット分連続して設定されたテー
   ブルを参照しながらパルス出力部を制御し、パルス出力
   部からパルスカウンタのカウントレジスタに入力された
   パルス数と目標値レジスタの値とが一致した時に発生す
   るパルスカウンタからの一致割込信号にて割り込み処理
   を行い、テーブルの次の周波数データ，目標値データへ
   切り替えてセットするＣＰＵとで構成したことを特徴と
   するプログラマブルコントローラ。
2. 【請求項２】 外部からのパルス列をカウントするカウ
   ントレジスタ、このカウントレジスタと値が一致した時
   に一致割込信号を発生する目標値レジスタからなるパル
   スカウンタと、内部クロックをカウントするカウントレ
   ジスタ、カウントレジスタと値が一致すると一致信号を
   出力する比較レジスタ、その一致信号により出力を反転
   してデューテイ比が５０％に制御されたパルスを出力し
   てパルスモータドライバへ入力する出力制御回路とから
   なるパルス出力部と、予めユーザープログラムにて演算
   メモリエリアに設定されパルス出力部の比較レジスタに
   セットする周波数データとパルスカウンタの目標値レジ
   スタにセットする目標値データを１セットとし、それを
   ｎセット分連続して設定されたテーブルを参照しながら
   パルス出力部を制御し、パルス出力部からパルスカウン
   タのカウントレジスタに入力されたパルス数と目標値レ
   ジスタの値とが一致した時に発生するパルスカウンタか
   らの一致割込信号にて割り込み処理を行い、テーブルの
   次の周波数データ，目標値データへ切り替えてセットす
   るＣＰＵとで構成したことを特徴とするプログラマブル
   コントローラ。
3. 【請求項３】 外部からのパルス列をカウントするカウ
   ントレジスタ、このカウントレジスタと値が一致した時
   に一致割込信号を発生する目標値レジスタからなるパル
   スカウンタと、内部クロックをカウントするカウントレ
   ジスタ、カウントレジスタと値が一致すると一致信号を
   出力する比較レジスタ、その一致信号により出力を反転
   してデューテイ比が５０％以外に制御されたパルスを出
   力してＤＣモータドライバへ入力する出力制御回路とか
   らなるパルス出力部と、予めユーザープログラムにて演
   算メモリエリアに設定されパルス出力部の比較レジスタ
   にセットする周波数データとパルスカウンタの目標値レ
   ジスタにセットする目標値データを１セットとし、それ
   をｎセット分連続して設定されたテーブルを参照しなが
   らパルス出力部を制御し、パルス出力部からパルスカウ
   ンタのカウントレジスタに入力されたパルス数と目標値
   レジスタの値とが一致した時に発生するパルスカウンタ
   からの一致割込信号にて割り込み処理を行い、テーブル
   の次の周波数データ，目標値データへ切り替えてセット
   するＣＰＵとで構成したことを特徴とするプログラマブ
   ルコントローラ。
4. 【請求項４】 外部からのパルス列をカウントするカウ
   ントレジスタ、このカウントレジスタと値が一致した時
   に一致割込信号を発生する目標値レジスタからなるパル
   スカウンタと、内部クロックをカウントするカウントレ
   ジスタ、カウントレジスタと値が一致すると一致信号を
   出力する２つの比較レジスタ、それら２つの比較レジス
   タによる一致信号により出力を反転してパルスを出力し
   てパルスモータドライバへ入力する出力制御回路とから
   なるパルス出力部と、予めユーザープログラムにて演算
   メモリエリアに設定されパルス出力部の比較レジスタに
   セットする周波数データとパルスカウンタの目標値レジ
   スタにセットする目標値データを１セットとし、それを
   ｎセット分連続して設定されたテーブルを参照しながら
   パルス出力部を制御し、パルス出力部からパルスカウン
   タのカウントレジスタに入力されたパルス数と目標値レ
   ジスタの値とが一致した時に発生するパルスカウンタか
   らの一致割込信号にて割り込み処理を行い、テーブルの
   次の周波数データ，目標値データへ切り替えてセットす
   るＣＰＵとで構成したことを特徴とするプログラマブル
   コントローラ。
5. 【請求項５】 カウントレジスタに入力される内部クロ
   ックを複数種類備え、任意の内部クロックを選択するマ
   ルチプレクサーを設けたことを特徴とする請求項１記載
   のプログラマブルコントローラ。