JPH0556356A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH0556356A JPH0556356A JP3238961A JP23896191A JPH0556356A JP H0556356 A JPH0556356 A JP H0556356A JP 3238961 A JP3238961 A JP 3238961A JP 23896191 A JP23896191 A JP 23896191A JP H0556356 A JPH0556356 A JP H0556356A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- signal
- circuit
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 13
- 230000001629 suppression Effects 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 12
- 239000000872 buffer Substances 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 2
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 回路規模を大きくせずに、アナログ信号上で
高精度で信号処理を行うことができる信号処理回路を提
供する。 【構成】 センサ１からの出力信号と、メモリ10に記憶
された暗時出力データをＤ／Ａ変換しサンプル・ホール
ド回路５で保持した信号との差分をとるための差動回路
４と、該差動回路４のアナログ出力信号をデジタル信号
に変換するためのコンパレータ７とＤ／Ａ変換器９と逐
次比較用シフトレジスタ８とからなる逐次比較型Ａ／Ｄ
変換器６とで、信号処理回路を構成する。
高精度で信号処理を行うことができる信号処理回路を提
供する。 【構成】 センサ１からの出力信号と、メモリ10に記憶
された暗時出力データをＤ／Ａ変換しサンプル・ホール
ド回路５で保持した信号との差分をとるための差動回路
４と、該差動回路４のアナログ出力信号をデジタル信号
に変換するためのコンパレータ７とＤ／Ａ変換器９と逐
次比較用シフトレジスタ８とからなる逐次比較型Ａ／Ｄ
変換器６とで、信号処理回路を構成する。
Description
【０００１】
【産業上の利用分野】この発明は、信号処理回路、特に
複数の光電変換素子を有するライセンサ又はエリアセン
サ等の固体撮像装置における画素間のオフセット出力分
のばらつき、すなわち固定パターンノイズを除去し、各
画素の光量に対応する信号成分をＡ／Ｄ変換する信号処
理回路に関する。
複数の光電変換素子を有するライセンサ又はエリアセン
サ等の固体撮像装置における画素間のオフセット出力分
のばらつき、すなわち固定パターンノイズを除去し、各
画素の光量に対応する信号成分をＡ／Ｄ変換する信号処
理回路に関する。
【０００２】
【従来の技術】一般に、ライセンサやエリアセンサ等の
固体撮像装置の高感度化のアプローチとして、ＳＩＴ，
ＡＭＩ，ＣＭＤ，ＢＡＳＩＳ，ＦＧＡ等の増幅型固体撮
像素子が提案されている。これらの増幅型固体撮像素子
は、いずれも各画素毎に増幅素子を有するため高感度で
あるが、増幅素子のばらつきに起因する固定パターンノ
イズが問題となっている。
固体撮像装置の高感度化のアプローチとして、ＳＩＴ，
ＡＭＩ，ＣＭＤ，ＢＡＳＩＳ，ＦＧＡ等の増幅型固体撮
像素子が提案されている。これらの増幅型固体撮像素子
は、いずれも各画素毎に増幅素子を有するため高感度で
あるが、増幅素子のばらつきに起因する固定パターンノ
イズが問題となっている。
【０００３】この問題点を解決するために、従来、図８
に示すようにＡ／Ｄ変換器とメモリと差動回路等からな
る固定パターンノイズ抑圧回路が知られている。この固
定パターンノイズ抑圧回路の動作原理は、まずスイッチ
ＳＷ１をＤＡＲＫ側に接続し、センサ101 を遮光状態に
して該センサ101 の暗時出力データをアンプ102 を介し
てＡ／Ｄ変換器103 でデジタルデータに変換してメモリ
104 に記憶させる。その後センサ101 の遮光状態を解除
し、被写体撮影を行う際には、スイッチＳＷ１をＳＩＧ
側に接続し、センサ101 の出力信号をＡ／Ｄ変換したデ
ジタルデータと、先にメモリ104 に記憶された暗時出力
データを差動回路105 でデジタル的に差分をとり、その
データを信号出力とするものである。
に示すようにＡ／Ｄ変換器とメモリと差動回路等からな
る固定パターンノイズ抑圧回路が知られている。この固
定パターンノイズ抑圧回路の動作原理は、まずスイッチ
ＳＷ１をＤＡＲＫ側に接続し、センサ101 を遮光状態に
して該センサ101 の暗時出力データをアンプ102 を介し
てＡ／Ｄ変換器103 でデジタルデータに変換してメモリ
104 に記憶させる。その後センサ101 の遮光状態を解除
し、被写体撮影を行う際には、スイッチＳＷ１をＳＩＧ
側に接続し、センサ101 の出力信号をＡ／Ｄ変換したデ
ジタルデータと、先にメモリ104 に記憶された暗時出力
データを差動回路105 でデジタル的に差分をとり、その
データを信号出力とするものである。
【０００４】しかしながら、この固定パターンノイズ抑
圧回路には次のような問題点がある。すなわち、例えば
図９に示すように、信号成分ａより固定パターンノイズ
ｂが大きな場合、Ａ／Ｄ変換器が８ビットとすると、こ
のＡ／Ｄ変換器の入力レンジに固定パターンノイズを含
む信号成分ｃを割り付けるため、信号成分は最高でも７
ビット以下の精度しか得ることができない。また実際は
被写体の明るさが変化しても、Ａ／Ｄ変換器で飽和しな
いように余裕をもってレベルの割り付けをしなければな
らないので、信号の精度、すなわち量子化雑音によるＳ
／Ｎは更に悪くなる。これを改善するには、Ａ／Ｄ変換
器の精度を10ビットあるいは12ビットと上げるしかない
が、Ａ／Ｄ変換器の精度を上げるとコストの増加につな
がるという問題点がある。
圧回路には次のような問題点がある。すなわち、例えば
図９に示すように、信号成分ａより固定パターンノイズ
ｂが大きな場合、Ａ／Ｄ変換器が８ビットとすると、こ
のＡ／Ｄ変換器の入力レンジに固定パターンノイズを含
む信号成分ｃを割り付けるため、信号成分は最高でも７
ビット以下の精度しか得ることができない。また実際は
被写体の明るさが変化しても、Ａ／Ｄ変換器で飽和しな
いように余裕をもってレベルの割り付けをしなければな
らないので、信号の精度、すなわち量子化雑音によるＳ
／Ｎは更に悪くなる。これを改善するには、Ａ／Ｄ変換
器の精度を10ビットあるいは12ビットと上げるしかない
が、Ａ／Ｄ変換器の精度を上げるとコストの増加につな
がるという問題点がある。
【０００５】これに対し、上記問題点を解決するため、
図10に示すように更にＤ／Ａ変換器を加えた構成の固定
パターンノイズ抑圧回路が知られている。この回路は、
図８に示した回路と同様に、スイッチＳＷ１，ＳＷ２を
ＤＡＲＫ側に接続し暗時出力データをアンプ108 ，Ａ／
Ｄ変換器103 を介してメモリ104 に取り込む。なおこの
場合スイッチＳＷ２を介して初期データ（０）が入力さ
れるようになっている。この際、図８に示した回路と異
なるのは、図11の（Ａ）の信号波形図に示すように、Ａ
／Ｄ変換器103の入力レンジ全体に固定パターンノイズ
成分を割り付けることである。この後、被写体を撮像す
るときは、スイッチＳＷ１，ＳＷ２をＳＩＧ側に接続す
ることにより、メモリ104 に記憶された暗時出力データ
をＤ／Ａ変換器106 に送りアナログ信号に変換し、この
アナログ暗時信号と被写体撮像時の出力信号の差分を差
動回路102 で行う。そしてこの出力をアンプ107を通し
て適切なゲインにしてＡ／Ｄ変換器103 でＡ／Ｄ変換す
ると、信号出力は図11の（Ｃ）に示すように８ビットに
近い精度を得ることができる。なお図11の（Ｂ）は、被
写体撮像時の被写体信号と固定パターンノイズの加算さ
れた信号波形を示す図である。しかしながら、この固定
パターンノイズ抑圧回路は、Ａ／Ｄ変換器の他にＤ／Ａ
変換器を要するため、回路規模が大きくなるという問題
点を含んでいる。またこの回路構成では、Ａ／Ｄ変換器
とＤ／Ａ変換器の直線性が一致していない場合、量子化
誤差が増加されるという問題点も含んでいる。
図10に示すように更にＤ／Ａ変換器を加えた構成の固定
パターンノイズ抑圧回路が知られている。この回路は、
図８に示した回路と同様に、スイッチＳＷ１，ＳＷ２を
ＤＡＲＫ側に接続し暗時出力データをアンプ108 ，Ａ／
Ｄ変換器103 を介してメモリ104 に取り込む。なおこの
場合スイッチＳＷ２を介して初期データ（０）が入力さ
れるようになっている。この際、図８に示した回路と異
なるのは、図11の（Ａ）の信号波形図に示すように、Ａ
／Ｄ変換器103の入力レンジ全体に固定パターンノイズ
成分を割り付けることである。この後、被写体を撮像す
るときは、スイッチＳＷ１，ＳＷ２をＳＩＧ側に接続す
ることにより、メモリ104 に記憶された暗時出力データ
をＤ／Ａ変換器106 に送りアナログ信号に変換し、この
アナログ暗時信号と被写体撮像時の出力信号の差分を差
動回路102 で行う。そしてこの出力をアンプ107を通し
て適切なゲインにしてＡ／Ｄ変換器103 でＡ／Ｄ変換す
ると、信号出力は図11の（Ｃ）に示すように８ビットに
近い精度を得ることができる。なお図11の（Ｂ）は、被
写体撮像時の被写体信号と固定パターンノイズの加算さ
れた信号波形を示す図である。しかしながら、この固定
パターンノイズ抑圧回路は、Ａ／Ｄ変換器の他にＤ／Ａ
変換器を要するため、回路規模が大きくなるという問題
点を含んでいる。またこの回路構成では、Ａ／Ｄ変換器
とＤ／Ａ変換器の直線性が一致していない場合、量子化
誤差が増加されるという問題点も含んでいる。
【０００６】
【発明が解決しようとする課題】上記のように、従来の
固定パターンノイズ抑圧回路において、固定パターンノ
イズを含む信号から、Ａ／Ｄ変換器及びメモリを用い
て、デジタル的に差分をとって固定パターンノイズを除
去する場合には、実信号の精度がＡ／Ｄ変換器の精度よ
り悪くなってしまうという問題点があり、一方、Ｄ／Ａ
変換器を追加してアナログ的に差分をとって固定パター
ンノイズを除去する場合には、精度はよくなるけれども
Ｄ／Ａ変換器の追加により回路規模が大きくなるという
問題点がある。
固定パターンノイズ抑圧回路において、固定パターンノ
イズを含む信号から、Ａ／Ｄ変換器及びメモリを用い
て、デジタル的に差分をとって固定パターンノイズを除
去する場合には、実信号の精度がＡ／Ｄ変換器の精度よ
り悪くなってしまうという問題点があり、一方、Ｄ／Ａ
変換器を追加してアナログ的に差分をとって固定パター
ンノイズを除去する場合には、精度はよくなるけれども
Ｄ／Ａ変換器の追加により回路規模が大きくなるという
問題点がある。
【０００７】本発明は、従来の固定パターンノイズ抑圧
回路における上記問題点を解消するためになされたもの
で、回路規模を殆ど拡大せずにアナログ的に高精度で処
理を行えるようにした信号処理回路を提供することを目
的とする。
回路における上記問題点を解消するためになされたもの
で、回路規模を殆ど拡大せずにアナログ的に高精度で処
理を行えるようにした信号処理回路を提供することを目
的とする。
【０００８】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、複数入力信号の演算を行う演算
増幅器と、該演算増幅器の出力のアナログ信号をデジタ
ル信号に変換するための、コンパレータとＤ／Ａ変換器
と逐次比較用シフトレジスタを含む逐次比較型Ａ／Ｄ変
換器と、該Ａ／Ｄ変換器に含まれるＤ／Ａ変換器の出力
を保持するためのサンプル・ホールド回路とを備え、該
サンプル・ホールド回路の出力を前記演算増幅器の一入
力とするように信号処理回路を構成するものである。
決するため、本発明は、複数入力信号の演算を行う演算
増幅器と、該演算増幅器の出力のアナログ信号をデジタ
ル信号に変換するための、コンパレータとＤ／Ａ変換器
と逐次比較用シフトレジスタを含む逐次比較型Ａ／Ｄ変
換器と、該Ａ／Ｄ変換器に含まれるＤ／Ａ変換器の出力
を保持するためのサンプル・ホールド回路とを備え、該
サンプル・ホールド回路の出力を前記演算増幅器の一入
力とするように信号処理回路を構成するものである。
【０００９】このように構成した信号処理回路におい
て、逐次比較型Ａ／Ｄ変換器を構成するＤ／Ａ変換器
は、演算増幅器のアナログ出力信号をデジタル信号に変
換するＡ／Ｄ変換器の一部と、デジタル信号をアナログ
信号に変換するＤ／Ａ変換器の２つの動作を行うため、
回路規模を殆ど大きくせずにアナログ的に高精度で信号
処理を行うことができる。またＡ／Ｄ変換器の直線性と
Ｄ／Ａ変換器の直線性は一致するため、Ａ／Ｄ変換した
後にＤ／Ａ変換することにより生ずる歪みは、Ａ／Ｄ変
換することにより生ずる量子化雑音のみであり、それ以
外の余分な歪みは発生しない。
て、逐次比較型Ａ／Ｄ変換器を構成するＤ／Ａ変換器
は、演算増幅器のアナログ出力信号をデジタル信号に変
換するＡ／Ｄ変換器の一部と、デジタル信号をアナログ
信号に変換するＤ／Ａ変換器の２つの動作を行うため、
回路規模を殆ど大きくせずにアナログ的に高精度で信号
処理を行うことができる。またＡ／Ｄ変換器の直線性と
Ｄ／Ａ変換器の直線性は一致するため、Ａ／Ｄ変換した
後にＤ／Ａ変換することにより生ずる歪みは、Ａ／Ｄ変
換することにより生ずる量子化雑音のみであり、それ以
外の余分な歪みは発生しない。
【００１０】
【実施例】次に実施例について説明する。図１は、本発
明に係る信号処理回路の一実施例を示す回路構成図で、
この実施例は本発明をセンサの固定パターンノイズ抑圧
回路に適用したものである。図において、１はセンサ、
２はバッファ、３はセンサ１の出力をサンプル・ホール
ドするサンプル・ホールド回路、４は差動回路で、サン
プル・ホールド回路３の出力と後述のＤ／Ａ変換器９の
出力をサンプル・ホールドするサンプル・ホールド回路
５の出力との差分を出力するものである。６は差動回路
４の差分出力をＡ／Ｄ変換する逐次比較型Ａ／Ｄ変換器
で、コンパレータ７と、逐次比較用シフトレジスタ８
と、Ｄ／Ａ変換器９とで構成されている。この逐次比較
型Ａ／Ｄ変換器６では、Ｄ／Ａ変換器９の上位ビットか
ら１ビットずつ逐次比較用シフトレジスタ８でＤ／Ａ変
換器９のデジタル入力を走査しながら、そのＤ／Ａ変換
器９の出力電圧と信号入力電圧とをコンパレータ７で比
較しながら上位ビットより量子化を行い、下位ビットま
で走査終了した時点で完全な量子化符号が得られるよう
になっている。この実施例では、この逐次比較型Ａ／Ｄ
変換器６は８ビットとしており、そのデジタル出力線は
図において８ビットと示している。なお当然のことなが
ら、このビット数は使用システムの用途により変えても
全く問題ない。
明に係る信号処理回路の一実施例を示す回路構成図で、
この実施例は本発明をセンサの固定パターンノイズ抑圧
回路に適用したものである。図において、１はセンサ、
２はバッファ、３はセンサ１の出力をサンプル・ホール
ドするサンプル・ホールド回路、４は差動回路で、サン
プル・ホールド回路３の出力と後述のＤ／Ａ変換器９の
出力をサンプル・ホールドするサンプル・ホールド回路
５の出力との差分を出力するものである。６は差動回路
４の差分出力をＡ／Ｄ変換する逐次比較型Ａ／Ｄ変換器
で、コンパレータ７と、逐次比較用シフトレジスタ８
と、Ｄ／Ａ変換器９とで構成されている。この逐次比較
型Ａ／Ｄ変換器６では、Ｄ／Ａ変換器９の上位ビットか
ら１ビットずつ逐次比較用シフトレジスタ８でＤ／Ａ変
換器９のデジタル入力を走査しながら、そのＤ／Ａ変換
器９の出力電圧と信号入力電圧とをコンパレータ７で比
較しながら上位ビットより量子化を行い、下位ビットま
で走査終了した時点で完全な量子化符号が得られるよう
になっている。この実施例では、この逐次比較型Ａ／Ｄ
変換器６は８ビットとしており、そのデジタル出力線は
図において８ビットと示している。なお当然のことなが
ら、このビット数は使用システムの用途により変えても
全く問題ない。
【００１１】前記Ａ／Ｄ変換器６のデジタル出力はメモ
リ10に入力されるようになっており、このメモリ10はセ
ンサ１の暗時の出力データ、すなわち固定パターンノイ
ズデータを書き込むためのものであり、このメモリ10の
出力データはスイッチＳＷ１を介してＤ／Ａ変換器９に
入力されるようになっている。このスイッチＳＷ１は、
前記Ｄ／Ａ変換器９を逐次比較型Ａ／Ｄ変換器６の一部
として使用する場合と、メモリ10のデータをアナログ信
号に変換する場合との切り換えを行うためのものであ
り、スイッチＳＷ１が端子Ａ／Ｄ側に接続される場合は
前者の動作を行い、スイッチＳＷ１が端子Ｄ／Ａ側に接
続される場合は後者の動作を行う。逐次比較型Ａ／Ｄ変
換器６への入力信号は、前述のとおり、センサ１の信号
をサンプル・ホールドした電圧と、メモリ10のデータを
Ｄ／Ａ変換しサンプル・ホールドした電圧との差動回路
４を介して得られる差分であり、サンプル・ホールド回
路３，５の一構成例と差動回路４の一構成例を、それぞ
れ図２，３に示す。なお図２において、11, 12はバッフ
ァであり、図３において、13はオペアンプである。
リ10に入力されるようになっており、このメモリ10はセ
ンサ１の暗時の出力データ、すなわち固定パターンノイ
ズデータを書き込むためのものであり、このメモリ10の
出力データはスイッチＳＷ１を介してＤ／Ａ変換器９に
入力されるようになっている。このスイッチＳＷ１は、
前記Ｄ／Ａ変換器９を逐次比較型Ａ／Ｄ変換器６の一部
として使用する場合と、メモリ10のデータをアナログ信
号に変換する場合との切り換えを行うためのものであ
り、スイッチＳＷ１が端子Ａ／Ｄ側に接続される場合は
前者の動作を行い、スイッチＳＷ１が端子Ｄ／Ａ側に接
続される場合は後者の動作を行う。逐次比較型Ａ／Ｄ変
換器６への入力信号は、前述のとおり、センサ１の信号
をサンプル・ホールドした電圧と、メモリ10のデータを
Ｄ／Ａ変換しサンプル・ホールドした電圧との差動回路
４を介して得られる差分であり、サンプル・ホールド回
路３，５の一構成例と差動回路４の一構成例を、それぞ
れ図２，３に示す。なお図２において、11, 12はバッフ
ァであり、図３において、13はオペアンプである。
【００１２】次に、このように構成されて固定パターン
ノイズ抑圧回路の動作を、図４に示したタイミングチャ
ートを参照しながら説明する。センサ出力及びサンプル
・ホールド回路３，５並びに差動回路４の各出力信号に
おいて、センサ１の暗時出力を取り込むときを破線で示
し、光が入射されている時の出力を実線で示している。
センサ１の暗時出力は、入射光を遮光又は絞りを小さく
して得る以外に、センサ１での蓄積時間を十分短くする
ことによって得ることができる。
ノイズ抑圧回路の動作を、図４に示したタイミングチャ
ートを参照しながら説明する。センサ出力及びサンプル
・ホールド回路３，５並びに差動回路４の各出力信号に
おいて、センサ１の暗時出力を取り込むときを破線で示
し、光が入射されている時の出力を実線で示している。
センサ１の暗時出力は、入射光を遮光又は絞りを小さく
して得る以外に、センサ１での蓄積時間を十分短くする
ことによって得ることができる。
【００１３】センサ出力は、一定周期Ｔ0 で各画素に対
応する信号電圧が出力される。このセンサ出力で画素の
信号が現れている期間を選んで、スイッチＳＷ１をＤ／
Ａ側に接続しメモリ10のデータを出力する。このメモリ
データは、暗時出力を取り込むときは０にリセットして
おき、光信号をＡ／Ｄ変換する場合は、各画素に対応す
る暗時出力のＡ／Ｄ変換データが出力されるようにして
おく。図４でスイッチＳＷ１のパルスが“Ｈ”レベルの
とき（期間Ｔ1 ）が、メモリデータをＤ／Ａ変換器９よ
り出力する期間に対応する。このＴ1 の期間に信号φSH
を“Ｈ”レベルにしてサンプル・ホールドを行うことに
より、サンプル・ホールド回路３のＳ／Ｈ１出力にはセ
ンサの信号出力が保持され、サンプル・ホールド回路５
のＳ／Ｈ２出力にはメモリデータ出力のアナログ値が保
持される。
応する信号電圧が出力される。このセンサ出力で画素の
信号が現れている期間を選んで、スイッチＳＷ１をＤ／
Ａ側に接続しメモリ10のデータを出力する。このメモリ
データは、暗時出力を取り込むときは０にリセットして
おき、光信号をＡ／Ｄ変換する場合は、各画素に対応す
る暗時出力のＡ／Ｄ変換データが出力されるようにして
おく。図４でスイッチＳＷ１のパルスが“Ｈ”レベルの
とき（期間Ｔ1 ）が、メモリデータをＤ／Ａ変換器９よ
り出力する期間に対応する。このＴ1 の期間に信号φSH
を“Ｈ”レベルにしてサンプル・ホールドを行うことに
より、サンプル・ホールド回路３のＳ／Ｈ１出力にはセ
ンサの信号出力が保持され、サンプル・ホールド回路５
のＳ／Ｈ２出力にはメモリデータ出力のアナログ値が保
持される。
【００１４】暗時の場合は、メモリデータが０、すなわ
ちアナログ信号が０レベルであるため、差動回路４の出
力は、センサ信号に対応する信号が現れ、すなわち暗時
の固定パターンノイズがそのまま出力される。期間Ｔ2
でスイッチＳＷ１をＡ／Ｄ側に接続し、逐次比較型Ａ／
Ｄ変換器６においてＡ／Ｄ変換を行い、この暗時固定パ
ターンノイズデータをメモリ10に記憶する。
ちアナログ信号が０レベルであるため、差動回路４の出
力は、センサ信号に対応する信号が現れ、すなわち暗時
の固定パターンノイズがそのまま出力される。期間Ｔ2
でスイッチＳＷ１をＡ／Ｄ側に接続し、逐次比較型Ａ／
Ｄ変換器６においてＡ／Ｄ変換を行い、この暗時固定パ
ターンノイズデータをメモリ10に記憶する。
【００１５】このように一度暗時固定パターンノイズの
データをメモリ10に取り込んだ状態で、次にセンサ１に
おいて光積分を行い明時信号を出力する。暗時と同様
に、Ｔ1 の期間でセンサ信号とＤ／Ａ変換信号をサンプ
ル・ホールドし、期間Ｔ2 でＡ／Ｄ変換を行う。明時の
場合は、サンプル・ホールド回路５からは、暗時で取り
込んだ固定パターンノイズ信号が出力されるため、差動
回路４の出力には、この固定パターンノイズが除去され
た信号が現れる。この信号はＡ／Ｄ変換器６でデジタル
信号に変換され出力される。
データをメモリ10に取り込んだ状態で、次にセンサ１に
おいて光積分を行い明時信号を出力する。暗時と同様
に、Ｔ1 の期間でセンサ信号とＤ／Ａ変換信号をサンプ
ル・ホールドし、期間Ｔ2 でＡ／Ｄ変換を行う。明時の
場合は、サンプル・ホールド回路５からは、暗時で取り
込んだ固定パターンノイズ信号が出力されるため、差動
回路４の出力には、この固定パターンノイズが除去され
た信号が現れる。この信号はＡ／Ｄ変換器６でデジタル
信号に変換され出力される。
【００１６】以上説明したように、この実施例では１つ
の逐次比較型Ａ／Ｄ変換器６に含まれるＤ／Ａ変換器９
により、固定パターンノイズデータをアナログ信号に変
換するため、図８に示した従来の固定パターンノイズ抑
圧回路と比べて、回路規模は殆ど大きくならない。また
Ｄ／Ａ変換器が多少の非直線特性を有していても、Ａ／
Ｄ変換の特性とＤ／Ａ変換の特性は一致するため、量子
化雑音以外の特性劣化要因は相殺され、再現性のよい固
定パターンノイズのアナログ出力が得られ、精度よく固
定パターンノイズが除去できる。
の逐次比較型Ａ／Ｄ変換器６に含まれるＤ／Ａ変換器９
により、固定パターンノイズデータをアナログ信号に変
換するため、図８に示した従来の固定パターンノイズ抑
圧回路と比べて、回路規模は殆ど大きくならない。また
Ｄ／Ａ変換器が多少の非直線特性を有していても、Ａ／
Ｄ変換の特性とＤ／Ａ変換の特性は一致するため、量子
化雑音以外の特性劣化要因は相殺され、再現性のよい固
定パターンノイズのアナログ出力が得られ、精度よく固
定パターンノイズが除去できる。
【００１７】上記実施例では、逐次比較型Ａ／Ｄ変換器
を用いてサンプル・ホールド回路の追加により、図10に
示した抑圧回路と同様の精度のよい固定パターンノイズ
除去作用を行うものを示したが、次に、このサンプル・
ホールド部及び差動部を更に簡単な構成とした第２実施
例を図５に示す。この実施例では、後段部の構成は第１
実施例と同様であるが、差動部を直並列コンデンサ
Ｃ1，Ｃ2 とで構成し、サンプル・ホールド部をスイッ
チＳＷ２，ＳＷ３，ＳＷ４とで構成し、回路構成がかな
り簡単化されている。なお図において、２-1，２-2はい
ずれもバッファである。
を用いてサンプル・ホールド回路の追加により、図10に
示した抑圧回路と同様の精度のよい固定パターンノイズ
除去作用を行うものを示したが、次に、このサンプル・
ホールド部及び差動部を更に簡単な構成とした第２実施
例を図５に示す。この実施例では、後段部の構成は第１
実施例と同様であるが、差動部を直並列コンデンサ
Ｃ1，Ｃ2 とで構成し、サンプル・ホールド部をスイッ
チＳＷ２，ＳＷ３，ＳＷ４とで構成し、回路構成がかな
り簡単化されている。なお図において、２-1，２-2はい
ずれもバッファである。
【００１８】次にこのように構成した第２実施例の動作
を、図６に示したタイミングチャートを参照しながら説
明する。図６に示すセンサ出力及び直並列コンデンサＣ
1 ，Ｃ2 の入力側のノードＮ１，出力側のノードＮ２の
信号波形において、センサ１の暗時出力を取り込むとき
のレベルを破線で示し、光が入射されているときのレベ
ルを実線で示している。スイッチＳＷ１が“Ｈ”レベル
のときには、Ｄ／Ａモードに切り換えられ、Ｄ／Ａ変換
器９はメモリデータのＤ／Ａ変換出力を発生し、“Ｌ”
レベルのときにはＡ／Ｄモードに切り換えられ、Ｄ／Ａ
変換器９は逐次比較型Ａ／Ｄ変換器６の一部として動作
する。スイッチＳＷ１が“Ｈ”レベルのとき、まずスイ
ッチＳＷ３，ＳＷ４がＯＮして、直列コンデンサＣ2 に
Ｄ／Ａ変換出力を保持する。次にスイッチＳＷ３，ＳＷ
４はＯＦＦし、スイッチＳＷ２がＯＮして、並列コンデ
ンサＣ1にセンサ出力が保持される。コンデンサＣ1 ，
Ｃ2 の容量が等しいとすると、ノードＮ１にはセンサ出
力が現れ、ノードＮ２にはそのセンサ出力から直列コン
デンサＣ2 の電位分、すなわちＤ／Ａ変換出力の電位が
引かれた差分出力が現れる。この差分出力を期間Ｔ3 で
Ａ／Ｄ変換する。
を、図６に示したタイミングチャートを参照しながら説
明する。図６に示すセンサ出力及び直並列コンデンサＣ
1 ，Ｃ2 の入力側のノードＮ１，出力側のノードＮ２の
信号波形において、センサ１の暗時出力を取り込むとき
のレベルを破線で示し、光が入射されているときのレベ
ルを実線で示している。スイッチＳＷ１が“Ｈ”レベル
のときには、Ｄ／Ａモードに切り換えられ、Ｄ／Ａ変換
器９はメモリデータのＤ／Ａ変換出力を発生し、“Ｌ”
レベルのときにはＡ／Ｄモードに切り換えられ、Ｄ／Ａ
変換器９は逐次比較型Ａ／Ｄ変換器６の一部として動作
する。スイッチＳＷ１が“Ｈ”レベルのとき、まずスイ
ッチＳＷ３，ＳＷ４がＯＮして、直列コンデンサＣ2 に
Ｄ／Ａ変換出力を保持する。次にスイッチＳＷ３，ＳＷ
４はＯＦＦし、スイッチＳＷ２がＯＮして、並列コンデ
ンサＣ1にセンサ出力が保持される。コンデンサＣ1 ，
Ｃ2 の容量が等しいとすると、ノードＮ１にはセンサ出
力が現れ、ノードＮ２にはそのセンサ出力から直列コン
デンサＣ2 の電位分、すなわちＤ／Ａ変換出力の電位が
引かれた差分出力が現れる。この差分出力を期間Ｔ3 で
Ａ／Ｄ変換する。
【００１９】暗時出力取り込み時には、Ｄ／Ａ変換器９
からの出力を常に０にすると、Ｔ3 の期間でノードＮ２
にはセンサ出力が直接現れるため、そのセンサ出力を逐
次比較型Ａ／Ｄ変換器６でＡ／Ｄ変換してメモリ10に暗
時出力データとして取り込む。次にセンサ１の光積分出
力取り込み時には、期間Ｔ1 で直列コンデンサＣ2 に、
先にメモリ10に取り込んだ暗時出力データをＤ／Ａ変換
器９を介して保持し、期間Ｔ2 でセンサ出力を並列コン
デンサＣ1 に保持すると、ノードＮ２には暗時の固定パ
ターンノイズ分が除去された信号が現れる。このノード
Ｎ２に現れる信号を期間Ｔ3 でＡ／Ｄ変換し、出力デー
タとして出力する。
からの出力を常に０にすると、Ｔ3 の期間でノードＮ２
にはセンサ出力が直接現れるため、そのセンサ出力を逐
次比較型Ａ／Ｄ変換器６でＡ／Ｄ変換してメモリ10に暗
時出力データとして取り込む。次にセンサ１の光積分出
力取り込み時には、期間Ｔ1 で直列コンデンサＣ2 に、
先にメモリ10に取り込んだ暗時出力データをＤ／Ａ変換
器９を介して保持し、期間Ｔ2 でセンサ出力を並列コン
デンサＣ1 に保持すると、ノードＮ２には暗時の固定パ
ターンノイズ分が除去された信号が現れる。このノード
Ｎ２に現れる信号を期間Ｔ3 でＡ／Ｄ変換し、出力デー
タとして出力する。
【００２０】上記各実施例では、逐次比較型Ａ／Ｄ変換
器を用いた固定パターンノイズ抑圧回路を示したが、こ
の逐次比較型Ａ／Ｄ変換器の代わりに、内部にＤ／Ａ変
換器を有する直並列型Ａ／Ｄ変換器を用いることもでき
る。図７は、この直並列型Ａ／Ｄ変換器20を用いた本発
明の第３実施例を示す回路構成図である。この直並列型
Ａ／Ｄ変換器20は、上位Ａ／Ｄ変換器21, Ｄ／Ａ変換器
22, 下位Ａ／Ｄ変換器23, 差動回路24で構成されてお
り、図４に示した第１実施例のタイミングチャートと同
じタイミングで固定パターンノイズを除去することがで
きる。但し、通常直並列型Ａ／Ｄ変換器20に含まれてい
るＤ／Ａ変換器22は、上位ビット分の精度であり、８ビ
ットのＡ／Ｄ変換器ならば４〜５ビット精度であるた
め、固定パターンノイズもその精度分しか除去できな
い。したがって、より精度よく固定パターンノイズを除
去するには、更にデジタル的に減算する必要があるが、
一度アナログ信号で大まかに減算するため、Ａ／Ｄ変換
器の入力レンジを有効に利用できる。
器を用いた固定パターンノイズ抑圧回路を示したが、こ
の逐次比較型Ａ／Ｄ変換器の代わりに、内部にＤ／Ａ変
換器を有する直並列型Ａ／Ｄ変換器を用いることもでき
る。図７は、この直並列型Ａ／Ｄ変換器20を用いた本発
明の第３実施例を示す回路構成図である。この直並列型
Ａ／Ｄ変換器20は、上位Ａ／Ｄ変換器21, Ｄ／Ａ変換器
22, 下位Ａ／Ｄ変換器23, 差動回路24で構成されてお
り、図４に示した第１実施例のタイミングチャートと同
じタイミングで固定パターンノイズを除去することがで
きる。但し、通常直並列型Ａ／Ｄ変換器20に含まれてい
るＤ／Ａ変換器22は、上位ビット分の精度であり、８ビ
ットのＡ／Ｄ変換器ならば４〜５ビット精度であるた
め、固定パターンノイズもその精度分しか除去できな
い。したがって、より精度よく固定パターンノイズを除
去するには、更にデジタル的に減算する必要があるが、
一度アナログ信号で大まかに減算するため、Ａ／Ｄ変換
器の入力レンジを有効に利用できる。
【００２１】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、回路規模を大きくせずに、アナログ信
号上で信号処理を行えるので、Ａ／Ｄ変換器入力レンジ
を有効に使え、高精度で信号処理を行うことができる。
またＡ／Ｄ変換器とＤ／Ａ変換器の直線性等の特性が一
致するため、量子化雑音も不要に重畳されない等の利点
が得られる。
本発明によれば、回路規模を大きくせずに、アナログ信
号上で信号処理を行えるので、Ａ／Ｄ変換器入力レンジ
を有効に使え、高精度で信号処理を行うことができる。
またＡ／Ｄ変換器とＤ／Ａ変換器の直線性等の特性が一
致するため、量子化雑音も不要に重畳されない等の利点
が得られる。
【図１】本発明に係る信号処理回路の第１実施例を示す
回路構成図である。
回路構成図である。
【図２】図１に示した実施例におけるサンプル・ホール
ド回路の構成例を示す図である。
ド回路の構成例を示す図である。
【図３】図１に示した実施例における差動回路の構成例
を示す図である。
を示す図である。
【図４】図１に示した実施例の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
【図５】第２実施例を示す回路構成図である。
【図６】第２実施例の動作を説明するためのタイミング
チャートである。
チャートである。
【図７】第３実施例を示す回路構成図である。
【図８】従来の固定パターンノイズ抑圧回路の構成例を
示す回路構成図である。
示す回路構成図である。
【図９】図８に示した固定パターンノイズ抑圧回路の動
作を説明するための信号波形図である。
作を説明するための信号波形図である。
【図10】従来の固定パターンノイズ抑圧回路の他の構成
例を示す回路構成図である。
例を示す回路構成図である。
【図11】図10に示した固定パターンノイズ抑圧回路の動
作を説明するための信号波形図である。
作を説明するための信号波形図である。
１ センサ ２ バッファ ３，５ サンプル・ホールド回路 ６ 逐次比較型Ａ／Ｄ変換器 ７ コンパレータ ８ 逐次比較用シフトレジスタ ９ Ｄ／Ａ変換器 10 メモリ 20 直並列型Ａ／Ｄ変換器
Claims (3)
- 【請求項１】 複数入力信号の演算を行う演算増幅器
と、該演算増幅器の出力のアナログ信号をデジタル信号
に変換するための、コンパレータとＤ／Ａ変換器と逐次
比較用シフトレジスタを含む逐次比較型Ａ／Ｄ変換器
と、該Ａ／Ｄ変換器に含まれるＤ／Ａ変換器の出力を保
持するためのサンプル・ホールド回路とを備え、該サン
プル・ホールド回路の出力を前記演算増幅器の一入力と
することを特徴とする信号処理回路。 - 【請求項２】 請求項１記載の信号処理回路において、
演算増幅器の代わりに、入力信号を保持するコンデンサ
とＤ／Ａ変換器出力を保持するコンデンサを備え、それ
らに蓄積された電荷の差分をとることにより差分演算を
行う回路を用いたことを特徴とする信号処理回路。 - 【請求項３】 請求項１記載の信号処理回路において、
前記逐次比較型Ａ／Ｄ変換器の代わりに、上位ビット用
Ａ／Ｄ変換器と下位ビット用Ａ／Ｄ変換器と上位ビット
用Ｄ／Ａ変換器とを含む直並列型Ａ／Ｄ変換器を用い、
該直並列型Ａ／Ｄ変換器の上位ビット用のＤ／Ａ変換器
出力を保持するためのサンプル・ホールド回路の出力
を、演算増幅器の一入力とすることを特徴とする信号処
理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238961A JPH0556356A (ja) | 1991-08-27 | 1991-08-27 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238961A JPH0556356A (ja) | 1991-08-27 | 1991-08-27 | 信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0556356A true JPH0556356A (ja) | 1993-03-05 |
Family
ID=17037874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3238961A Withdrawn JPH0556356A (ja) | 1991-08-27 | 1991-08-27 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0556356A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000106651A (ja) * | 1999-10-01 | 2000-04-11 | Nec Corp | Ｆｐｎ補正デ―タ作成方法及びそれを用いた撮像装置 |
| JP2001111898A (ja) * | 1999-10-14 | 2001-04-20 | Olympus Optical Co Ltd | 撮像装置 |
| WO2009088041A1 (ja) * | 2008-01-09 | 2009-07-16 | National University Corporation Shizuoka University | 巡回型アナログ・ディジタル変換器 |
| JP2009164914A (ja) * | 2008-01-07 | 2009-07-23 | Toshiba Corp | Ａ／ｄ変換装置 |
| JP2017103662A (ja) * | 2015-12-03 | 2017-06-08 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
| US10601428B2 (en) | 2015-12-03 | 2020-03-24 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
-
1991
- 1991-08-27 JP JP3238961A patent/JPH0556356A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000106651A (ja) * | 1999-10-01 | 2000-04-11 | Nec Corp | Ｆｐｎ補正デ―タ作成方法及びそれを用いた撮像装置 |
| JP2001111898A (ja) * | 1999-10-14 | 2001-04-20 | Olympus Optical Co Ltd | 撮像装置 |
| JP2009164914A (ja) * | 2008-01-07 | 2009-07-23 | Toshiba Corp | Ａ／ｄ変換装置 |
| WO2009088041A1 (ja) * | 2008-01-09 | 2009-07-16 | National University Corporation Shizuoka University | 巡回型アナログ・ディジタル変換器 |
| US8149150B2 (en) | 2008-01-09 | 2012-04-03 | National University Corporation Shizuoka University | Cyclic analog/digital converter |
| JP5339454B2 (ja) * | 2008-01-09 | 2013-11-13 | 国立大学法人静岡大学 | 巡回型アナログ・ディジタル変換器 |
| JP2017103662A (ja) * | 2015-12-03 | 2017-06-08 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
| CN107017882A (zh) * | 2015-12-03 | 2017-08-04 | 精工爱普生株式会社 | 电路装置、振荡器、电子设备和移动体 |
| US10594324B2 (en) | 2015-12-03 | 2020-03-17 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
| US10601428B2 (en) | 2015-12-03 | 2020-03-24 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
| CN107017882B (zh) * | 2015-12-03 | 2022-01-04 | 精工爱普生株式会社 | 电路装置、振荡器、电子设备和移动体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4065380B2 (ja) | Ｃｍｏｓイメージセンサ | |
| JP4069203B2 (ja) | イメージセンサ用２段階ａ／ｄ変換器 | |
| EP1151601B1 (en) | Cmos image sensor with pixel level gain control | |
| KR100639642B1 (ko) | 촬상 장치, 촬상 장치의 제어 방법 및 ｃｍｏｓ 이미지 센서 | |
| JP2013211832A (ja) | 撮像装置、撮像システム、撮像装置の駆動方法 | |
| JP2002528970A (ja) | ダイナミック・レンジを適応的に実時間で拡張する方法を使用する光学撮像装置 | |
| US20050104981A1 (en) | CMOS image sensors | |
| US7830425B2 (en) | Areal active pixel image sensor with programmable row-specific gain for hyper-spectral imaging | |
| JPH0951476A (ja) | 固体撮像装置 | |
| US6324244B1 (en) | Computed tomography apparatus | |
| JPH0556356A (ja) | 信号処理回路 | |
| WO2007122665A1 (ja) | 固体撮像素子及び撮像方法 | |
| JP2003259234A (ja) | Ｃｍｏｓイメージセンサ | |
| JPH07327175A (ja) | ビデオ信号ノイズ減少回路 | |
| CN113300700A (zh) | 模拟相关多采样读出装置和方法 | |
| JP4370407B2 (ja) | イメージセンサ | |
| JPH0865580A (ja) | 撮像装置 | |
| US6806901B1 (en) | Controlling the range and resolution of offset correction applied to the output of a charge coupled device | |
| WO2023037723A1 (ja) | イメージセンサ及びイメージセンシング方法 | |
| JP3091084B2 (ja) | 信号処理回路 | |
| JP3212858B2 (ja) | 固体撮像装置 | |
| JPS6135751B2 (ja) | ||
| JP4469989B2 (ja) | Ｎビットａ／ｄ変換器 | |
| EP1248458A2 (en) | System and method for correcting erroneous image signals from defective photosensitive pixels during analog-to-digital conversion | |
| JP3916901B2 (ja) | イメージセンシング方法及びそのためのディジタルｃｍｏｓイメージセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |