CN113300700A - 模拟相关多采样读出装置和方法 - Google Patents

模拟相关多采样读出装置和方法 Download PDF

Info

Publication number
CN113300700A
CN113300700A CN202110587709.6A CN202110587709A CN113300700A CN 113300700 A CN113300700 A CN 113300700A CN 202110587709 A CN202110587709 A CN 202110587709A CN 113300700 A CN113300700 A CN 113300700A
Authority
CN
China
Prior art keywords
sampling
switch
samples
reset
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110587709.6A
Other languages
English (en)
Other versions
CN113300700B (zh
Inventor
徐江涛
卫嘉豪
聂凯明
高志远
高静
王秀宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN202110587709.6A priority Critical patent/CN113300700B/zh
Publication of CN113300700A publication Critical patent/CN113300700A/zh
Application granted granted Critical
Publication of CN113300700B publication Critical patent/CN113300700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明涉及传感器读出电路领域，为实现使用无源开关电容结构进行相关多采样操作，避免传统积分器相关多采样的动态范围问题以及模数转换中相关多采样的速度和功耗问题，使用少量的电路资源和精简的时序，提出适用于低噪声传感器的模拟相关多采样方法。为此，本发明采取的技术方案是，模拟相关多采样读出装置和方法，包括平均器和减法器，平均器用于在电荷转移之前和之后对复位和曝光信号的若干个样本求平均，并将这两个平均值分别存储在电容器CN和CN1上；减法器用于将电容器CN和CN1上的两个平均值相减并获得最终输出值。本发明主要应用于可编程增益的列级放大器读出场合。

Description

模拟相关多采样读出装置和方法
技术领域
本发明涉及传感器读出电路领域，基于无源开关电容(Switched-Capacitor，SC)运用相关多采样(Correlated Multiple Sampling，CMS)对传感器的输出进行读出。具体涉及模拟相关多采样读出方法。
背景技术
低噪声图像传感器广泛应用于监控、安防、夜视和消费类电子产品等应用，在这些应用中，良好的低光性能是基本条件。一旦通过使用高列级电压增益来降低列级的噪声贡献，来自像素的噪声贡献就会成为最主要的噪声源，特别是由像素内源跟随器(SourceFollower，SF)产生的噪声。而在像素级，留给设计者的自由度通常是有限的，例如通过使用像素内薄型氧化物pMOS SF来降低SF的噪声贡献。不同的电路技术兼容不同的像素，可以在列级实现降噪。更高的列级增益对应着更低的带宽，因此降低了总的集成热噪声。高增益也减轻了下一阶段的噪声贡献，但代价是降低了动态范围。典型的可编程增益(PG)列级相关双采样(Correlated Double Sampling，CDS)电路对4T像素进行读出的链路如图1所示，在SF和放大器的输出稳定之后，可以存储CDS的第一个样本Vreset。在光积分时间结束时，将存储输出的第二个采样Vsignal。放大器对这两个样本做差并输出，之后执行列并行ADC转换。由于相关的采样操作，可以消除在像素reset操作之后在SF采样的kT/C噪声。
不同于CDS，CMS技术对信号进行多次采样，不仅可以降低热噪声，还可以降低1/f噪声、随机电报信号(Random Telegraph Signal，RTS)及类RTS噪声。现有的模拟CMS是通过使用模拟积分器电路累计M个连续样本的总和实现的，然而这种解决方案会受到动态范围的限制。此外，数字CMS的实现需要进行多次模数转换，这需要更快的模数转换器，从而导致更高的功耗。本发明利用简单的SC电路对像素的复位信号和曝光信号的输出样本进行平均，并进行CMS，且不需要任何额外的电路、反馈回路或多次模数转换。
发明内容
为克服现有技术的不足，本发明主要针对传感器中的相关多采样读出方法，使用无源开关电容结构进行相关多采样操作，避免传统积分器相关多采样的动态范围问题以及模数转换中相关多采样的速度和功耗问题，使用少量的电路资源和精简的时序，提出适用于低噪声传感器的模拟相关多采样方法。为此，本发明采取的技术方案是，模拟相关多采样读出装置，包括平均器和减法器，平均器用于在电荷转移之前和之后对复位和曝光信号的若干个样本求平均，并将这两个平均值分别存储在电容器CN和CN1上；减法器用于将电容器CN和CN1上的两个平均值相减并获得最终输出值。
平均器由N+2个相同的电容器C1-CN+2和N+2个开关S1-SN+2组成，S1的左侧连接列级放大器的输出，右侧连接C1的上极板，C1的下极板接地；S2的左侧连接C1的上极板，右侧连接C2的上极板，C2的下极板接地；S3的左侧连接C2的上极板，右侧连接C3的上极板，C3的下极板接地；以S2、C2和S3、C3的这种连接规律重复，直到SN-1、CN-1为止，将CN-1的上极板命名为节点A；SN、SN1、SN2的左侧连接节点A，右侧分别连接CN、CN1、CN2的上极板，CN、CN1、CN2的下极板接地，平均器的作用是在电荷转移之前和之后对复位和曝光信号的若干个样本求平均，并将这两个平均值分别存储在电容器CN和CN1上。
减法器由基于SF的缓冲器B1、B2、B3，开关SC、ST和自举电容器CC组成，B1的输入连接CN的上极板，输出连接开关SC的左侧，开关SC的右侧连接CC的上极板；B2的输入连接CN1的上极板，输出连接另一个开关SC的左侧，开关SC的右侧连接CC的下极板；自举电容器CC的下极板连接一个开关ST，开关的另一侧接地，CC的上极板也连接一个开关ST，开关的另一侧连接B3的输入，B3的输出即是整个模块的输出，即减法器将电容器CN和CN1上的两个平均值相减并获得最终输出值。
像素复位操作和列级放大器CLA(Column Amplifier)自动调零操作后，CLA采样像素输出的复位信号；像素TX操作后，CLA采样像素输出的曝光信号；
在复位信号到来时，最初开关S1、S2…SN-1、SN闭合，当SN打开时，复位信号第一个样本V1存储在CN中，再经过时间TCMS之后，SN-1也将打开，将下一个样本V2存储在CN-1中，同样的，在它们之前的开关也将依次打开，将其余样本存储在对应的电容器中，对应关系为：Cn存储样本VN-n+1，然后S2…SN-1、SN将同时闭合一小段时间，将N个样本的平均值存储在CN中；然后，与前述类似，第N+1，N+2…2N-1，2N个复位信号的样本平均值将存储在CN1中；随后SN和SN1将同时闭合一小段时间，将复位信号的2N个样本的平均值存储在CN中；
同理，在曝光信号到来时，经过与复位信号同样的采样操作将曝光信号的2N个样本的平均值存储在CN1中，最后分别闭合SC和ST，实现信号的相减输出。
相关多采样在理想状态下M次采样平均最终输出的信号大小为：
Figure BDA0003088307710000021
其中Vrst(i)和Vsig(i)分别是第i次采样得到的复位信号和曝光信号，在采样过程中的电路所引入的部分固定误差通常都可以用一个误差电压Verror来表示，在计算过程中计入这些非理想因素，则每次对复位电平与信号电平采样得到的值分别为Vrst(i)+Verror和Vsig(i)+Verror。通过相关多采样操作，最终的输出结果仍为：
Figure BDA0003088307710000022
由上式可知，固定误差可以通过相关多采样操作被完全消除，设采样过程中采样到的均方根电压为
Figure BDA0003088307710000023
则电路的输出表示为：
Figure BDA0003088307710000024
模拟相关多采样读出方法，在电荷转移之前和之后对复位和曝光信号的若干个样本求平均，并将这两个平均值分别存储在电容器CN和CN1上；将电容器CN和CN1上的两个平均值相减并获得最终输出值。
本发明的特点及有益效果是：
经过M次采样后，电路的随机噪声被降低了
Figure BDA0003088307710000031
倍，即在本发明中，M＝2N，随机噪声将降低
Figure BDA0003088307710000032
倍。与传统的CMS相比，本发明提出的CMS电路需要的电容器数量少，时序简单，并且不需要任何其他有源电路。
附图说明：
图1典型CDS的读出链示意图。
图2SC CMS的读出链示意图。
图3SC CMS的读出链时序图。
图4最佳实施方式下SC CMS的读出链示意图。
图5最佳实施方式下SC CMS的读出链时序图。
具体实施方式
SC CMS模块连接在可编程增益的列级放大器(Column Amplifier，CLA)之后，如图2所示，它由平均器和减法器组成。
平均器由N+2个相同的电容器C和N+2个开关S组成。S1的左侧连接CLA的输出，右侧连接C1的上极板，C1的下极板接地；S2的左侧连接C1的上极板，右侧连接C2的上极板，C2的下极板接地；S3的左侧连接C2的上极板，右侧连接C3的上极板，C3的下极板接地；以S2、C2和S3、C3的这种连接规律重复，直到SN-1、CN-1为止，将CN-1的上极板命名为节点A；SN、SN1、SN2的左侧连接节点A，右侧分别连接CN、CN1、CN2的上极板，CN、CN1、CN2的下极板接地。平均器用于在电荷转移之前和之后对复位和曝光信号的若干个样本求平均，并将这两个平均值分别存储在电容器CN和CN1上。
减法器由基于SF的缓冲器B1、B2、B3，开关SC、ST和自举电容器CC组成。B1的输入连接CN的上极板，输出连接开关SC的左侧，开关SC的右侧连接CC的上极板；B2的输入连接CN1的上极板，输出连接另一个开关SC的左侧，开关SC的右侧连接CC的下极板；自举电容器CC的下极板连接一个开关ST，开关的另一侧接地，CC的上极板也连接一个开关ST，开关的另一侧连接B3的输入，B3的输出即是整个模块的输出，即减法器将电容器CN和CN1上的两个平均值相减并获得最终输出值。
图3为CIS读出链的时序图，像素RST和CLA自动调零(Auto Zero，AZ)操作后，CLA采样像素输出的复位信号；像素TX操作后，CLA采样像素输出的曝光信号。
在复位信号到来时，最初开关S1、S2…SN-1、SN闭合，当SN打开时，复位信号第一个样本V1存储在CN中，再经过时间TCMS之后，SN-1也将打开，将下一个样本V2存储在CN-1中，同样的，在它们之前的开关也将依次打开，将其余样本存储在对应的电容器中(对应关系为：Cn存储样本VN-n+1)，然后S2…SN-1、SN将同时闭合一小段时间，将N个样本的平均值存储在CN中；然后，与前述类似，第N+1，N+2…2N-1，2N个复位信号的样本平均值将存储在CN1中。随后SN和SN1将同时闭合一小段时间，将复位信号的2N个样本的平均值存储在CN中。
同理，在曝光信号到来时，经过与复位信号同样的采样操作将曝光信号的2N个样本的平均值存储在CN1中(利用CN1和CN2而不是CN和CN1)。最后分别闭合SC和ST，实现信号的相减输出。
相关多采样在理想状态下M次采样平均最终输出的信号大小为：
Figure BDA0003088307710000041
其中Vrst(i)和Vsig(i)分别是第i次采样得到的复位信号和曝光信号。在采样过程中的电路所引入的部分固定误差通常都可以用一个误差电压Verror来表示。在计算过程中计入这些非理想因素，则每次对复位电平与信号电平采样得到的值分别为Vrst(i)+Verror和Vsig(i)+Verror。通过相关多采样操作，最终的输出结果仍为：
Figure BDA0003088307710000042
由上式可知，固定误差可以通过相关多采样操作被完全消除。设采样过程中采样到的均方根电压为
Figure BDA0003088307710000043
则电路的输出可表示为：
Figure BDA0003088307710000044
由以上简单的推导可知，经过M次采样后，电路的随机噪声被降低了
Figure BDA0003088307710000045
倍，即在本发明中，M＝2N，随机噪声将降低
Figure BDA0003088307710000046
倍。与传统的CMS相比，本发明提出的CMS电路需要的电容器数量少，时序简单，并且不需要任何其他有源电路。
本发明的最佳实施方式为：N＝4，即8阶CMS操作。如图4所示，平均器由6个相同的电容器组成，用于在电荷转移之前和之后对复位和曝光信号的8个样本求平均，并将这两个平均值分别存储在电容器C4和C5上。使用基于SF缓冲器和自举电容器C6的减法器模块来将两个平均值相减并获得最终输出值。
图5为最佳实施方式下读出链的时序图。最初，开关S1，S2，S3和S4闭合，当S4打开时，复位信号第一个样本V1存储在C4中，再经过时间TCMS之后，S3也将打开，将下一个样本V2存储在C3中，同样的，S2和S1也将依次打开，将样本V3和V4存储在C2和C1中，然后S2，S3和S4将同时闭合一小段时间，将四个样本的平均值存储在C4上；同样的，第5，6，7，8个复位信号的样本平均值将存储在C5上。随后S4和S5将同时闭合一小段时间，将复位信号的八个样本的平均值存储在C4上。同理，在曝光信号到来时，经过与复位信号同样的采样操作将曝光信号的八个样本的平均值存储在C5上(利用C5和C6而不是C4和C5)。最后分别闭合S7和S8，实现信号的相减并输出。
为了确保电荷转移后输出的稳定性，建议选择1μs的TCMS，6个平均电容器和自举电容器分别选择400fF和1pF。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种模拟相关多采样读出装置，其特征是，包括平均器和减法器，平均器用于在电荷转移之前和之后对复位和曝光信号的若干个样本求平均，并将这两个平均值分别存储在电容器CN和CN1上；减法器用于将电容器CN和CN1上的两个平均值相减并获得最终输出值。
2.如权利要求1所述的模拟相关多采样读出装置，其特征是，平均器由N+2个相同的电容器C1-CN+2和N+2个开关S1-SN+2组成，S1的左侧连接列级放大器的输出，右侧连接C1的上极板，C1的下极板接地；S2的左侧连接C1的上极板，右侧连接C2的上极板，C2的下极板接地；S3的左侧连接C2的上极板，右侧连接C3的上极板，C3的下极板接地；以S2、C2和S3、C3的这种连接规律重复，直到SN-1、CN-1为止，将CN-1的上极板命名为节点A；SN、SN1、SN2的左侧连接节点A，右侧分别连接CN、CN1、CN2的上极板，CN、CN1、CN2的下极板接地，平均器的作用是在电荷转移之前和之后对复位和曝光信号的若干个样本求平均，并将这两个平均值分别存储在电容器CN和CN1上。
3.如权利要求2所述的模拟相关多采样读出装置，其特征是，减法器由基于SF的缓冲器B1、B2、B3，开关SC、ST和自举电容器CC组成，B1的输入连接CN的上极板，输出连接开关SC的左侧，开关SC的右侧连接CC的上极板；B2的输入连接CN1的上极板，输出连接另一个开关SC的左侧，开关SC的右侧连接CC的下极板；自举电容器CC的下极板连接一个开关ST，开关的另一侧接地，CC的上极板也连接一个开关ST，开关的另一侧连接B3的输入，B3的输出即是整个模块的输出，即减法器将电容器CN和CN1上的两个平均值相减并获得最终输出值。
4.如权利要求3所述的模拟相关多采样读出装置，其特征是，像素复位操作和列级放大器CLA(Column Amplifier)自动调零操作后，CLA采样像素输出的复位信号；像素TX操作后，CLA采样像素输出的曝光信号；
在复位信号到来时，最初开关S1、S2…SN-1、SN闭合，当SN打开时，复位信号第一个样本V1存储在CN中，再经过时间TCMS之后，SN-1也将打开，将下一个样本V2存储在CN-1中，同样的，在它们之前的开关也将依次打开，将其余样本存储在对应的电容器中，对应关系为：Cn存储样本VN-n+1，然后S2…SN-1、SN将同时闭合一小段时间，将N个样本的平均值存储在CN中；然后，与前述类似，第N+1，N+2…2N-1，2N个复位信号的样本平均值将存储在CN1中；随后SN和SN1将同时闭合一小段时间，将复位信号的2N个样本的平均值存储在CN中；
同理，在曝光信号到来时，经过与复位信号同样的采样操作将曝光信号的2N个样本的平均值存储在CN1中，最后分别闭合SC和ST，实现信号的相减输出。
5.如权利要求4所述的模拟相关多采样读出装置，其特征是，相关多采样在理想状态下M次采样平均最终输出的信号大小为：
Figure FDA0003088307700000011
其中Vrst(i)和Vsig(i)分别是第i次采样得到的复位信号和曝光信号，在采样过程中的电路所引入的部分固定误差通常都可以用一个误差电压Verror来表示，在计算过程中计入这些非理想因素，则每次对复位电平与信号电平采样得到的值分别为Vrst(i)+Verror和Vsig(i)+Verror。通过相关多采样操作，最终的输出结果仍为：
Figure FDA0003088307700000021
由上式可知，固定误差可以通过相关多采样操作被完全消除，设采样过程中采样到的均方根电压为
Figure FDA0003088307700000022
则电路的输出表示为：
Figure FDA0003088307700000023
6.一种模拟相关多采样读出方法，其特征是，在电荷转移之前和之后对复位和曝光信号的若干个样本求平均，并将这两个平均值分别存储在电容器CN和CN1上；将电容器CN和CN1上的两个平均值相减并获得最终输出值。
CN202110587709.6A 2021-05-27 2021-05-27 模拟相关多采样读出装置和方法 Active CN113300700B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110587709.6A CN113300700B (zh) 2021-05-27 2021-05-27 模拟相关多采样读出装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110587709.6A CN113300700B (zh) 2021-05-27 2021-05-27 模拟相关多采样读出装置和方法

Publications (2)

Publication Number Publication Date
CN113300700A true CN113300700A (zh) 2021-08-24
CN113300700B CN113300700B (zh) 2022-10-11

Family

ID=77325791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110587709.6A Active CN113300700B (zh) 2021-05-27 2021-05-27 模拟相关多采样读出装置和方法

Country Status (1)

Country Link
CN (1) CN113300700B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114639027A (zh) * 2022-05-20 2022-06-17 山东省地质科学研究院 根据土地利用分类数据对城镇低效用地识别的系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3611919A1 (en) * 2017-10-20 2020-02-19 Shenzhen Goodix Technology Co., Ltd. Analog read circuit and image sensing module
CN111556266A (zh) * 2020-04-26 2020-08-18 西安交通大学 一种基于背照式图像传感器的高动态范围读出电路
CN112422852A (zh) * 2020-11-04 2021-02-26 芯创智（北京）微电子有限公司 一种相关多采样量化电路及其工作方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3611919A1 (en) * 2017-10-20 2020-02-19 Shenzhen Goodix Technology Co., Ltd. Analog read circuit and image sensing module
CN111556266A (zh) * 2020-04-26 2020-08-18 西安交通大学 一种基于背照式图像传感器的高动态范围读出电路
CN112422852A (zh) * 2020-11-04 2021-02-26 芯创智（北京）微电子有限公司 一种相关多采样量化电路及其工作方式

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ASSIM BOUKHAYMA.: "Design and Optimization of Low Power and Low Light Sensor", 《2020 IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114639027A (zh) * 2022-05-20 2022-06-17 山东省地质科学研究院 根据土地利用分类数据对城镇低效用地识别的系统及方法
CN114639027B (zh) * 2022-05-20 2023-02-03 山东省地质科学研究院 根据土地利用分类数据对城镇低效用地识别的系统及方法

Also Published As

Publication number Publication date
CN113300700B (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
EP2104234B1 (en) Analog-to-digital conversion in image sensors
US6795117B2 (en) CMOS image sensor with noise cancellation
US8606051B2 (en) Frame-wise calibration of column-parallel ADCs for image sensor array applications
US8358360B2 (en) Solid-state image sensor device having signal noise reduction circuitry
TWI382758B (zh) 相關二重取樣電路及ｃｍｏｓ影像感測單元
Mendis et al. Design of a low-light-level image sensor with on-chip sigma-delta analog-to-digital conversion
US8305474B2 (en) Analog-to-digital conversion in image sensors
US6818933B2 (en) CMOS image sensors
US20020118289A1 (en) CMOS image sensor having a chopper-type comparator to perform analog correlated double sampling
Mendis et al. Low-light-level image sensor with on-chip signal processing
WO2011096207A1 (ja) 固体撮像装置
KR20190020408A (ko) 고 선형성의 투-스텝 싱글-슬롭 비교 장치 및 그에 따른 씨모스 이미지 센서
WO2004088849A1 (ja) ２段階ａ/ｄ変換器及びそれを用いたイメージセンサ
CN111385502B (zh) 一种结合两步式adc的快速相关多次采样方法
US9848154B2 (en) Comparator with correlated double sampling scheme and operating method thereof
KR20190021664A (ko) 고해상도 및 고속의 투-스텝 싱글-슬롭 비교 장치 및 그에 따른 씨모스 이미지 센서
US20190158772A1 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and cmos image sensor including the same
CN113300700B (zh) 模拟相关多采样读出装置和方法
US20110058082A1 (en) CMOS Image Sensor with Noise Cancellation
JP4370407B2 (ja) イメージセンサ
EP3496275B1 (en) Multi-stage conversion analog-to-digital converter
JPS62154981A (ja) 固体撮像素子
CN114629497B (zh) 用于列并行单斜坡模数转换器的比较器失调电压消除电路
CN111182246B (zh) 一种基于cms的cmos图像传感器的读出电路
JP4478798B2 (ja) オフセット低減機能をもつ巡回型ａ／ｄ変換器、およびオフセット電圧を低減する方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant