JPH0555892B2 - - Google Patents
Info
- Publication number
- JPH0555892B2 JPH0555892B2 JP63301674A JP30167488A JPH0555892B2 JP H0555892 B2 JPH0555892 B2 JP H0555892B2 JP 63301674 A JP63301674 A JP 63301674A JP 30167488 A JP30167488 A JP 30167488A JP H0555892 B2 JPH0555892 B2 JP H0555892B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- memory
- measurement
- converter
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005259 measurement Methods 0.000 claims description 40
- 238000013500 data storage Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、Ａ／Ｄ変換器で変換されたデジタル
信号をメモリに格納するデータ記憶装置に関する
ものであり、詳しくは、デジタル信号の格納動作
の改良に関するものである。
信号をメモリに格納するデータ記憶装置に関する
ものであり、詳しくは、デジタル信号の格納動作
の改良に関するものである。
〈従来の技術〉
アナログ入力信号をデジタル的に測定するのに
あたつては、アナログ入力信号をＡ／Ｄ変換器で
デジタル信号に変換し、変換されたデジタル信号
をメモリに格納することが行われている。
あたつては、アナログ入力信号をＡ／Ｄ変換器で
デジタル信号に変換し、変換されたデジタル信号
をメモリに格納することが行われている。
第３図は、このような従来の測定系の一例を示
す構成説明図である。図において、１はＡ／Ｄ変
換器であり、外部クロツクECKをサンプルクロ
ツクSCKとしてアナログ入力信号Ａをサンプリ
ングしてデジタル信号Ｄに変換する例を示してい
る。２はメモリであり、Ａ／Ｄ変換器１から出力
されるデジタル信号Ｄを外部クロツクECKを書
込みクロツクWCKとして格納する。なお、メモ
リ２は書込みアドレスカウンタとメモリ本体とで
構成されている。３はバス、４は演算制御部
（CPU）である。
す構成説明図である。図において、１はＡ／Ｄ変
換器であり、外部クロツクECKをサンプルクロ
ツクSCKとしてアナログ入力信号Ａをサンプリ
ングしてデジタル信号Ｄに変換する例を示してい
る。２はメモリであり、Ａ／Ｄ変換器１から出力
されるデジタル信号Ｄを外部クロツクECKを書
込みクロツクWCKとして格納する。なお、メモ
リ２は書込みアドレスカウンタとメモリ本体とで
構成されている。３はバス、４は演算制御部
（CPU）である。
〈発明が解決しようとする課題〉
ところで、このような構成において、Ａ／Ｄ変
換器１でサンプルクロツクSCKによりサンプリ
ングされたアナログ入力信号Ａがデジタル信号Ｄ
に変換されて出力されるまでには、ｎクロツクの
時間遅れがある。
換器１でサンプルクロツクSCKによりサンプリ
ングされたアナログ入力信号Ａがデジタル信号Ｄ
に変換されて出力されるまでには、ｎクロツクの
時間遅れがある。
従つて、第３図のように外部クロツクECKを
そのまま書込みクロツクWCKとして用いた場合
には、メモリ２の先頭アドレスからｎクロツク分
のエリアには本来の測定データとは無関係のＡ／
Ｄ変換器１の内部残留データが格納されることか
ら測定開始時点の先頭データをメモリ２の先頭ア
ドレスに書込むことができなくなる。
そのまま書込みクロツクWCKとして用いた場合
には、メモリ２の先頭アドレスからｎクロツク分
のエリアには本来の測定データとは無関係のＡ／
Ｄ変換器１の内部残留データが格納されることか
ら測定開始時点の先頭データをメモリ２の先頭ア
ドレスに書込むことができなくなる。
また、測定期間中における外部クロツクECK
の数がメモリ２の格納可能データ数よりも少ない
場合には最後にサンプリングされたデータからｎ
クロツク前以降のデータをメモリ２に格納できな
くなる。
の数がメモリ２の格納可能データ数よりも少ない
場合には最後にサンプリングされたデータからｎ
クロツク前以降のデータをメモリ２に格納できな
くなる。
すなわち、第３図の構成では、測定期間中のす
べてのデータをメモリの先頭アドレスから順次格
納することはできない。
べてのデータをメモリの先頭アドレスから順次格
納することはできない。
本発明は、このような点に着目したものであ
り、その目的は、測定期間中のすべてのデータを
メモリの先頭アドレスから順次格納できるデータ
記憶装置を提供することにある。
り、その目的は、測定期間中のすべてのデータを
メモリの先頭アドレスから順次格納できるデータ
記憶装置を提供することにある。
〈課題を解決するための手段〉
本発明のデータ記憶装置は、
アナログ入力信号をサンプルクロツクに従つて
サンプリングし、測定開始からｎクロツク経過後
にデジタル信号を出力するＡ／Ｄ変換器と、 測定開始から測定終了までの測定期間内にこの
Ａ／Ｄ変換器から出力されるデジタル信号を書込
みクロツクに従つて順次格納するメモリと、 測定開始からｎクロツク経過するまでは外部ク
ロツクをサンプルクロツクとしてＡ／Ｄ変換器に
入力するが外部クロツクを書込みクロツクとして
メモリのアドレスカウンタに入力することを禁止
し、ｎクロツク経過後は外部クロツクをサンプル
クロツクとしてＡ／Ｄ変換器に入力するとともに
書込みクロツクとしてメモリのアドレスカウンタ
に入力し、前記測定期間内にＡ／Ｄ変換器にサン
プルクロツクとして入力される外部クロツク数が
メモリの格納可能データ数よりも少ない場合には
内部クロツクをサンプルクロツクとして付加する
クロツク制御手段、 を設けたことを特徴とする。
サンプリングし、測定開始からｎクロツク経過後
にデジタル信号を出力するＡ／Ｄ変換器と、 測定開始から測定終了までの測定期間内にこの
Ａ／Ｄ変換器から出力されるデジタル信号を書込
みクロツクに従つて順次格納するメモリと、 測定開始からｎクロツク経過するまでは外部ク
ロツクをサンプルクロツクとしてＡ／Ｄ変換器に
入力するが外部クロツクを書込みクロツクとして
メモリのアドレスカウンタに入力することを禁止
し、ｎクロツク経過後は外部クロツクをサンプル
クロツクとしてＡ／Ｄ変換器に入力するとともに
書込みクロツクとしてメモリのアドレスカウンタ
に入力し、前記測定期間内にＡ／Ｄ変換器にサン
プルクロツクとして入力される外部クロツク数が
メモリの格納可能データ数よりも少ない場合には
内部クロツクをサンプルクロツクとして付加する
クロツク制御手段、 を設けたことを特徴とする。
〈作用〉
本発明における測定開始時点の書込みクロツク
は、サンプルクロツクに対してｎクロツク遅延し
た関係でメモリに加えられることから、メモリの
先頭アドレスには測定開始時点での先頭データが
格納されることになる。
は、サンプルクロツクに対してｎクロツク遅延し
た関係でメモリに加えられることから、メモリの
先頭アドレスには測定開始時点での先頭データが
格納されることになる。
また、測定期間中におけるサンプルクロツクの
数がメモリの格納可能データ数よりも少ない場合
には別途ｎ個のクロツクが付加されるので、測定
期間中に最後にサンプリングされたデータまでを
確実にメモリに格納できる。
数がメモリの格納可能データ数よりも少ない場合
には別途ｎ個のクロツクが付加されるので、測定
期間中に最後にサンプリングされたデータまでを
確実にメモリに格納できる。
〈実施例〉
以下、図面を用いて本発明の実施例を詳細に説
明する。
明する。
第１図は本発明の一実施例を示す構成説明図で
あり、第３図と同一部分には同一符号を付けてい
る。図において、５はクロツク制御回路であり、
バス３を介して演算制御部４と接続されている。
このクロツク制御回路５には外部クロツクECK
が入力されるとともにクロツク発生回路６から内
部クロツクICKが入力されていて、Ａ／Ｄ変換器
１にサンプルクロツクSCKが出力されるととも
にメモリ２に書込みクロツクWCKが出力されて
いる。
あり、第３図と同一部分には同一符号を付けてい
る。図において、５はクロツク制御回路であり、
バス３を介して演算制御部４と接続されている。
このクロツク制御回路５には外部クロツクECK
が入力されるとともにクロツク発生回路６から内
部クロツクICKが入力されていて、Ａ／Ｄ変換器
１にサンプルクロツクSCKが出力されるととも
にメモリ２に書込みクロツクWCKが出力されて
いる。
このように構成された装置の動作を第２図のタ
イミングチヤートを用いて説明する。なお、以下
の説明では、Ａ／Ｄ変換器１でサンプリングされ
たアナログ入力信号Ａがデジタル信号Ｄに変換さ
れて出力されるまでに２クロツクの時間遅れがあ
るものとする。
イミングチヤートを用いて説明する。なお、以下
の説明では、Ａ／Ｄ変換器１でサンプリングされ
たアナログ入力信号Ａがデジタル信号Ｄに変換さ
れて出力されるまでに２クロツクの時間遅れがあ
るものとする。
図において、ａは演算制御部４から出力される
測定開始信号STARTであり、メモリ２がこの測
定開始信号STARTの立ち下がりを検出すること
により測定動作を開始する。なお、メモリ２のア
ドレスカウンタには、演算制御部４により測定開
始信号STARTの出力に先行して先頭アドレスが
設定されている。ｂは演算制御部４から出力され
る測定終了信号STOPであり、クロツク制御回路
５はこの測定終了信号STOPの立ち下がりを検出
することによりｄに示すサンプルクロツクSCK
およびｆに示す書込みクロツクWCKの送出を制
御する。ｃはアナログ入力信号Ａであり、ｅは
Ａ／Ｄ変換器１から変換出力されるデジタル信号
Ｄを示している。ｇはメモリ２の書込みアドレス
の変化の状態を示し、ｈはメモリ２に書込まれる
データの状態を示している。
測定開始信号STARTであり、メモリ２がこの測
定開始信号STARTの立ち下がりを検出すること
により測定動作を開始する。なお、メモリ２のア
ドレスカウンタには、演算制御部４により測定開
始信号STARTの出力に先行して先頭アドレスが
設定されている。ｂは演算制御部４から出力され
る測定終了信号STOPであり、クロツク制御回路
５はこの測定終了信号STOPの立ち下がりを検出
することによりｄに示すサンプルクロツクSCK
およびｆに示す書込みクロツクWCKの送出を制
御する。ｃはアナログ入力信号Ａであり、ｅは
Ａ／Ｄ変換器１から変換出力されるデジタル信号
Ｄを示している。ｇはメモリ２の書込みアドレス
の変化の状態を示し、ｈはメモリ２に書込まれる
データの状態を示している。
例えば１回の測定期間中には、格納可能データ
数よりも少ない６個の外部クロツクECK（０〜
５）が加えられるものとする。ここで、メモリ２
の先頭アドレスを（０）とすると、メモリ２の各
アドレス（０〜５）にはデータ（０〜５）をそれ
ぞれ格納しなければならない。
数よりも少ない６個の外部クロツクECK（０〜
５）が加えられるものとする。ここで、メモリ２
の先頭アドレスを（０）とすると、メモリ２の各
アドレス（０〜５）にはデータ（０〜５）をそれ
ぞれ格納しなければならない。
しかし、測定開始から２クロツク分のデジタル
信号ＤはＡ／Ｄ変換器１の内部に残つていたデー
タであり、これらのデータはメモリ２に書込まれ
てはならない。そこで、クロツク制御回路５はサ
ンプルクロツクSCKの３番目２のクロツクから
メモリ２へのデータ書込みが始まるように１，２
番目（０，１）のサンプルクロツクSCKが書込
みクロツクWCKとしてメモリ２に入力されるの
を禁止する。これにより、メモリ２の先頭アドレ
ス（０）には先頭データ（０）が書込まれること
になり、以下サンプルクロツクSCKおよび書込
みクロツクWCKが入力されることによりメモリ
２の後続アドレスに後続データが順次格納される
ことになる。
信号ＤはＡ／Ｄ変換器１の内部に残つていたデー
タであり、これらのデータはメモリ２に書込まれ
てはならない。そこで、クロツク制御回路５はサ
ンプルクロツクSCKの３番目２のクロツクから
メモリ２へのデータ書込みが始まるように１，２
番目（０，１）のサンプルクロツクSCKが書込
みクロツクWCKとしてメモリ２に入力されるの
を禁止する。これにより、メモリ２の先頭アドレ
ス（０）には先頭データ（０）が書込まれること
になり、以下サンプルクロツクSCKおよび書込
みクロツクWCKが入力されることによりメモリ
２の後続アドレスに後続データが順次格納される
ことになる。
ところが、前述のように本実施例では外部クロ
ツクECKは６番目(5)で止まつてしまう。このよ
うに外部クロツクECKが止まつた状態ではＡ／
Ｄ変換器１の内部には５，６番目（４，５）のデ
ジタル信号Ｄが残つていてこれらのデータはメモ
リ２に書込まれないことになる。そこで、クロツ
ク制御回路５は測定終了信号STOPがメモリ２に
格納されているデータがメモリ２の格納可能デー
タに満たない状態で出力されたことを検出するこ
とにより、クロツク発生回路６から出力される内
部クロツクICKをサンプルクロツクSCKとして
Ａ／Ｄ変換器１に入力するとともに書込みクロツ
クWCKとしてメモリ２に入力するように切り換
え制御する。このように内部クロツクICKに切り
換えることにより、Ａ／Ｄ変換器１の内部に残つ
ていた５，６番目（４，５）のデジタル信号Ｄは
Ａ／Ｄ変換器１から送り出されるが、内部クロツ
クICKが継続する間は７番目(6)以降のデータも送
り出される。本実施例の場合、６番目(5)のデジタ
ル信号Ｄまでをメモリ２に格納すればよいので、
クロツク制御回路５はクロツク発生回路６から出
力される内部クロツクICKを書込みクロツク
WCKとして２個メモリ２に入力した時点でメモ
リ２への書込みクロツクWCKの送出を終了する。
書込みクロツクWCKの送出が終了することによ
つて書込みアドレスカウンタも止まるので、最終
データ(5)が格納されたアドレスを知ることができ
る。本実施例では、書込みアドレスカウンタのカ
ウント値は、最終データを格納したアドレスから
さらに１カウントアツプした状態で止まつている
ので、止まつているアドレスから１を引くことに
より最終データが格納されているアドレスを求め
ることができる。
ツクECKは６番目(5)で止まつてしまう。このよ
うに外部クロツクECKが止まつた状態ではＡ／
Ｄ変換器１の内部には５，６番目（４，５）のデ
ジタル信号Ｄが残つていてこれらのデータはメモ
リ２に書込まれないことになる。そこで、クロツ
ク制御回路５は測定終了信号STOPがメモリ２に
格納されているデータがメモリ２の格納可能デー
タに満たない状態で出力されたことを検出するこ
とにより、クロツク発生回路６から出力される内
部クロツクICKをサンプルクロツクSCKとして
Ａ／Ｄ変換器１に入力するとともに書込みクロツ
クWCKとしてメモリ２に入力するように切り換
え制御する。このように内部クロツクICKに切り
換えることにより、Ａ／Ｄ変換器１の内部に残つ
ていた５，６番目（４，５）のデジタル信号Ｄは
Ａ／Ｄ変換器１から送り出されるが、内部クロツ
クICKが継続する間は７番目(6)以降のデータも送
り出される。本実施例の場合、６番目(5)のデジタ
ル信号Ｄまでをメモリ２に格納すればよいので、
クロツク制御回路５はクロツク発生回路６から出
力される内部クロツクICKを書込みクロツク
WCKとして２個メモリ２に入力した時点でメモ
リ２への書込みクロツクWCKの送出を終了する。
書込みクロツクWCKの送出が終了することによ
つて書込みアドレスカウンタも止まるので、最終
データ(5)が格納されたアドレスを知ることができ
る。本実施例では、書込みアドレスカウンタのカ
ウント値は、最終データを格納したアドレスから
さらに１カウントアツプした状態で止まつている
ので、止まつているアドレスから１を引くことに
より最終データが格納されているアドレスを求め
ることができる。
このようにクロツクを制御することにより、メ
モリ２には測定開始の最初の測定データから測定
終了の最終の測定データまでをすべて格納するこ
とができる。このようなデータ記憶装置は、例え
ばバースト信号を外部クロツクでサンプリング測
定する場合などに有効である。
モリ２には測定開始の最初の測定データから測定
終了の最終の測定データまでをすべて格納するこ
とができる。このようなデータ記憶装置は、例え
ばバースト信号を外部クロツクでサンプリング測
定する場合などに有効である。
なお、上記実施例では、外部クロツクECKの
数がメモリ２の格納可能データよりも少ない不連
続なクロツクとして設定されている例を説明した
が、連続的にクロツクが入力されている状態でメ
モリ２に格納されているデータの数がメモリ２の
格納可能データよりも少ない任意の時点で演算制
御部４から測定終了信号STOPが加えられた場合
にも、測定開始から測定終了直前までのすべての
測定データをメモリ２に先頭アドレスから順次格
納することができる。
数がメモリ２の格納可能データよりも少ない不連
続なクロツクとして設定されている例を説明した
が、連続的にクロツクが入力されている状態でメ
モリ２に格納されているデータの数がメモリ２の
格納可能データよりも少ない任意の時点で演算制
御部４から測定終了信号STOPが加えられた場合
にも、測定開始から測定終了直前までのすべての
測定データをメモリ２に先頭アドレスから順次格
納することができる。
〈発明の効果〉
以上説明したように、本発明によれば、測定期
間中のすべてのデータをメモリの先頭アドレスか
ら順次格納できるデータ記憶装置が実現でき、実
用上の効果は大きい。
間中のすべてのデータをメモリの先頭アドレスか
ら順次格納できるデータ記憶装置が実現でき、実
用上の効果は大きい。
第１図は本発明の一実施例を示す構成説明図、
第２図は第１図の動作を説明するタイミングチヤ
ート、第３図は従来の装置の一例を示す構成説明
図である。 １……Ａ／Ｄ変換器、２……メモリ、４……演
算制御部（CPU）、５……クロツク制御回路、６
……クロツク発生回路。
第２図は第１図の動作を説明するタイミングチヤ
ート、第３図は従来の装置の一例を示す構成説明
図である。 １……Ａ／Ｄ変換器、２……メモリ、４……演
算制御部（CPU）、５……クロツク制御回路、６
……クロツク発生回路。
Claims (1)
- 【特許請求の範囲】 １ アナログ入力信号をサンプルクロツクに従つ
てサンプリングし、測定開始からｎクロツク経過
後にデジタル信号を出力するＡ／Ｄ変換器と、 測定開始から測定終了までの測定期間内にこの
Ａ／Ｄ変換器から出力されるデジタル信号を書込
みクロツクに従つて順次格納するメモリと、 測定開始からｎクロツク経過するまでは外部ク
ロツクをサンプルクロツクとしてＡ／Ｄ変換器に
入力するが外部クロツクを書込みクロツクとして
メモリのアドレスカウンタに入力することを禁止
し、ｎクロツク経過後は外部クロツクをサンプル
クロツクとしてＡ／Ｄ変換器に入力するとともに
書込みクロツクとしてメモリのアドレスカウンタ
に入力し、前記測定期間内にＡ／Ｄ変換器にサン
プルクロツクとして入力される外部クロツク数が
メモリの格納可能データ数よりも少ない場合には
内部クロツクをサンプルクロツクとして付加する
クロツク制御手段、 を設けたことを特徴とするデータ記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30167488A JPH02146615A (ja) | 1988-11-29 | 1988-11-29 | データ記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30167488A JPH02146615A (ja) | 1988-11-29 | 1988-11-29 | データ記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02146615A JPH02146615A (ja) | 1990-06-05 |
| JPH0555892B2 true JPH0555892B2 (ja) | 1993-08-18 |
Family
ID=17899765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30167488A Granted JPH02146615A (ja) | 1988-11-29 | 1988-11-29 | データ記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02146615A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5928734B2 (ja) * | 1979-04-20 | 1984-07-16 | 日野自動車株式会社 | 内燃機関のための吸気系統 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5928734U (ja) * | 1982-08-18 | 1984-02-22 | 三菱電機株式会社 | 信号入力装置 |
-
1988
- 1988-11-29 JP JP30167488A patent/JPH02146615A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5928734B2 (ja) * | 1979-04-20 | 1984-07-16 | 日野自動車株式会社 | 内燃機関のための吸気系統 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02146615A (ja) | 1990-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0555892B2 (ja) | ||
| US7609192B1 (en) | Control of analog to digital conversion for analog I/O boards | |
| JPH052030A (ja) | デイジタルストレ−ジオシロスコ−プ | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| US6087825A (en) | Waveform sampling apparatus | |
| JP2786033B2 (ja) | 時間測定装置 | |
| JPH08273396A (ja) | 半導体メモリ装置の自動テスト回路 | |
| KR100636732B1 (ko) | 디지털 보호 계전기용 고속 샘플링 회로 | |
| SU1179336A1 (ru) | Устройство управлени | |
| JPH0241694Y2 (ja) | ||
| RU1827713C (ru) | Устройство задержки | |
| JPS6124087A (ja) | アナログメモリ回路 | |
| JPS62255883A (ja) | ロジツクアナライザ | |
| JPS60101634A (ja) | 平均化処理装置 | |
| JPH02178886A (ja) | データ記録装置 | |
| JPH0430481U (ja) | ||
| JP2000347897A (ja) | プロセッサ及びエミュレータ及び検査方法 | |
| JPH01269067A (ja) | エンベロープ測定器 | |
| JPH03214944A (ja) | サイクリック伝送型自己診断装置 | |
| JPH0683758A (ja) | 通信用ｄｍａコントローラ | |
| JPH0561587B2 (ja) | ||
| JPH0822340A (ja) | 外部入力可能な波形発生器 | |
| JPH01148868U (ja) | ||
| JPH01317015A (ja) | 測距信号遅延装置 | |
| JPH08162953A (ja) | アナログ／ディジタル変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |