JPH0555796U - Dcモータの起動電流のリミッタ回路 - Google Patents

Dcモータの起動電流のリミッタ回路

Info

Publication number
JPH0555796U
JPH0555796U JP10990491U JP10990491U JPH0555796U JP H0555796 U JPH0555796 U JP H0555796U JP 10990491 U JP10990491 U JP 10990491U JP 10990491 U JP10990491 U JP 10990491U JP H0555796 U JPH0555796 U JP H0555796U
Authority
JP
Japan
Prior art keywords
motor
voltage
current
circuit
limiter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10990491U
Other languages
English (en)
Other versions
JP2566958Y2 (ja
Inventor
正樹 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Sankyo Corp
Original Assignee
Nidec Sankyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Sankyo Corp filed Critical Nidec Sankyo Corp
Priority to JP1991109904U priority Critical patent/JP2566958Y2/ja
Publication of JPH0555796U publication Critical patent/JPH0555796U/ja
Application granted granted Critical
Publication of JP2566958Y2 publication Critical patent/JP2566958Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Motor And Converter Starters (AREA)

Abstract

(57)【要約】 【目的】 DCモータ起動時において電源電圧の変動を
受けることがなく、また制限電流をオーバーすることの
ない非常にシンプルな回路構成とする。 【構成】 通電素子1の入力端子と電源Vccの+側との
間に並列に定電圧素子3を接続し、制限すべきドレイン
電流を流すためのソース・ゲート間電圧を定電圧素子3
によって決定される電圧とする(定電圧化)。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案はDCモータの制御回路の改良に関する。更に詳述すると、DCモータ 起動時の起動電流を効率良く制御するDCモータの起動電流のリミッタ回路に関 する。
【0002】
【従来の技術】
DCモータは通常に電源に繋ぐと流れるだけ電流が流れてしまう。そこで、D Cモータを駆動源とする機器には回路やその他の制約条件から電流を制御しなけ ればならない場合、例えば起動時に瞬間的に流れる大電流を抑制するためリミッ タ回路が装備されている。例えば、図5に示すような回路が従来ある。このリミ ッタ回路においては、通電素子として電解効果トランジスタ(以下FETと略称 する)101が使用され、そのソース側がDC電源のVcc側に接続されるととも に、ドレイン側がモータMと接続されている。そして、また、FET101のゲ ートには一端が電源Vccに接続された抵抗R2 と、一端が制御素子であるオペア ンプ102の出力に接続された抵抗R1 との接続点が接続されている。即ち、F ET101のゲートには電源Vccとオペアンプ102の出力の差を抵抗R1 及び R2 にて分圧して入力するように構成されており、オペアンプ102の出力電圧 を制御することによってDCモータMを制御するように設けられている。
【0003】 また、他のDCモータのリミッタ回路としては図6に示すフィードバック式の 制御回路がある。このリミッタ回路は、DCモータMに流れる電流を抵抗R3 に よって検出し、これでオペアンプ102の非反転入力端子にフィードバックをか けてオペアンプ102の出力電圧を制御することにより抵抗R2 とオペアンプ1 02の出力電圧によってFET101のゲート電圧を制御し、FET101を介 してDCモータMを制御する。
【0004】
【考案が解決しようとする課題】 しかしながら、図5に示す従来のリミッタ回路では、電源Vccと制御素子10 2の出力電圧の差を2本の抵抗R1 ,R2 にて分圧し、この分圧電圧によってD CモータMの制御を行なう構成であるため、電源Vccの変動によって通電素子1 01の制御電圧が一定ではなくなる。即ち、DCモータMの制御電流が変化し、 安定したDCモータMの制御が不可能となる。また、図6の従来のリミッタ回路 ではDCモータMの状態を抵抗R3 で検知して制御素子102にフィードバック をかける構成であるため、多少の電源Vccの変動には左右されない。しかしなが ら、フィードバック動作に若干の時間を要するため、DCモータMの起動時、瞬 間的にDCモータMの制限電流をオーバーする等の欠点があった。
【0005】 本考案は非常に簡単な回路構成でDCモータ起動においても電源電圧の変動を 受けることのない、また制限電流をオーバーすることのないDCモータの起動電 流のリミッタ回路を提供することを目的とする。
【0006】
【課題を解決するための手段】
かかる目的を達成するため、本考案のDCモータの起動電流のリミッタ回路は 、DCモータの通電制御を行なう通電素子と、前記通電素子を介して前記モータ の制御を行なう制御素子とを有し、前記通電素子の入力端子と電源の+側に並列 に定電圧素子を接続するようにしている。
【0007】
【作用】
したがって、定電圧素子が通電素子の制御電圧を一定にし電源変動に左右され ることがなくなるとともに、フィードバックが設けられていないため、通電素子 を高速にて制御することができる。
【0008】
【実施例】
以下、本考案の構成を図面を図面に示す実施例に基づいて詳細に説明する。従 来技術と同一部材については、同一符号を付し詳細な説明は省略する。
【0009】 図1に本考案にかかるDCモータの起動電流のリミッタ回路の一実施例を示す 。このリミッタ回路は、制御素子2とこの制御素子2の出力と通電素子1の入力 端子を直列に接続する抵抗R1 と、通電素子1の電源Vccと通電素子1の入力端 子に並列に接続された抵抗R2 及び定電圧素子3を有している。本実施例の場合 、制御素子2としては例えばオペアンプが使用され、通電素子1としては例えば FETが使用されている。したがって通電素子1の入力端子がゲートであり、電 源Vccが接続される端子がソース、DCモータMと接続される端子がドレインと なっている。また、本実施例の場合、定電圧素子3としては例えば安価なツェナ ーダイオードが使用されているが、これに特に限定されるものではなく、半導体 型の定電圧素子等も使用できることは言うまでもない。このツェナーダイオード 3の定格電圧は、制御すべきFET1のドレイン電流時のソース・ゲート間電圧 と等しい電圧とする。この電圧は図2のドレイン電流−ソース・ゲート間電圧の グラフより決定すれば良い。抵抗R1 及びR2 には制約があり、オペアンプ1の 出力が“L”となった時の抵抗R2 の両端がツェナー電圧以上でなければならな い。即ち、ツェナーダイオード3の定電圧特性をDCモータMの起動時にも満足 する分圧電圧が必要となる。
【0010】 次に、上記実施例をPWM制御回路に適用した場合について説明する。PWM 制御においてはDCモータMの回転をパルス信号及びパルス幅によって所定数に 制御するしたがって、図3に示すように、周波数発電器等の回転検出器9がDC モータMに設けられており、DCモータMの回転データを速度検出回路8、位相 検出回路7にフィードバックする。速度検出回路8は予め所定のDCモータMの 回転データが入力されており、回転検出器9からフィードバックされた回転デー タと比較して速度誤差信号を作成する機能を有している。位相検出回路7はフィ ードバックされた回転データの位相を検出する機能を有しており、予め入力され ている位相データとフィードバックされた回転データの位相データを比較して所 定の位相誤差データを送出する。速度検出回路8からの速度誤差信号及び位相検 出回路7からの位相誤差信号は補償回路6に入力される。この補償回路6は速度 誤差信号及び位相誤差信号を基に位相、ゲインをこの制限系に最適化した補償信 号を形成する機能を有するとともに、この補償信号が次段のアンプ4に送出され る構成となっている。アンプ4は所定の増幅率をもって、補償信号を増幅すると ともに、コンパレータ10の反転入力端子へと送出する。三角波発生回路5は図 4に示すように、所定の周波数の三角波を発生する機能を有するとともに、コン パレータ10の非反転入力端子へと送出される。コンパレータ10では、三角波 発生回路5からの三角波とアンプ4の出力とに基づいて、FET制御用のパルス 信号が形成される。ここで、アンプ4の出力はDCモータMの回転データをフィ ードバックして形成された補償信号であり、コンパレータ10によって形成され たパルス信号はDCモータMを所定の回転数に回転するための補正がかけられた パルス信号となっている。なお、本実施例において制御素子2はコンパレータ1 0と周波数発電器9と速度検出回路8と位相検出回路7と補償回路6と三角波発 生回路5及びアンプ4とから構成されている。PWM制御系において、DCモー タMに流す電流をON,OFFする作用は、応答スピードも早く増幅率も高いこ とから、電流制限をすることが難しいが、本実施例のように、起動時にDCモー タMの駆動電流となるFET1のドレイン電流を定電圧素子3にて安定させる方 式とした時には、電源の電圧変動を受けることなく安定してDCモータMに供給 できるため、PWM制御方式に適用した場合でも、PWMの長所を十分発揮させ ることができる。
【0011】
【考案の効果】
以上の説明より明らかなように、本考案のDCモータ起動電流のリミッタ回路 は、制限すべきドレイン電流を流すためのソース・ゲート間電圧を定電圧素子に よって定電圧化できるので、電源電圧が変動した場合でもDCモータの制御電流 が非常に安定する。即ち、DCモータの非常に安定した制御ができる。
【0012】 また、本考案のリミッタ回路は、フィードバック回路を使用していないため、 制御遅れがなく、しかもモータにスパイク状の大電流も流れないことからモータ を保護することができる。
【0013】 更には、本考案のリミッタ回路は、回路自体が非常にシンプルなものであり、 非常に安価に製作することができる。モータの速度制御特性の変更を行なう場合 でも電流のリミッタ値については分電圧を単に考慮すれば良く定数設定が容易で ある。
【図面の簡単な説明】
【図1】本考案のDCモータの起動電流のリミッタ回路
の一実施例を示す回路図である。
【図2】FETにおけるドレイン電流とソース・ゲート
間電圧との関係を示すグラフである。
【図3】図1の実施例をPWM制御方式に適用した場合
の説明図である。
【図4】図3のPWM制御方式における制御信号を示す
説明図である。
【図5】従来のリミッタ回路の一例を示す回路図であ
る。
【図6】従来のリミッタ回路の他の例を示す回路図であ
る。
【符号の説明】
1 通電素子 2 制御素子 R1 抵抗 R2 抵抗 3 定電圧素子

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 DCモータの通電制御を行なう通電素子
    と、前記通電素子を介して前記モータの制御を行なう制
    御素子とを有し、前記通電素子の入力端子と電源の+側
    に並列に定電圧素子を接続したことを特徴とするDCモ
    ータの起動電流リミッタ回路。
JP1991109904U 1991-12-16 1991-12-16 Dcモータの起動電流のリミッタ回路 Expired - Fee Related JP2566958Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991109904U JP2566958Y2 (ja) 1991-12-16 1991-12-16 Dcモータの起動電流のリミッタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991109904U JP2566958Y2 (ja) 1991-12-16 1991-12-16 Dcモータの起動電流のリミッタ回路

Publications (2)

Publication Number Publication Date
JPH0555796U true JPH0555796U (ja) 1993-07-23
JP2566958Y2 JP2566958Y2 (ja) 1998-03-30

Family

ID=14522108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991109904U Expired - Fee Related JP2566958Y2 (ja) 1991-12-16 1991-12-16 Dcモータの起動電流のリミッタ回路

Country Status (1)

Country Link
JP (1) JP2566958Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222655A (ja) * 1988-03-02 1989-09-05 Hitachi Ltd チヨツパの異常電圧検出回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222655A (ja) * 1988-03-02 1989-09-05 Hitachi Ltd チヨツパの異常電圧検出回路

Also Published As

Publication number Publication date
JP2566958Y2 (ja) 1998-03-30

Similar Documents

Publication Publication Date Title
EP0580923B1 (en) Device comprising an error amplifier, a control portion and a circuit for detecting voltage variations in relation to a set value
US4500830A (en) Current control circuit for a plurality of loads
JP2002196830A (ja) 定電圧レギュレータ及びその使用方法
JPH0555796U (ja) Dcモータの起動電流のリミッタ回路
KR920004733B1 (ko) 모터구동용 전원장치
JP2001337729A (ja) シリーズレギュレータ
JP2000074977A (ja) 電流検出装置
US5014020A (en) Amplifier for outputting motor controlling signal in motor controlling circuit
JP4628051B2 (ja) モータ駆動装置
JPH04295222A (ja) 安定化電源回路
JP2721100B2 (ja) 電流制限装置
JPH0530780A (ja) モータ制御回路およびモータ制御装置
JP3065098B2 (ja) ブラシレス直流モータ駆動回路
JPH0934565A (ja) 安定化電源回路
KR100294054B1 (ko) 마이크로 스텝 모터 구동회로
JP2577446Y2 (ja) 直流ファンモータの速度制御装置
JP2726212B2 (ja) モータ制御回路およびこれを用いたモータシステム
JPH0427725B2 (ja)
KR100339527B1 (ko) 드럼모터구동시스템의전류제한장치
JPH0670538A (ja) 電圧/電流変換回路
KR900009636Y1 (ko) 정밀 제어모터의 과도 현상 방지 회로
JPH0644173Y2 (ja) 電力増幅回路
JPS62178194A (ja) 直流モ−タ用駆動装置
JP2935367B2 (ja) モータのトルクリミット制御回路
JPS59123485A (ja) 電流フイ−ドバツク系のオ−バ−シユ−ト防止回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees