JP2566958Y2

JP2566958Y2 - Ｄｃモータの起動電流のリミッタ回路

Info

Publication number: JP2566958Y2
Application number: JP1991109904U
Authority: JP
Inventors: 正樹後藤
Original assignee: Nidec Sankyo Corp
Current assignee: Nidec Sankyo Corp
Priority date: 1991-12-16
Filing date: 1991-12-16
Publication date: 1998-03-30
Anticipated expiration: 2006-12-16
Also published as: JPH0555796U

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案はＤＣモータの制御回路の
改良に関する。更に詳述すると、ＤＣモータ起動時の起
動電流を効率良く制御するＤＣモータの起動電流のリミ
ッタ回路に関する。

【０００２】

【従来の技術】ＤＣモータは通常に電源に繋ぐと流れる
だけ電流が流れてしまう。そこで、ＤＣモータを駆動源
とする機器には回路やその他の制約条件から電流を制御
しなければならない場合、例えば起動時に瞬間的に流れ
る大電流を抑制するためリミッタ回路が装備されてい
る。例えば、図５に示すような回路が従来ある。このリ
ミッタ回路においては、通電素子として電解効果トラン
ジスタ（以下ＦＥＴと略称する）１０１が使用され、そ
のソース側がＤＣ電源のＶcc側に接続されるとともに、
ドレイン側がモータＭと接続されている。そして、ま
た、ＦＥＴ１０１のゲートには一端が電源Ｖccに接続さ
れた抵抗Ｒ₂と、一端が制御素子であるオペアンプ１０
２の出力に接続された抵抗Ｒ₁との接続点が接続されて
いる。即ち、ＦＥＴ１０１のゲートには電源Ｖccとオペ
アンプ１０２の出力の差を抵抗Ｒ₁及びＲ₂にて分圧し
て入力するように構成されており、オペアンプ１０２の
出力電圧を制御することによってＤＣモータＭを制御す
るように設けられている。

【０００３】また、他のＤＣモータのリミッタ回路とし
ては図６に示すフィードバック式の制御回路がある。こ
のリミッタ回路は、ＤＣモータＭに流れる電流を抵抗Ｒ
₃によって検出し、これでオペアンプ１０２の非反転入
力端子にフィードバックをかけてオペアンプ１０２の出
力電圧を制御することにより抵抗Ｒ₂とオペアンプ１０
２の出力電圧によってＦＥＴ１０１のゲート電圧を制御
し、ＦＥＴ１０１を介してＤＣモータＭを制御する。

【０００４】

【考案が解決しようとする課題】しかしながら、図５に
示す従来のリミッタ回路では、電源Ｖccと制御素子１０
２の出力電圧の差を２本の抵抗Ｒ₁，Ｒ₂にて分圧し、
この分圧電圧によってＤＣモータＭの制御を行なう構成
であるため、電源Ｖccの変動によって通電素子１０１の
制御電圧が一定ではなくなる。即ち、ＤＣモータＭの制
御電流が変化し、安定したＤＣモータＭの制御が不可能
となる。また、図６の従来のリミッタ回路ではＤＣモー
タＭの状態を抵抗Ｒ₃で検知して制御素子１０２にフィ
ードバックをかける構成であるため、多少の電源Ｖccの
変動には左右されない。しかしながら、フィードバック
動作に若干の時間を要するため、ＤＣモータＭの起動
時、瞬間的にＤＣモータＭの制限電流をオーバーする等
の欠点があった。

【０００５】本考案は非常に簡単な回路構成でＤＣモー
タ起動においても電源電圧の変動を受けることのない、
また制限電流をオーバーすることのないＤＣモータの起
動電流のリミッタ回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】かかる目的を達成するた
め、本考案のＤＣモータの起動電流のリミッタ回路は、
ＤＣモータの前段に設けられこのＤＣモータの通電制御
を行なう通電素子と、通電素子を介してＤＣモータの制
御を行なう制御素子と、制御素子の出力端子と通電素子
の入力端子間に接続された第１の抵抗と、通電素子の入
力端子と電源の＋側との間に接続された第２の抵抗と、
通電素子の入力端子と電源の＋側との間に第２の抵抗と
並列に接続された定電圧素子とを備えるようにしてい
る。

【０００７】

【作用】したがって、通電素子の入力端子（ゲート）と
電源の＋側端子（ソース）間の電圧（ソース・ゲート間
電圧）を定電圧素子によって定電圧化できるので、電源
電圧が変動した場合でもＤＣモータの制御電流（ドレイ
ン電流）が安定する。すなわち、ＤＣモータに流れる最
大電流を制限することができる。また、定電圧素子の定
格電圧を変更することにより制御電流値を変更すること
ができる。特に定電圧素子の定格電圧を制御素子の出力
信号がＬになった時の第２の抵抗の両端電圧よりも小さ
い値に設定することができるので、定電圧素子の定電圧
特性をＤＣモータの起動時にも満たすことができる。さ
らに、ＤＣモータに流れる電流を検出してその検出電流
を制御素子にフィードバックするフィードバック回路を
使用していないため、制御遅れを招くことがなく、通電
素子を高速にて制御することができる。また、通電素子
の入力端子には、電源の＋側と制御素子の出力端子との
電圧差を第１の抵抗及び第２の抵抗により分圧して入力
している。このため、モータの速度制御特性の変更を行
なう場合に電流のリミッタ値については、第１の抵抗と
第２の抵抗による分電圧を単に考慮すれば良く定数設定
を容易に行うことができる。

【０００８】

【実施例】以下、本考案の構成を図面を図面に示す実施
例に基づいて詳細に説明する。従来技術と同一部材につ
いては、同一符号を付し詳細な説明は省略する。

【０００９】図１に本考案にかかるＤＣモータの起動電
流のリミッタ回路の一実施例を示す。このリミッタ回路
は、制御素子２とこの制御素子２の出力と通電素子１の
入力端子を直列に接続する第１の抵抗Ｒ₁と、通電素子
１の電源Ｖccと通電素子１の入力端子に並列に接続され
た第２の抵抗Ｒ₂及び定電圧素子３を有している。本実
施例の場合、制御素子２としては例えばオペアンプが使
用され、通電素子１としては例えばＦＥＴが使用されて
いる。したがって通電素子１の入力端子がゲートであ
り、電源Ｖccが接続される端子がソース、ＤＣモータＭ
と接続される端子がドレインとなっている。また、本実
施例の場合、定電圧素子３としては例えば安価なツェナ
ーダイオードが使用されているが、これに特に限定され
るものではなく、半導体型の定電圧素子等も使用できる
ことは言うまでもない。このツェナーダイオード３の定
格電圧は、制御すべきＦＥＴ１のドレイン電流時のソー
ス・ゲート間電圧と等しい電圧とする。この電圧は図２
のドレイン電流−ソース・ゲート間電圧のグラフより決
定すれば良い。第１の抵抗Ｒ₁及び第２の抵抗Ｒ₂には
制約があり、オペアンプ１の出力が“Ｌ”となった時の
第２の抵抗Ｒ₂の両端がツェナー電圧以上でなければな
らない。即ち、ツェナーダイオード３の定電圧特性をＤ
ＣモータＭの起動時にも満足する分圧電圧が必要とな
る。

【００１０】次に、上記実施例をＰＷＭ制御回路に適用
した場合について説明する。ＰＷＭ制御においてはＤＣ
モータＭの回転をパルス信号及びパルス幅によって所定
数に制御する。したがって、図３に示すように、周波数
発電器等の回転検出器９がＤＣモータＭに設けられてお
り、ＤＣモータＭの回転データを速度検出回路８、位相
検出回路７にフィードバックする。速度検出回路８は予
め所定のＤＣモータＭの回転データが入力されており、
回転検出器９からフィードバックされた回転データと比
較して速度誤差信号を作成する機能を有している。位相
検出回路７はフィードバックされた回転データの位相を
検出する機能を有しており、予め入力されている位相デ
ータとフィードバックされた回転データの位相データを
比較して所定の位相誤差データを送出する。速度検出回
路８からの速度誤差信号及び位相検出回路７からの位相
誤差信号は補償回路６に入力される。この補償回路６は
速度誤差信号及び位相誤差信号を基に位相、ゲインをこ
の制限系に最適化した補償信号を形成する機能を有する
とともに、この補償信号が次段のアンプ４に送出される
構成となっている。アンプ４は所定の増幅率をもって、
補償信号を増幅するとともに、コンパレータ１０の反転
入力端子へと送出する。三角波発生回路５は図４に示す
ように、所定の周波数の三角波を発生する機能を有する
とともに、コンパレータ１０の非反転入力端子へと送出
される。コンパレータ１０では、三角波発生回路５から
の三角波とアンプ４の出力とに基づいて、ＦＥＴ制御用
のパルス信号が形成される。ここで、アンプ４の出力は
ＤＣモータＭの回転データをフィードバックして形成さ
れた補償信号であり、コンパレータ１０によって形成さ
れたパルス信号はＤＣモータＭを所定の回転数に回転す
るための補正がかけられたパルス信号となっている。な
お、本実施例において制御素子２はコンパレータ１０と
周波数発電器９と速度検出回路８と位相検出回路７と補
償回路６と三角波発生回路５及びアンプ４とから構成さ
れている。ＰＷＭ制御系において、ＤＣモータＭに流す
電流をＯＮ，ＯＦＦする作用は、応答スピードも早く増
幅率も高いことから、電流制限をすることが難しいが、
本実施例のように、起動時にＤＣモータＭの駆動電流と
なるＦＥＴ１のドレイン電流を定電圧素子３にて安定さ
せる方式とした時には、電源の電圧変動を受けることな
く安定してＤＣモータＭに供給できるため、ＰＷＭ制御
方式に適用した場合でも、ＰＷＭの長所を十分発揮させ
ることができる。

【００１１】

【考案の効果】以上の説明より明らかなように、本考案
のＤＣモータ起動電流のリミッタ回路は、ＤＣモータの
前段に設けられこのＤＣモータの通電制御を行なう通電
素子と、通電素子を介してＤＣモータの制御を行なう制
御素子と、制御素子の出力端子と通電素子の入力端子間
に接続された第１の抵抗と、通電素子の入力端子と電源
の＋側との間に接続された第２の抵抗と、通電素子の入
力端子と電源の＋側との間に第２の抵抗と並列に接続さ
れた定電圧素子とを備えるようにしているので、通電素
子の入力端子（ゲート）と電源の＋側端子（ソース）間
の電圧（ソース・ゲート間電圧）を定電圧素子によって
定電圧化でき、例えばＤＣモータの起動時に電源電圧が
変動した場合でもＤＣモータの制御電流（ドレイン電
流）を非常に安定させることができる。このため、ＤＣ
モータの非常に安定した制御を行うことができる。ま
た、定電圧素子の定格電圧を変更することにより制御電
流値を変更することができる。このため、ＤＣモータに
流れる最大電流を所定の電流より小さく設定して制限す
ることができるので、モータにスパイク状の大電流が流
れることを防止できる。これにより、モータの保護を確
実に行うことができる。特に定電圧素子の定格電圧を制
御素子の出力信号がＬになった時の第２の抵抗の両端電
圧よりも小さい値に設定することができるので、定電圧
素子の定電圧特性をＤＣモータの起動時にも満たすこと
ができる。

【００１２】また、本考案のリミッタ回路は、ＤＣモー
タに流れる電流を検出してその検出電流を制御素子にフ
ィードバックするフィードバック回路を使用していない
ため、制御遅れを招くことがなく、通電素子を高速にて
制御することができる。このため、モータの起動時にモ
ータの制限電流を瞬間的にオーバーしてしまうことを防
止できる。

【００１３】更には、本考案のリミッタ回路は、回路自
体が非常にシンプルなものであり、非常に安価に製作す
ることができる。また、通電素子の入力端子には、電源
の＋側と制御素子の出力端子との電圧差を第１の抵抗及
び第２の抵抗により分圧して入力している。このため、
モータの速度制御特性の変更を行なう場合でも電流のリ
ミッタ値については第１の抵抗と第２の抵抗による分電
圧を単に考慮すれば良く定数設定が容易である。

【図面の簡単な説明】

【図１】本考案のＤＣモータの起動電流のリミッタ回路
の一実施例を示す回路図である。

【図２】ＦＥＴにおけるドレイン電流とソース・ゲート
間電圧との関係を示すグラフである。

【図３】図１の実施例をＰＷＭ制御方式に適用した場合
の説明図である。

【図４】図３のＰＷＭ制御方式における制御信号を示す
説明図である。

【図５】従来のリミッタ回路の一例を示す回路図であ
る。

【図６】従来のリミッタ回路の他の例を示す回路図であ
る。

【符号の説明】

１通電素子２制御素子Ｒ₁ 第１の抵抗Ｒ₂ 第２の抵抗３定電圧素子

Claims

(57)【実用新案登録請求の範囲】

【請求項１】ＤＣモータの前段に設けられこのＤＣモ
ータの通電制御を行なう通電素子と、前記通電素子を介
して前記ＤＣモータの制御を行なう制御素子と、前記制
御素子の出力端子と前記通電素子の入力端子間に接続さ
れた第１の抵抗と、前記通電素子の入力端子と電源の＋
側との間に接続された第２の抵抗と、前記通電素子の入
力端子と前記電源の＋側との間に前記第２の抵抗と並列
に接続された定電圧素子とを備えたことを特徴とするＤ
Ｃモータの起動電流リミッタ回路。