JPH0555591A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JPH0555591A JPH0555591A JP3218864A JP21886491A JPH0555591A JP H0555591 A JPH0555591 A JP H0555591A JP 3218864 A JP3218864 A JP 3218864A JP 21886491 A JP21886491 A JP 21886491A JP H0555591 A JPH0555591 A JP H0555591A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulation film
- breakdown voltage
- layer insulation
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 信頼性の高い、パワーＭＯＳＦＥＴ、又はパ
ワーバイポーラトランジスタ等の高耐圧半導体装置を提
供する。 【構成】 半導体基板上に形成された第一層絶縁膜と、
該第一層絶縁膜上に形成されたフィールド窒化膜と、該
フィールド窒化膜上に形成された第二層絶縁膜とを有す
る高耐圧半導体装置において、前記第一層絶縁膜は前記
フィールド窒化膜形成前にリン処理されている構成とす
る。
ワーバイポーラトランジスタ等の高耐圧半導体装置を提
供する。 【構成】 半導体基板上に形成された第一層絶縁膜と、
該第一層絶縁膜上に形成されたフィールド窒化膜と、該
フィールド窒化膜上に形成された第二層絶縁膜とを有す
る高耐圧半導体装置において、前記第一層絶縁膜は前記
フィールド窒化膜形成前にリン処理されている構成とす
る。
Description
【０００１】
【産業上の利用分野】本発明は高耐圧半導体装置に係
り、特にパワーＭＯＳＦＥＴ、ＩＧＢＴ、又はパワーバ
イポーラトランジスタ等の高耐圧半導体装置のチップの
周辺部分の構造に関する。
り、特にパワーＭＯＳＦＥＴ、ＩＧＢＴ、又はパワーバ
イポーラトランジスタ等の高耐圧半導体装置のチップの
周辺部分の構造に関する。
【０００２】
【従来の技術】図２は従来の高耐圧半導体装置のチップ
の周辺部分の断面図である。一般に、数百ボルトの高耐
圧を有するパワーＭＯＳＦＥＴ、あるいはバイポーラト
ランジスタ等のチップの周辺部分の構造は、図２に示さ
れるような構造となっている。ここで符号１はシリコン
等の半導体基板であり、符号２はガードリング拡散層で
あり、符号３はアニュラー拡散層である。Ｎ型半導体基
板１において、Ｐ型のガードリング拡散層２は、空乏層
を外側に広げることにより、パワー系トランジスタにお
いてはベース拡散領域のエッヂの電界集中を緩和して高
耐圧化を図る働きを有している。Ｎ+ 型のアニュラー拡
散層３は、その上部に設けられたシールドメタルである
シールドアルミ１４と共に、酸化膜界面の反転層の広が
りを防止する機能を有している。このようなチップの周
辺部分においては、半導体基板１の表面には第一層絶縁
膜５が設けられており、この第一層絶縁膜１３は通常、
熱酸化膜が用いられている。そしてその上にフィールド
窒化膜６が被着され、さらにその上に第二層絶縁膜７で
あるリンガラス膜等の保護膜が形成されている。ここで
フィールド窒化膜６及び第二層絶縁膜７は、第一層絶縁
膜５と半導体基板１との界面への可動イオンの侵入を防
止し、半導体装置の信頼性を確保するためのものであ
る。又、第二層絶縁膜７であるリンガラス膜は、リンの
ゲッタ作用により膜質の清浄化を行い、窒化膜は、汚染
物を通さない性質から、第二層絶縁膜７およびフィール
ド窒化膜６により外因性の汚染物をシャットアウトする
ことにより、シリコン界面の安定化を図っていた。
の周辺部分の断面図である。一般に、数百ボルトの高耐
圧を有するパワーＭＯＳＦＥＴ、あるいはバイポーラト
ランジスタ等のチップの周辺部分の構造は、図２に示さ
れるような構造となっている。ここで符号１はシリコン
等の半導体基板であり、符号２はガードリング拡散層で
あり、符号３はアニュラー拡散層である。Ｎ型半導体基
板１において、Ｐ型のガードリング拡散層２は、空乏層
を外側に広げることにより、パワー系トランジスタにお
いてはベース拡散領域のエッヂの電界集中を緩和して高
耐圧化を図る働きを有している。Ｎ+ 型のアニュラー拡
散層３は、その上部に設けられたシールドメタルである
シールドアルミ１４と共に、酸化膜界面の反転層の広が
りを防止する機能を有している。このようなチップの周
辺部分においては、半導体基板１の表面には第一層絶縁
膜５が設けられており、この第一層絶縁膜１３は通常、
熱酸化膜が用いられている。そしてその上にフィールド
窒化膜６が被着され、さらにその上に第二層絶縁膜７で
あるリンガラス膜等の保護膜が形成されている。ここで
フィールド窒化膜６及び第二層絶縁膜７は、第一層絶縁
膜５と半導体基板１との界面への可動イオンの侵入を防
止し、半導体装置の信頼性を確保するためのものであ
る。又、第二層絶縁膜７であるリンガラス膜は、リンの
ゲッタ作用により膜質の清浄化を行い、窒化膜は、汚染
物を通さない性質から、第二層絶縁膜７およびフィール
ド窒化膜６により外因性の汚染物をシャットアウトする
ことにより、シリコン界面の安定化を図っていた。
【０００３】
【発明が解決しようとする課題】しかしながら、係る従
来の高耐圧半導体装置においては、フィールド窒化膜上
の第二層絶縁膜は、リンガラス膜であることにより膜質
の清浄化が図られているが、フィールド窒化膜があるた
めその下層である第一層絶縁膜のゲッタリング作用、す
なわち第一層絶縁膜の膜質の清浄化までは及ばないとい
う問題があった。
来の高耐圧半導体装置においては、フィールド窒化膜上
の第二層絶縁膜は、リンガラス膜であることにより膜質
の清浄化が図られているが、フィールド窒化膜があるた
めその下層である第一層絶縁膜のゲッタリング作用、す
なわち第一層絶縁膜の膜質の清浄化までは及ばないとい
う問題があった。
【０００４】
【課題を解決するための手段】係る従来技術の課題を解
決するために、半導体基板上に形成された第一層絶縁膜
と、該第一層絶縁膜上に形成されたフィールド窒化膜
と、該フィールド窒化膜上に形成された第二層絶縁膜と
を有する高耐圧半導体装置において、前記第一層絶縁膜
は前記フィールド窒化膜形成前にゲッタリング処理を行
うように構成したものである。
決するために、半導体基板上に形成された第一層絶縁膜
と、該第一層絶縁膜上に形成されたフィールド窒化膜
と、該フィールド窒化膜上に形成された第二層絶縁膜と
を有する高耐圧半導体装置において、前記第一層絶縁膜
は前記フィールド窒化膜形成前にゲッタリング処理を行
うように構成したものである。
【０００５】
【作用】係る構成により、第一層絶縁膜はゲッタリング
処理をされていることから、膜質の清浄化がなされ、フ
ィールド窒化膜およびリン処理された第二層絶縁膜と共
に、シリコン等の半導体基板界面の清浄化が達成され、
より信頼性の高い高耐圧半導体装置が提供される。
処理をされていることから、膜質の清浄化がなされ、フ
ィールド窒化膜およびリン処理された第二層絶縁膜と共
に、シリコン等の半導体基板界面の清浄化が達成され、
より信頼性の高い高耐圧半導体装置が提供される。
【０００６】
【実施例】図１は本発明の一実施例の高耐圧半導体装置
のチップの周辺部分の断面図である。符号１はＮ型シリ
コンの半導体基板であり、Ｐ型のガードリング拡散層２
およびＮ+ 型のアニュラー拡散層３を備えている。アニ
ュラー拡散層３の上にはアルミシールド１４が、シール
ドメタルとして形成されている。裏張り１２は半導体基
板１の下部電極を構成する。この部分はチップの周辺部
分であり、ベース拡散層１１及びアルミ膜９につながる
図示しないチップの中央部分に形成されたＭＯＳＦＥＴ
又はバイポーラトランジスタの素子領域の周囲に位置す
る。
のチップの周辺部分の断面図である。符号１はＮ型シリ
コンの半導体基板であり、Ｐ型のガードリング拡散層２
およびＮ+ 型のアニュラー拡散層３を備えている。アニ
ュラー拡散層３の上にはアルミシールド１４が、シール
ドメタルとして形成されている。裏張り１２は半導体基
板１の下部電極を構成する。この部分はチップの周辺部
分であり、ベース拡散層１１及びアルミ膜９につながる
図示しないチップの中央部分に形成されたＭＯＳＦＥＴ
又はバイポーラトランジスタの素子領域の周囲に位置す
る。
【０００７】半導体基板１の表面にはリン処理された第
一層絶縁膜５が設けられており、そしてその上にフィー
ルド窒化膜６が被着され、さらにその上に第二層絶縁膜
７であるリンガラス膜等の保護膜が形成されている。第
一層絶縁膜がリン処理されているので、リンのゲッタリ
ング作用により、直接シリコン半導体基板界面と接する
第一層絶縁膜の清浄化が達成される。更に、フィールド
窒化膜６及び第二層絶縁膜７は、リンガラス膜は、リン
のゲッタリング作用により膜質の清浄化を行い、窒化膜
は、汚染物を通さない性質から、第二層絶縁膜７および
フィールド窒化膜６により外因性の汚染物をシャットア
ウトすることにより、シリコン界面の安定化を図ってい
る。
一層絶縁膜５が設けられており、そしてその上にフィー
ルド窒化膜６が被着され、さらにその上に第二層絶縁膜
７であるリンガラス膜等の保護膜が形成されている。第
一層絶縁膜がリン処理されているので、リンのゲッタリ
ング作用により、直接シリコン半導体基板界面と接する
第一層絶縁膜の清浄化が達成される。更に、フィールド
窒化膜６及び第二層絶縁膜７は、リンガラス膜は、リン
のゲッタリング作用により膜質の清浄化を行い、窒化膜
は、汚染物を通さない性質から、第二層絶縁膜７および
フィールド窒化膜６により外因性の汚染物をシャットア
ウトすることにより、シリコン界面の安定化を図ってい
る。
【０００８】以下に、この高耐圧半導体装置の製造方法
の一実施例について説明する。第一層絶縁膜５は熱酸化
膜であり、ＭＯＳＦＥＴまたはバイポーラトランジスタ
を製造する際に、半導体基板１に最初に形成される。ホ
トレジストを塗布して、ホトエッチにより酸化膜を開口
し、ベース拡散層１１およびガードリング拡散層２、或
いは、トランジスタのセル間の分離のための拡散層とな
る、Ｐ型の深い拡散領域を形成する。Ｐ型の不純物であ
るボロンをデポジション又はイオン注入し熱処理によっ
て拡散層を形成する。
の一実施例について説明する。第一層絶縁膜５は熱酸化
膜であり、ＭＯＳＦＥＴまたはバイポーラトランジスタ
を製造する際に、半導体基板１に最初に形成される。ホ
トレジストを塗布して、ホトエッチにより酸化膜を開口
し、ベース拡散層１１およびガードリング拡散層２、或
いは、トランジスタのセル間の分離のための拡散層とな
る、Ｐ型の深い拡散領域を形成する。Ｐ型の不純物であ
るボロンをデポジション又はイオン注入し熱処理によっ
て拡散層を形成する。
【０００９】そして、フィールド窒化膜６を形成前にリ
ンによるゲッタリング処理を行う。このリン処理は、例
えば、ＰＯＣｌ3 を使用して、第一層絶縁膜５である熱
酸化膜の表面をリンガラス化することによって行われ
る。その後、フィールド窒化膜６となる窒化膜を化学気
相成長（ＣＶＤ）により成長させる。そして、ホトエッ
チによりフィールド窒化膜６のパターンを形成する。次
に、第二層絶縁膜７をＣＶＤにより形成する。そして、
アニュラーのパターンにより、第二層絶縁膜７および第
一層絶縁膜５をホトエッチにて開口する。そして、チッ
プ端部のアニュラー拡散層３となるＮ+ 型の深い拡散層
を、リンをデポジションしドライブインすることによっ
て形成する。
ンによるゲッタリング処理を行う。このリン処理は、例
えば、ＰＯＣｌ3 を使用して、第一層絶縁膜５である熱
酸化膜の表面をリンガラス化することによって行われ
る。その後、フィールド窒化膜６となる窒化膜を化学気
相成長（ＣＶＤ）により成長させる。そして、ホトエッ
チによりフィールド窒化膜６のパターンを形成する。次
に、第二層絶縁膜７をＣＶＤにより形成する。そして、
アニュラーのパターンにより、第二層絶縁膜７および第
一層絶縁膜５をホトエッチにて開口する。そして、チッ
プ端部のアニュラー拡散層３となるＮ+ 型の深い拡散層
を、リンをデポジションしドライブインすることによっ
て形成する。
【００１０】その後、チップ中央部のセル領域にＭＯＳ
ＦＥＴまたはバイポーラトランジスタを構成する、例え
ば、エミッタ拡散領域等を形成し、酸化膜を形成する。
次に、第二層絶縁膜７であるＣＶＤ酸化膜をリン処理す
る。リン処理は、第一層絶縁膜と同様、例えば、ＰＯＣ
ｌ3 を使用して、第二層絶縁膜７であるＣＶＤ酸化膜を
リンガラス化することによって行われる。最後にホトエ
ッチによりコンタクトの開口を設け、アルミ膜９を被着
し、電極パターンを形成することによって、高耐圧半導
体装置が完成する。
ＦＥＴまたはバイポーラトランジスタを構成する、例え
ば、エミッタ拡散領域等を形成し、酸化膜を形成する。
次に、第二層絶縁膜７であるＣＶＤ酸化膜をリン処理す
る。リン処理は、第一層絶縁膜と同様、例えば、ＰＯＣ
ｌ3 を使用して、第二層絶縁膜７であるＣＶＤ酸化膜を
リンガラス化することによって行われる。最後にホトエ
ッチによりコンタクトの開口を設け、アルミ膜９を被着
し、電極パターンを形成することによって、高耐圧半導
体装置が完成する。
【００１１】
【発明の効果】本発明においては、第一層絶縁膜とフィ
ールド窒化膜と第二層絶縁膜を具備する高耐圧半導体装
置において、第一層絶縁膜はフィールド窒化膜形成前に
リン処理されているので、リンのゲッタリング作用によ
り、半導体基板と第一層絶縁膜との界面が清浄化され、
リーク電流の減少、耐圧劣化の防止等により高耐圧半導
体装置の信頼性が向上する。
ールド窒化膜と第二層絶縁膜を具備する高耐圧半導体装
置において、第一層絶縁膜はフィールド窒化膜形成前に
リン処理されているので、リンのゲッタリング作用によ
り、半導体基板と第一層絶縁膜との界面が清浄化され、
リーク電流の減少、耐圧劣化の防止等により高耐圧半導
体装置の信頼性が向上する。
【図１】本発明の一実施例の高耐圧半導体装置のチップ
の周辺部分の断面図である。
の周辺部分の断面図である。
【図２】従来の高耐圧半導体装置のチップの周辺部分の
断面図である。
断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/08 Ｂ 7342−4Ｍ
Claims (2)
- 【請求項１】 半導体基板上に形成された第一層絶縁膜
と、該第一層絶縁膜上に形成されたフィールド窒化膜
と、該フィールド窒化膜上に形成された第二層絶縁膜と
を有する高耐圧半導体装置において、前記第一層絶縁膜
は前記フィールド窒化膜形成前にゲッタリング処理され
ていることを特徴とする高耐圧半導体装置。 - 【請求項２】 前記第一、第二層絶縁膜共にゲッタリン
グ処理されていることを特徴とする請求項１記載の高耐
圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21886491A JP3157203B2 (ja) | 1991-08-29 | 1991-08-29 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21886491A JP3157203B2 (ja) | 1991-08-29 | 1991-08-29 | 高耐圧半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555591A true JPH0555591A (ja) | 1993-03-05 |
| JP3157203B2 JP3157203B2 (ja) | 2001-04-16 |
Family
ID=16726511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21886491A Expired - Fee Related JP3157203B2 (ja) | 1991-08-29 | 1991-08-29 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157203B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7660118B2 (en) | 2006-08-16 | 2010-02-09 | Fujitsu Limited | Apparatus and data processing apparatus |
-
1991
- 1991-08-29 JP JP21886491A patent/JP3157203B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7660118B2 (en) | 2006-08-16 | 2010-02-09 | Fujitsu Limited | Apparatus and data processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3157203B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100886883B1 (ko) | 순방향 및 역방향 차단 장치 및 그 제조 방법 | |
| KR100200059B1 (ko) | 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 클램프형 트랜지스터와 이들을 제조하는 방법 | |
| US4922315A (en) | Control gate lateral silicon-on-insulator bipolar transistor | |
| JPS6410105B2 (ja) | ||
| US6770917B2 (en) | High-voltage diode | |
| KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP3357804B2 (ja) | 半導体装置とその製造方法 | |
| JPH03124065A (ja) | 集積回路素子 | |
| JPH0555591A (ja) | 高耐圧半導体装置 | |
| JPH04291952A (ja) | 半導体装置 | |
| JP3557158B2 (ja) | 高耐圧半導体装置の製造方法 | |
| JPH0697448A (ja) | 電界効果トランジスタ | |
| US6093955A (en) | Power semiconductor device | |
| JPH11168210A (ja) | 半導体装置の製造方法 | |
| JPH06140410A (ja) | 半導体装置の製造方法 | |
| JPH0430194B2 (ja) | ||
| JPH11220127A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| JPH0778983A (ja) | 半導体装置及びその製造方法 | |
| JP3276168B2 (ja) | 薄膜ｓｏｉ基板の製法 | |
| JPH06338514A (ja) | 半導体装置 | |
| JPH07273127A (ja) | 半導体装置 | |
| JPH08167619A (ja) | 縦型ｍｏｓ半導体装置の製造方法 | |
| JPH0582068B2 (ja) | ||
| JPH09237792A (ja) | 半導体装置の製造方法 | |
| JPH04260375A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |