JPH0555454A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH0555454A JPH0555454A JP21095691A JP21095691A JPH0555454A JP H0555454 A JPH0555454 A JP H0555454A JP 21095691 A JP21095691 A JP 21095691A JP 21095691 A JP21095691 A JP 21095691A JP H0555454 A JPH0555454 A JP H0555454A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting substrate
- base substrate
- etching stop
- stop layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置と、その製造
方法に係り、特に詳細には、三次元ＩＣ構造デバイスに
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a three-dimensional IC structure device.
【０００２】[0002]
【従来の技術】従来の三次元ＩＣ構造のデバイスに関す
る技術としては、例えば特開昭５９−２１９９５３号あ
るいは同５９−２１９９５４号のものが知られている。
ここでは、Ｓ．Ｏ．Ｉ（シリコン・オン・インシュレー
タ）技術等を用いて、同一基板にＦＥＴなどが形成され
たデバイス層を積み上げ、三次元ＩＣ構造とすることが
示されている。2. Description of the Related Art As a conventional technique relating to a device having a three-dimensional IC structure, for example, JP-A-59-219953 or 59-219954 is known.
Here, S. O. It has been shown that a device layer having FETs and the like formed on the same substrate is stacked by using the I (silicon-on-insulator) technology or the like to form a three-dimensional IC structure.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、このよ
うな積み上げは技術的に困難であり、プロセスも複雑に
なる。また、工程数も多いので、歩留りが低下してコス
ト高になる欠点がある。三次元ＩＣ構造デバイスの将来
像としては、高速性や高機能性を有する化合物半導体デ
バイスと、高集積性を有するシリコンデバイスとの結合
による新機能素子が提案されているが、未だ概念のみの
提案であり、実用性のある技術については、モノリシッ
ク型と積層型のいずれについても完成されていない。However, such stacking is technically difficult and the process becomes complicated. Further, since the number of steps is large, there is a drawback that the yield is reduced and the cost is increased. As a future image of a three-dimensional IC structure device, a new functional element by combining a compound semiconductor device having high speed and high functionality with a silicon device having high integration is proposed, but only a concept is proposed. Therefore, neither the monolithic type nor the laminated type has been completed as a practical technique.
【０００４】そこで本発明は、従来技術の有していたか
かる問題点を解決し、とりわけＧａＡｓとＳｉのよう
に、異なる種類の半導体デバイスの高集積化に適した半
導体装置と、その製造方法を提供することを目的として
いる。Therefore, the present invention solves the above problems of the prior art, and particularly provides a semiconductor device suitable for high integration of different kinds of semiconductor devices such as GaAs and Si, and a manufacturing method thereof. It is intended to be provided.
【０００５】[0005]
【課題を解決するための手段】本発明に関る半導体装置
は、上面側に半導体集積回路が形成されたベース用基板
と、基板上にエッチングストップ層とデバイス動作層が
形成され、当該デバイス動作層およびその上面に半導体
集積回路が形成されると共に、基板がその周辺部の連続
する少なくとも２辺で残存されるように裏面から選択的
に除去されて前記ベース用基板より大きな凹部が形成さ
れた載置用基板とを備えている。そして、凹部にベース
用基板が没入されて一体構造をなし、ベース用基板の所
定の電極位置と対応して載置用基板のエッチングストッ
プ層とデバイス動作層にはスルーホールが形成され、コ
ンタクトメタルが埋め込まれている。A semiconductor device according to the present invention comprises a base substrate having a semiconductor integrated circuit formed on an upper surface thereof, an etching stop layer and a device operation layer formed on the substrate. A semiconductor integrated circuit was formed on the layer and its upper surface, and the substrate was selectively removed from the back surface so that it was left on at least two continuous sides of the peripheral portion, and a recess larger than the base substrate was formed. And a mounting substrate. Then, the base substrate is immersed in the recess to form an integrated structure, and through holes are formed in the etching stop layer and the device operation layer of the mounting substrate in correspondence with predetermined electrode positions of the base substrate, and contact metal is formed. Is embedded.
【０００６】また、本発明に関る半導体装置の製造方法
は、複数枚の基板を用意し、そのうち１枚の基板は上面
に集積回路を形成してベース用基板となし、他の基板に
ついては上面にエッチングストップ層およびデバイス動
作層を形成し上面に集積回路を形成して載置用基板とす
る第１の工程と、載置用基板の電極形成位置のエッチン
グストップ層およびデバイス動作層にスルーホールを形
成してコンタクトメタルを埋め込む第２の工程と、載置
用基板を裏面から周辺部を残してエッチングし、エッチ
ングストップ層を露出させる第３の工程と、第３の工程
で形成された載置用基板の凹部にベース用基板を没入さ
せ、コンタクトメタルとベース用基板のコンタクトメタ
ルを接合させる第４の工程とを備える。Further, in the method of manufacturing a semiconductor device according to the present invention, a plurality of substrates are prepared, one of the substrates is used as a base substrate by forming an integrated circuit on the upper surface, and the other substrates are The first step of forming an etching stop layer and a device operating layer on the upper surface and forming an integrated circuit on the upper surface to form a mounting substrate, and through the etching stop layer and the device operating layer at the electrode forming position of the mounting substrate. It is formed by a second step of forming a hole and filling a contact metal, a third step of etching the mounting substrate from the back surface except the peripheral portion to expose the etching stop layer, and a third step. A fourth step of immersing the base substrate in the recess of the mounting substrate and joining the contact metal and the contact metal of the base substrate.
【０００７】[0007]
【作用】本発明によれば、ベース用基板と載置用基板が
別々に用意され、載置用基板については、周辺部を残し
て裏面エッチングされることによりエッチングストップ
層が露出される。このため、周辺部に残った基板を枠体
としながら、ベース用基板の上面に載置用基板を搭載で
きる。このとき、スルーホールを形成しておいてコンタ
クトメタルを埋め込むことで、ワイヤボンディングにも
耐え得る電極が形成される。According to the present invention, the base substrate and the mounting substrate are separately prepared, and the etching stop layer is exposed by etching the back surface of the mounting substrate leaving the peripheral portion. Therefore, the mounting substrate can be mounted on the upper surface of the base substrate while using the substrate remaining in the peripheral portion as a frame. At this time, by forming a through hole and embedding the contact metal, an electrode that can withstand wire bonding is formed.
【０００８】[0008]
【実施例】以下、添付図面により本発明の実施例を説明
する。Embodiments of the present invention will be described below with reference to the accompanying drawings.
【０００９】実施例の三次元ＩＣ構造デバイスについて
は、その製造プロセスを理解することで容易に把握でき
る。そこで、図１ないし図４を参照して、製造工程を順
次に説明する。なお、各図において、同一要素には同一
符号を付けることにより、重複した説明は省略する。The three-dimensional IC structure device of the embodiment can be easily understood by understanding its manufacturing process. Therefore, the manufacturing process will be sequentially described with reference to FIGS. In each figure, the same elements will be denoted by the same reference symbols, without redundant description.
【００１０】図１〜図３（ａ）は載置用基板１０の製造
プロセスを示し、図３（ｂ）〜図４はベース用基板２０
との一体化の工程を示す。ここで、載置用基板１０はＧ
ａＡｓによる高速かつ高機能デバイスであるとし、ベー
ス用基板２０はシリコンによる高集積デバイスであると
して説明するが、本発明はこの逆に構成されていてもよ
い。1 to 3A show a manufacturing process of the mounting substrate 10, and FIGS. 3B to 4 show a base substrate 20.
The process of integration with is shown. Here, the mounting substrate 10 is G
It is assumed that the base substrate 20 is a high-speed and high-performance device made of aAs and the base substrate 20 is a highly-integrated device made of silicon, but the present invention may be configured in the opposite way.
【００１１】まず、載置用基板１０用として半絶縁性Ｇ
ａＡｓ基板１１を用意し、表面にＡｌ0.3 Ｇａ0.7
Ａｓからなるエッチングストップ層１２を、ＭＢＥ法な
どを用いて２μｍ程度の厚さでエピタキシャル成長す
る。次に、ＦＥＴの活性層等となるデバイス動作層１３
をエピタキシャル成長する（図１（ａ）図示）。ここ
で、デバイス動作層１３は半絶縁性ＧａＡｓからなる２
μｍ程度のバッファ層と、ＦＥＴ活性層となるｎ型Ｇａ
Ａｓ層（厚さ２０００オングストローム、不純物密度３
×１０17ｃｍ-3程度）などから構成され、同じくＭＢＥ
法などで形成される。First, the semi-insulating G for the mounting substrate 10 is used.
An aAs substrate 11 is prepared, and Al 0.3 Ga 0.7 is formed on the surface.
The etching stop layer 12 made of As is epitaxially grown to a thickness of about 2 μm by using the MBE method or the like. Next, the device operation layer 13 that becomes the active layer of the FET, etc.
Is epitaxially grown (shown in FIG. 1A). Here, the device operation layer 13 is made of semi-insulating GaAs.
n-type Ga serving as a FET active layer and a buffer layer of about μm
As layer (thickness 2000 Å, impurity density 3
X10 17 cm -3 ) etc.
It is formed by the method.
【００１２】次に、素子分離（アイソレーション）、ゲ
ートメタルの形成、ソースおよびドレインのようなオー
ミックメタルの形成等がされ、ＦＥＴやダイオード、抵
抗などが作り込まれる。そして、デバイス動作層１３の
表面およびＦＥＴなどのデバイス電極１４上には、層間
絶縁膜１５が形成され、配線１６と表面保護膜１７が形
成されている（図１（ｂ）参照）。Next, element isolation (isolation), formation of gate metal, formation of ohmic metal such as source and drain, and the like are performed, and FET, diode, resistance and the like are formed. Then, an interlayer insulating film 15 is formed on the surface of the device operating layer 13 and the device electrode 14 such as FET, and a wiring 16 and a surface protective film 17 are formed (see FIG. 1B).
【００１３】次に、載置用基板１０とベース用基板２０
の電気的結合のために、エッチングストップ層１２とデ
バイス動作層１３にコンタクトホール１８を形成する
（図１（ｃ）参照）。このコンタクトホール１８は、フ
ォトレジスト（図示せず）をマスクとして、Ｈ2 ＳＯ4
＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ系のウエットエッチングをすればよ
い。その後、コンタクトホール１８およびその近傍に、
Ｔｉ／Ａｕ蒸着膜を形成し、更にＡｕめっきを施すこと
でコンタクトホール１８にコンタクトメタル１９を埋め
込むと共に、デバイスの配線１６との電気的結合をとる
（図２（ａ）参照）。Next, the mounting substrate 10 and the base substrate 20
A contact hole 18 is formed in the etching stop layer 12 and the device operation layer 13 for electrical coupling (see FIG. 1C). The contact hole 18 is formed of H 2 SO 4 using a photoresist (not shown) as a mask.
Wet etching of + H 2 O 2 + H 2 O system may be performed. Then, in the contact hole 18 and its vicinity,
A Ti / Au vapor deposition film is formed, and then Au plating is performed to bury the contact metal 19 in the contact hole 18 and establish electrical connection with the wiring 16 of the device (see FIG. 2A).
【００１４】次に、ＧａＡｓ基板１１の裏面に両面マス
クアライナを用いてダイシングラインパターンを形成
し、Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ系エッチング液でウ
ェットエッチングし、ダイシングライン（図示せず）を
形成する。そして、ＧａＡｓ基板１１の裏面にエッチン
グマスクとして、例えばプラズマＣＶＤ法でＳｉＯ2 膜
を付着する。そして、両面マスクアライナによりＧａＡ
ｓ基板１１の裏面の所定位置にレジストマスクを形成
し、例えばバッファードＨＦによりＳｉＯ2 をエッチン
グし、エッチング用マスクパターン３１を形成する（図
２（ｂ）参照）。その後、ワックス３２などを用いるこ
とにより、載置用基板１０の表面側でＳｉなど支持基板
３３に接着する（図２（ｃ）参照）。Next, a dicing line pattern is formed on the back surface of the GaAs substrate 11 using a double-sided mask aligner and wet-etched with an H 2 SO 4 + H 2 O 2 + H 2 O-based etching solution to form a dicing line (not shown). ) Is formed. Then, an SiO 2 film is attached to the back surface of the GaAs substrate 11 as an etching mask by, for example, plasma CVD method. Then, using a double-sided mask aligner, GaA
s A resist mask is formed at a predetermined position on the back surface of the substrate 11, and SiO 2 is etched by, for example, buffered HF to form an etching mask pattern 31 (see FIG. 2B). After that, the wax 32 or the like is used to adhere the support substrate 33 such as Si to the support substrate 33 on the front surface side of the mounting substrate 10 (see FIG. 2C).
【００１５】しかる後、ＧａＡｓ／ＡｌＧａＡｓの選択
エッチング液として、例えばＮＨ4 ＯＨ：Ｈ2 Ｏ2 ＝
１：５０を用いて、エッチング用マスクパターン３１を
介してＧａＡｓ基板１１をエッチングし、エッチングス
トップ層１２の裏面を露出させる（図３（ａ）参照）。
このエッチングでは、ＧａＡｓのエッチングレートがＡ
ｌＧａＡｓよりも十分に大きいため（１００倍程度）、
エッチングストップ層１２が露出するとエッチングはほ
とんど進まなくなり、ＧａＡｓ基板１１のエッチングで
生じた不均一を吸収して正確にエッチングストップ層１
２でエッチングを停止できる。すなわち、通常のＧａＡ
ｓ基板１１の厚さは４５０μｍであり、エッチングのば
らつきを５％程度としても、エッチングストップ層１２
のオーバーエッチングは最大で０．４μｍであり、ほと
んど問題にならない。その後、バッファードＨＦにより
コンタクトメタル１９のＴｉ膜を除去する。Thereafter, as a selective etching solution for GaAs / AlGaAs, for example, NH 4 OH: H 2 O 2 =
Using 1:50, the GaAs substrate 11 is etched through the etching mask pattern 31 to expose the back surface of the etching stop layer 12 (see FIG. 3A).
In this etching, the etching rate of GaAs is A
It is much larger than lGaAs (about 100 times),
When the etching stop layer 12 is exposed, the etching hardly progresses, the non-uniformity caused by the etching of the GaAs substrate 11 is absorbed, and the etching stop layer 1 is accurately formed.
The etching can be stopped at 2. That is, normal GaA
The thickness of the substrate 11 is 450 μm, and even if the variation in etching is about 5%, the etching stop layer 12
Over-etching is 0.4 μm at the maximum, which causes almost no problem. Then, the Ti film of the contact metal 19 is removed by buffered HF.
【００１６】次に、タイシングソーによりチップの切断
を行ない（図示せず）、トリクロルエタンなどでワック
ス３２を溶かすことにより、支持基板３３から載置用基
板１０を剥離する（図３（ｂ）図示）。このとき、載置
用基板１０の周辺部にはＧａＡｓ基板１１が枠体として
残っており、デバイス部分が歪んだり、たわんだりする
ことがない。Next, the chip is cut with a tying saw (not shown), and the wax 32 is melted with trichloroethane or the like to separate the mounting substrate 10 from the supporting substrate 33 (see FIG. 3B). .. At this time, the GaAs substrate 11 remains as a frame in the peripheral portion of the mounting substrate 10, and the device portion is not distorted or bent.
【００１７】本実施例では、上記載置用基板１０とは別
に、シリコンからなるベース用基板２０が用意される。
これは、図３（ｂ）に示すように、基板２１の上面に集
積回路２２を含んで構成され、載置用基板１０のコンタ
クトメタル１９と対応する位置にコンタクトパッド２３
が形成されている。このコンタクトパッド２３は、例え
ばＡｕＳｎ合金からなり、コンタクトメタル１９を構成
するＡｕと良好に合金化する。そして、載置用基板１０
のＧａＡｓ基板１１に形成された裏面エッチングによる
凹部は、ベース用基板２０を収容し得るサイズとなって
いる。In this embodiment, a base substrate 20 made of silicon is prepared separately from the mounting substrate 10 described above.
As shown in FIG. 3B, this is configured to include the integrated circuit 22 on the upper surface of the substrate 21, and the contact pad 23 at a position corresponding to the contact metal 19 of the mounting substrate 10.
Are formed. The contact pad 23 is made of AuSn alloy, for example, and is well alloyed with Au forming the contact metal 19. Then, the mounting substrate 10
The recess formed on the GaAs substrate 11 by the back surface etching has a size capable of accommodating the base substrate 20.
【００１８】上記の載置用基板１０とベース用基板２０
の一体化は、熱処理（例えば３００℃）によってなされ
る。すなわち、ＡｕＳｎ合金であるコンタクトパッド２
３を溶融し、コンタクトメタル１９と結合することで、
図４（ａ）の三次元ＩＣ構造が得られる。この後、図４
（ｂ）に示すように、コンタクトメタル１９には金ワイ
ヤ３５によるワイヤボンディングが施されるが、この衝
撃はベース用基板２０の基板２１に吸収され、チップが
破壊されたりすることはない。また、図４（ｃ）のよう
に、載置用基板１０の周辺部を取り除くようにしてもよ
い。The above-mentioned mounting substrate 10 and base substrate 20
Are integrated by heat treatment (for example, 300 ° C.). That is, the contact pad 2 made of AuSn alloy
By melting 3 and combining with contact metal 19,
The three-dimensional IC structure shown in FIG. 4A is obtained. After this,
As shown in (b), the contact metal 19 is wire-bonded with the gold wire 35, but this impact is absorbed by the substrate 21 of the base substrate 20 and the chip is not destroyed. Further, as shown in FIG. 4C, the peripheral portion of the mounting substrate 10 may be removed.
【００１９】本発明は上記実施例に限定されず、種々の
変形が可能である。The present invention is not limited to the above embodiment, but various modifications can be made.
【００２０】例えば、載置用基板１０については２個以
上としてもよい。図５は載置用基板１０を２個以上とし
た例を示す。ベース用基板２０の上面には載置用基板１
０Ａが設けられ、載置用基板１０Ａの上には載置用基板
１０Ｂが設けられ、これら載置用基板１０Ａと載置用基
板１０Ｂの電気的結合はコンタクトメタル１９により実
現されている。そして、このコンタクトメタル１９はベ
ース用基板２０の有するコンタクトパッド２３と合金化
されている。For example, the number of mounting substrates 10 may be two or more. FIG. 5 shows an example in which the number of mounting substrates 10 is two or more. The mounting substrate 1 is provided on the upper surface of the base substrate 20.
0A is provided, and the placement substrate 10B is provided on the placement substrate 10A, and the electrical coupling between the placement substrate 10A and the placement substrate 10B is realized by the contact metal 19. The contact metal 19 is alloyed with the contact pad 23 of the base substrate 20.
【００２１】また、枠体として載置用基板１０の周辺部
に残すＧａＡｓ基板１１は、周囲の全て（図６（ａ）の
斜線部分参照）としてもよく、同図（ｂ）のように３辺
としてもよい。さらに、連続しておれば、同図（ｃ）の
ようにチップ（載置用基板１０）の２辺としてもよい。The GaAs substrate 11 left on the periphery of the mounting substrate 10 as a frame may be the entire periphery (see the hatched portion in FIG. 6A), and as shown in FIG. It may be a side. Further, as long as they are continuous, they may be two sides of the chip (mounting substrate 10) as shown in FIG.
【００２２】本発明に係る三次元ＩＣ構造は、下記のよ
うに多くの利点を有している。The three-dimensional IC structure according to the present invention has many advantages as follows.
【００２３】第１に、載置用基板１０の形成に際して
は、支持基板１１上にエッチングストップ層１２とデバ
イス動作層１３を形成しているので、デバイス動作層１
３の厚さを任意に設定することができる。第２に、載置
用基板１０におけるデバイスの厚さは、基板１１上への
エピタキシャル成長膜厚で規定されるため、高精度にで
き、また数ミクロンと非常に薄くできる。第３に、支持
基板１１を枠体として残すことにより、薄膜化したとき
に生じる配線、絶縁膜等により生じるチップの反り、歪
み、たわみを防止できる。このため、従来技術のような
支持基板への接着が不要となる。第４に、載置用基板１
０が枠体を有しているので、取扱いが容易であり、また
ベース用基板２０との位置合せも容易になる。First, since the etching stop layer 12 and the device operating layer 13 are formed on the supporting substrate 11 when the mounting substrate 10 is formed, the device operating layer 1 is formed.
The thickness of 3 can be set arbitrarily. Secondly, the thickness of the device on the mounting substrate 10 is defined by the epitaxial growth film thickness on the substrate 11, so that it can be made highly accurate and can be made extremely thin, such as several microns. Thirdly, by leaving the supporting substrate 11 as a frame, it is possible to prevent warpage, distortion, and bending of the chip caused by wiring, an insulating film, and the like that occur when the film is thinned. Therefore, it is not necessary to adhere to the supporting substrate as in the conventional technique. Fourth, the mounting substrate 1
Since 0 has a frame body, it is easy to handle, and the alignment with the base substrate 20 is also easy.
【００２４】[0024]
【発明の効果】以上の通り、本発明によれば、ベース用
基板と載置用基板が別々に用意され、載置用基板につい
ては、周辺部を残して裏面エッチングされることにより
エッチングストップ層が露出される。このため、周辺部
に残った基板を枠体としながら、ベース用基板の上面に
載置用基板を搭載できる。このとき、スルーホールを形
成しておいてコンタクトメタルを埋め込むことで、ワイ
ヤボンディングにも耐え得る電極が形成される。このた
め、高速かつ高機能のデバイスと、高集積のデバイスを
一体化した、新しい三次元ＩＣ構造のデバイスが提供で
きる。As described above, according to the present invention, the base substrate and the mounting substrate are separately prepared, and the mounting substrate is subjected to the back surface etching while leaving the peripheral portion, so that the etching stop layer is formed. Is exposed. Therefore, the mounting substrate can be mounted on the upper surface of the base substrate while using the substrate remaining in the peripheral portion as a frame. At this time, by forming a through hole and embedding the contact metal, an electrode that can withstand wire bonding is formed. Therefore, it is possible to provide a device having a new three-dimensional IC structure in which a high-speed and highly-functional device and a highly integrated device are integrated.
【図１】実施例に係る三次元ＩＣ構造デバイスの製造プ
ロセスを示す断面図である。FIG. 1 is a cross-sectional view showing a manufacturing process of a three-dimensional IC structure device according to an example.
【図２】実施例に係る三次元ＩＣ構造デバイスの製造プ
ロセスを示す断面図である。FIG. 2 is a cross-sectional view showing the manufacturing process of the three-dimensional IC structure device according to the example.
【図３】実施例に係る三次元ＩＣ構造デバイスの製造プ
ロセスを示す断面図である。FIG. 3 is a cross-sectional view showing the manufacturing process of the three-dimensional IC structure device according to the example.
【図４】実施例に係る三次元ＩＣ構造デバイスの製造プ
ロセスを示す断面図である。FIG. 4 is a cross-sectional view showing the manufacturing process of the three-dimensional IC structure device according to the example.
【図５】別の実施例に係る三次元ＩＣ構造デバイスの断
面図である。FIG. 5 is a cross-sectional view of a three-dimensional IC structure device according to another embodiment.
【図６】載置用基板１０における枠体としてのＧａＡｓ
基板１１の例を示す図である。FIG. 6 is GaAs as a frame in the mounting substrate 10.
It is a figure which shows the example of the board | substrate 11.
１０…載置用基板 １１…ＧａＡｓ基板 １２…エッチングストップ層 １３…デバイス動作層 １４…デバイス電極 １５…層間絶縁膜 １６…配線 １７…表面保護膜 １８…コンタクトホール １９…コンタクトメタル ２０…ベース用基板 ２１…基板 ２２…集積回路 ２３…コンタクトパッド ３２…ワックス ３３…支持基板 ３５…金ワイヤ Reference numeral 10 ... Mounting substrate 11 ... GaAs substrate 12 ... Etching stop layer 13 ... Device operating layer 14 ... Device electrode 15 ... Interlayer insulating film 16 ... Wiring 17 ... Surface protective film 18 ... Contact hole 19 ... Contact metal 20 ... Base substrate 21 ... Substrate 22 ... Integrated circuit 23 ... Contact pad 32 ... Wax 33 ... Supporting substrate 35 ... Gold wire
Claims (6)
ース用基板と、 基板上にエッチングストップ層とデバイス動作層が形成
され、当該デバイス動作層およびその上面に半導体集積
回路が形成されると共に、前記基板がその周辺部の連続
する少なくとも２辺で残存されるように裏面から選択的
に除去されて前記ベース用基板より大きな凹部が形成さ
れた載置用基板とを備え、 前記凹部に前記ベース用基板が没入されて一体構造をな
し、前記ベース用基板の所定の電極位置と対応して前記
載置用基板の前記エッチングストップ層と前記デバイス
動作層にはスルーホールが形成され、このスルーホール
にはコンタクトメタルが埋め込まれていることを特徴と
する半導体装置。1. A base substrate having a semiconductor integrated circuit formed on an upper surface side, an etching stop layer and a device operation layer formed on the substrate, and a semiconductor integrated circuit formed on the device operation layer and the upper surface thereof. A mounting substrate in which a concave portion larger than the base substrate is formed by selectively removing the substrate from the back surface so that the substrate remains on at least two continuous sides of the peripheral portion thereof, The base substrate is immersed to form an integrated structure, and through holes are formed in the etching stop layer and the device operation layer of the mounting substrate in correspondence with predetermined electrode positions of the base substrate. A semiconductor device characterized in that a contact metal is embedded in the hole.
クトメタルはボンディングパッドを構成し、ここにワイ
ヤボンディングが施されている請求項１記載の半導体装
置。2. The semiconductor device according to claim 1, wherein the contact metal embedded in the through hole constitutes a bonding pad, and wire bonding is applied thereto.
なる半導体で形成されている請求項１記載の半導体装
置。3. The semiconductor device according to claim 1, wherein the base substrate and the mounting substrate are made of different semiconductors.
用基板と一体構造にされた後に除去されている請求項１
記載の半導体装置。4. The peripheral portion of the mounting substrate according to claim 1, which is removed after being integrated with the base substrate.
The semiconductor device described.
載置用基板上に、前記エッチングストップ層と前記デバ
イス動作層を有する別の載置用基板が結合されている半
導体装置。5. A semiconductor device in which the mounting substrate having the semiconductor device according to claim 1 is bonded to another mounting substrate having the etching stop layer and the device operation layer.
基板は上面に半導体集積回路を形成してベース用基板と
なし、他の基板については上面にエッチングストップ層
およびデバイス動作層を形成し上面に半導体集積回路を
形成して載置用基板とする第１の工程と、 前記載置用基板の電極形成位置の前記エッチングストッ
プ層およびデバイス動作層にスルーホールを形成してコ
ンタクトメタルを埋め込む第２の工程と、 前記載置用基板を裏面から周辺部を残してエッチング
し、前記エッチングストップ層を露出させる第３の工程
と、 前記第３の工程で形成された前記載置用基板の凹部に前
記ベース用基板を没入させ、前記コンタクトメタルと前
記ベース用基板のコンタクトメタルを接合させる第４の
工程とを備えることを特徴とする半導体装置の製造方
法。6. A plurality of substrates are prepared, one of which is used as a base substrate by forming a semiconductor integrated circuit on the upper surface, and the other substrate is formed with an etching stop layer and a device operation layer on the upper surface. First, a semiconductor integrated circuit is formed on the upper surface to form a mounting substrate, and a through hole is formed in the etching stop layer and the device operation layer at the electrode forming position of the mounting substrate to form a contact metal. A second step of embedding, a third step of etching the mounting substrate from the backside leaving a peripheral portion to expose the etching stop layer, and a mounting substrate formed in the third step A fourth step of immersing the base substrate in the concave portion of the substrate and joining the contact metal and the contact metal of the base substrate to each other. Manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21095691A JP2943950B2 (en) | 1991-08-22 | 1991-08-22 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21095691A JP2943950B2 (en) | 1991-08-22 | 1991-08-22 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555454A true JPH0555454A (en) | 1993-03-05 |
| JP2943950B2 JP2943950B2 (en) | 1999-08-30 |
Family
ID=16597897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21095691A Expired - Lifetime JP2943950B2 (en) | 1991-08-22 | 1991-08-22 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2943950B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086734A (en) * | 2001-09-12 | 2003-03-20 | Nec Corp | Chip stack structure of csp |
| JP2007250599A (en) * | 2006-03-14 | 2007-09-27 | Disco Abrasive Syst Ltd | Method for producing device package |
| JP2008085371A (en) * | 2007-12-17 | 2008-04-10 | Mitsubishi Electric Corp | Semiconductor device |
| JP2008521213A (en) * | 2004-11-16 | 2008-06-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Devices and methods for making double-sided SOI wafer scale packages with through-via connections |
-
1991
- 1991-08-22 JP JP21095691A patent/JP2943950B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086734A (en) * | 2001-09-12 | 2003-03-20 | Nec Corp | Chip stack structure of csp |
| JP2008521213A (en) * | 2004-11-16 | 2008-06-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Devices and methods for making double-sided SOI wafer scale packages with through-via connections |
| JP2007250599A (en) * | 2006-03-14 | 2007-09-27 | Disco Abrasive Syst Ltd | Method for producing device package |
| JP2008085371A (en) * | 2007-12-17 | 2008-04-10 | Mitsubishi Electric Corp | Semiconductor device |
| JP4593613B2 (en) * | 2007-12-17 | 2010-12-08 | 三菱電機株式会社 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2943950B2 (en) | 1999-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010029427A (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
| US10134636B2 (en) | Methods for producing semiconductor devices | |
| US6790694B2 (en) | High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same | |
| US20170033066A1 (en) | Semiconductor Devices and Methods of Forming Thereof | |
| JP2803408B2 (en) | Semiconductor device | |
| JP5280611B2 (en) | Semiconductor device manufacturing method and device obtained | |
| JP2943950B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2915433B2 (en) | Semiconductor integrated circuit device | |
| JPS6223163A (en) | Hybrid optical ic device | |
| US6048777A (en) | Fabrication of high power semiconductor devices with respective heat sinks for integration with planar microstrip circuitry | |
| JP2000349088A (en) | Semiconductor device and its manufacture | |
| JPH06326330A (en) | Semiconductor device and its manufacture | |
| JP2001267331A (en) | Method of manufacturing semiconductor device | |
| JP3189055B2 (en) | Compound semiconductor device wafer and method of manufacturing the same | |
| JPH065880A (en) | Manufacturing method for semiconductor device | |
| JP2901209B2 (en) | Method for manufacturing semiconductor device | |
| JPH07321343A (en) | Semiconductor device and manufacture thereof | |
| JPH05304190A (en) | Semiconductor device | |
| JPH0992675A (en) | Semiconductor device and its manufacturing method | |
| JPH11150113A (en) | Manufacture of semiconductor device | |
| JPH0777265B2 (en) | Method for manufacturing semiconductor device | |
| JPH0362930A (en) | Manufacture of semiconductor device | |
| JPH0846042A (en) | Formation of viahole | |
| JP2008034704A (en) | Manufacturing method of semiconductor device | |
| JP2576462B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090625 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |