JPH0555158A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0555158A JPH0555158A JP21218391A JP21218391A JPH0555158A JP H0555158 A JPH0555158 A JP H0555158A JP 21218391 A JP21218391 A JP 21218391A JP 21218391 A JP21218391 A JP 21218391A JP H0555158 A JPH0555158 A JP H0555158A
- Authority
- JP
- Japan
- Prior art keywords
- film
- boron
- phosphorus
- doped
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 生産工程を削減することができ、従来に較べ
て生産性の向上を図ることのできる半導体装置の製造方
法を提供する。 【構成】 ガラス基板１の表面に形成されたアモルファ
スシリコン層２のホウ素の非ドーピング領域にフォトレ
ジスト膜３を形成し、この後ホウ素を含む薄膜４を全面
に形成する（ａ）。次に非ドーピング領域のフォトレジ
スト膜３、ホウ素を含む薄膜４を除去する（ｂ）。次に
リンの非ドーピング領域にフォトレジスト膜３を形成
し、この後リンを含む薄膜５を全面に形成する（ｃ）。
次に非ドーピング領域のフォトレジスト膜３、ホウ素を
含む薄膜４を除去する（ｄ）。次に基板１の表面全面に
ＳｉＯ2 膜６をスピンコーティングにより例えば100nm
形成する（ｅ）。次に、エキシマレーザビーム７を走査
する如く照射することにより、ホウ素を含む薄膜４、リ
ンを含む薄膜５およびアモルファスシリコン層２を加熱
する（ｆ）。
て生産性の向上を図ることのできる半導体装置の製造方
法を提供する。 【構成】 ガラス基板１の表面に形成されたアモルファ
スシリコン層２のホウ素の非ドーピング領域にフォトレ
ジスト膜３を形成し、この後ホウ素を含む薄膜４を全面
に形成する（ａ）。次に非ドーピング領域のフォトレジ
スト膜３、ホウ素を含む薄膜４を除去する（ｂ）。次に
リンの非ドーピング領域にフォトレジスト膜３を形成
し、この後リンを含む薄膜５を全面に形成する（ｃ）。
次に非ドーピング領域のフォトレジスト膜３、ホウ素を
含む薄膜４を除去する（ｄ）。次に基板１の表面全面に
ＳｉＯ2 膜６をスピンコーティングにより例えば100nm
形成する（ｅ）。次に、エキシマレーザビーム７を走査
する如く照射することにより、ホウ素を含む薄膜４、リ
ンを含む薄膜５およびアモルファスシリコン層２を加熱
する（ｆ）。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
に関する。
【０００２】
【従来の技術】近年、テレビジョン用のディスプレイ装
置等に、液晶表示装置（ＬＣＤ）が広く用いられてい
る。このような液晶表示装置において、基板上にＴＦＴ
（薄膜トランジスタ）を形成する際、ＣＶＤ等によって
基板上にアモルファスシリコン層を形成し、この後、基
板を加熱炉内に入れて加熱あるいはレーザ光を照射して
加熱することによりアモルファスシリコンを多結晶化
し、しかる後、ポリシリコンの所定領域に順次不純物
（例えばホウ素、リン等）をドープすることが行われて
いる。
置等に、液晶表示装置（ＬＣＤ）が広く用いられてい
る。このような液晶表示装置において、基板上にＴＦＴ
（薄膜トランジスタ）を形成する際、ＣＶＤ等によって
基板上にアモルファスシリコン層を形成し、この後、基
板を加熱炉内に入れて加熱あるいはレーザ光を照射して
加熱することによりアモルファスシリコンを多結晶化
し、しかる後、ポリシリコンの所定領域に順次不純物
（例えばホウ素、リン等）をドープすることが行われて
いる。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな半導体装置の製造工程においても、さらに生産工程
を効率化し、生産性の向上を図ることが当然要求され
る。
うな半導体装置の製造工程においても、さらに生産工程
を効率化し、生産性の向上を図ることが当然要求され
る。
【０００４】本発明は、かかる従来の事情に対処してな
されたもので、生産工程を削減することができ、従来に
較べて生産性の向上を図ることのできる半導体装置の製
造方法を提供しようとするものである。
されたもので、生産工程を削減することができ、従来に
較べて生産性の向上を図ることのできる半導体装置の製
造方法を提供しようとするものである。
【０００５】
【課題を解決するための手段】すなわち、本発明の半導
体装置の製造方法は、基板表面にドーピング物質を含む
膜を所定のパターンに形成する工程と、前記基板をパタ
ーンの保護膜上からレーザにより加熱して前記ドーピン
グ物質をドーピングする工程とを具備したことを特徴と
する。
体装置の製造方法は、基板表面にドーピング物質を含む
膜を所定のパターンに形成する工程と、前記基板をパタ
ーンの保護膜上からレーザにより加熱して前記ドーピン
グ物質をドーピングする工程とを具備したことを特徴と
する。
【０００６】
【作用】上記構成の本発明の半導体装置の製造方法で
は、基板表面にドーピング物質、例えばホウ素、リン等
を含む膜を所定のパターンに形成し、この後、パターン
（ソース、ドレイン）の保護膜上から保護膜を透過する
例えばエキシマレーザ等を照射することによって加熱
し、所定領域に所定のドーピング物質をドーピングす
る。
は、基板表面にドーピング物質、例えばホウ素、リン等
を含む膜を所定のパターンに形成し、この後、パターン
（ソース、ドレイン）の保護膜上から保護膜を透過する
例えばエキシマレーザ等を照射することによって加熱
し、所定領域に所定のドーピング物質をドーピングす
る。
【０００７】したがって、複数種のドーピング物質を1
回の加熱工程でドーピングするとともに、ソース、ドレ
インの保護膜によりプロセスを安定にし、歩留まりを上
げ、生産工程を削減することができる。このため、従来
に較べて生産性の向上を図ることができる。
回の加熱工程でドーピングするとともに、ソース、ドレ
インの保護膜によりプロセスを安定にし、歩留まりを上
げ、生産工程を削減することができる。このため、従来
に較べて生産性の向上を図ることができる。
【０００８】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。
明する。
【０００９】図１は、本発明の一実施例の半導体装置の
製造工程を示すもので、説明を分かり易くするため基板
上にＰチャンネルＦＥＴとＮチャンネルＦＥＴを製造す
る場合の一部分を用いて説明すると、基板、例えばアク
ティブマトリクス型液晶表示装置用のガラス基板１の表
面には、例えばプラズマＣＶＤ等により約350 ℃でアモ
ルファスシリコン層２が形成されている。
製造工程を示すもので、説明を分かり易くするため基板
上にＰチャンネルＦＥＴとＮチャンネルＦＥＴを製造す
る場合の一部分を用いて説明すると、基板、例えばアク
ティブマトリクス型液晶表示装置用のガラス基板１の表
面には、例えばプラズマＣＶＤ等により約350 ℃でアモ
ルファスシリコン層２が形成されている。
【００１０】本実施例では、まず、アモルファスシリコ
ン層２表面のうち、不純物としてホウ素（Ｂ）をドーピ
ングする領域（ホウ素ドーピング領域）を除いて、他の
領域（非ドーピング領域）を覆う如く、レジスト塗布、
露光、現像によりフォトレジスト膜３を形成し、この
後、例えばスピンコーティング装置等によって全面に不
純物としてのホウ素を含む薄膜４を例えば5nm 形成する
（ａ）。
ン層２表面のうち、不純物としてホウ素（Ｂ）をドーピ
ングする領域（ホウ素ドーピング領域）を除いて、他の
領域（非ドーピング領域）を覆う如く、レジスト塗布、
露光、現像によりフォトレジスト膜３を形成し、この
後、例えばスピンコーティング装置等によって全面に不
純物としてのホウ素を含む薄膜４を例えば5nm 形成する
（ａ）。
【００１１】なお、ホウ素を含む薄膜４（および後述す
るリンを含む薄膜５）の形成は、例えばＳｉＯ2 系被膜
形成用塗布液等に不純物を添加して塗布することにより
形成する。ＳｉＯ2 系被膜形成用塗布液は、有機溶剤に
ＳｉＯ2 やＰ、Ｂ等の不純物を溶解したもので、ＳｉＯ
2 濃度と、被塗布基板のスピン回転数を適宜選択するこ
とで、膜厚を自由に制御することができる。ここでは、
ＳｉＯ2 1.5%、回転数5000回転／分、とすることで、5n
m の膜厚を得る。
るリンを含む薄膜５）の形成は、例えばＳｉＯ2 系被膜
形成用塗布液等に不純物を添加して塗布することにより
形成する。ＳｉＯ2 系被膜形成用塗布液は、有機溶剤に
ＳｉＯ2 やＰ、Ｂ等の不純物を溶解したもので、ＳｉＯ
2 濃度と、被塗布基板のスピン回転数を適宜選択するこ
とで、膜厚を自由に制御することができる。ここでは、
ＳｉＯ2 1.5%、回転数5000回転／分、とすることで、5n
m の膜厚を得る。
【００１２】次に、フォトレジスト膜３およびフォトレ
ジスト膜３上に形成されたホウ素を含む薄膜４をレジス
トアッシング装置で除去し、ホウ素ドーピング領域上に
パターニングされたホウ素を含む薄膜４を形成する
（ｂ）。
ジスト膜３上に形成されたホウ素を含む薄膜４をレジス
トアッシング装置で除去し、ホウ素ドーピング領域上に
パターニングされたホウ素を含む薄膜４を形成する
（ｂ）。
【００１３】次に、不純物としてリン（Ｐ）をドーピン
グする領域（リンドーピング領域）を除いて、非ドーピ
ング領域を覆う如くレジスト塗布、露光、現像によりフ
ォトレジスト膜３を形成し、この後、例えばスピンコー
ティング装置等によって、全面に不純物としてのリンを
含む薄膜５を例えば5nm 形成する（ｃ）。
グする領域（リンドーピング領域）を除いて、非ドーピ
ング領域を覆う如くレジスト塗布、露光、現像によりフ
ォトレジスト膜３を形成し、この後、例えばスピンコー
ティング装置等によって、全面に不純物としてのリンを
含む薄膜５を例えば5nm 形成する（ｃ）。
【００１４】しかる後、フォトレジスト膜３およびフォ
トレジスト膜３上に形成されたリンを含む薄膜５をレジ
ストアッシング装置で除去し、リンドーピング領域上に
パターニングされたリンを含む薄膜５を形成する
（ｄ）。
トレジスト膜３上に形成されたリンを含む薄膜５をレジ
ストアッシング装置で除去し、リンドーピング領域上に
パターニングされたリンを含む薄膜５を形成する
（ｄ）。
【００１５】次に、基板１の表面全面にＳｉＯ2 膜を例
えばプラズマＣＶＤにより、例えば100nm 形成する
（ｅ）。
えばプラズマＣＶＤにより、例えば100nm 形成する
（ｅ）。
【００１６】そして、基板１にエキシマレーザビーム７
を走査する如くＳｉＯ2 膜を透過して照射することによ
り、ホウ素を含む薄膜４、リンを含む薄膜５およびアモ
ルファスシリコン層２を加熱する。これにより、アモル
ファスシリコン層２は多結晶化され、また、所定のドー
ピング領域にホウ素およびリンがドーピングされる
（ｆ）。
を走査する如くＳｉＯ2 膜を透過して照射することによ
り、ホウ素を含む薄膜４、リンを含む薄膜５およびアモ
ルファスシリコン層２を加熱する。これにより、アモル
ファスシリコン層２は多結晶化され、また、所定のドー
ピング領域にホウ素およびリンがドーピングされる
（ｆ）。
【００１７】なお、上記工程において、エキシマレーザ
ビーム７は、その単位面積当りの強度が好ましくは200
〜300 ミリジュール／平方センチ、例えば250 ミリジュ
ール／平方センチとなるよう設定する。また、アニーリ
ングを実施するため、上記エキシマレーザビーム７のエ
ネルギーより低いエネルギー好ましくは100 〜200 ミリ
ジュール／平方センチ、例えば150 ミリジュール／平方
センチのエキシマレーザビームを、上記エキシマレーザ
ビーム７の前あるいは後または前後に設け、エキシマレ
ーザビーム７の照射の前後にこのエネルギーの比較的低
いエキシマレーザビームを照射するようにしてもよい。
このようにすれば、アモルファスシリコン層２の多結晶
化が、より良好に行われる。
ビーム７は、その単位面積当りの強度が好ましくは200
〜300 ミリジュール／平方センチ、例えば250 ミリジュ
ール／平方センチとなるよう設定する。また、アニーリ
ングを実施するため、上記エキシマレーザビーム７のエ
ネルギーより低いエネルギー好ましくは100 〜200 ミリ
ジュール／平方センチ、例えば150 ミリジュール／平方
センチのエキシマレーザビームを、上記エキシマレーザ
ビーム７の前あるいは後または前後に設け、エキシマレ
ーザビーム７の照射の前後にこのエネルギーの比較的低
いエキシマレーザビームを照射するようにしてもよい。
このようにすれば、アモルファスシリコン層２の多結晶
化が、より良好に行われる。
【００１８】このようなエキシマレーザビーム７の照射
は、例えば図２に示すような装置によって実施する。す
なわち、この装置は、上面に基板１を保持し、Ｘ−Ｙ方
向に移動自在とされた載置台１０と、エキシマレーザ光
源１１からのエキシマレーザビーム７を3 つのエキシマ
レーザビーム７ａ、７ｂ、７ｃに分割するためのハーフ
ミラー１２、１３およびミラー１４と、ホモジナイザー
１５、１６、１７とから構成されている。なお、ホモジ
ナイザー１５、１６、１７は、ガウス分布となるエキシ
マレーザビーム７ａ、７ｂ、７ｃを、均一な矩形状のエ
ネルギー分布に変換するためのものである。この装置の
場合、エキシマレーザビーム７ａ、７ｃは、その単位面
積当りの強度が、好ましくは100 〜200 ミリジュール／
平方センチ、例えば150 ミリジュール／平方センチとさ
れ、エキシマレーザビーム７ｂは、その単位面積当りの
強度が好ましくは200 〜300 ミリジュール／平方セン
チ、例えば250 ミリジュール／平方センチとなるようハ
ーフミラー１２、１３の反射率等が設定されている。そ
して、載置台１０を走査する如く駆動することにより、
基板１上の各部に、エキシマレーザビーム７ａ、７ｂ、
７ｃがこの順で順次照射されるよう構成されており、ア
モルファスシリコン層２の多結晶化、不純物のドーピン
グ、アニーリングが順次行われるよう構成されている。
なお、1 種類のエネルギーのレーザビームを照射する場
合は、ハーフミラー１２、１３等を除いた同様な装置で
行うことができる。
は、例えば図２に示すような装置によって実施する。す
なわち、この装置は、上面に基板１を保持し、Ｘ−Ｙ方
向に移動自在とされた載置台１０と、エキシマレーザ光
源１１からのエキシマレーザビーム７を3 つのエキシマ
レーザビーム７ａ、７ｂ、７ｃに分割するためのハーフ
ミラー１２、１３およびミラー１４と、ホモジナイザー
１５、１６、１７とから構成されている。なお、ホモジ
ナイザー１５、１６、１７は、ガウス分布となるエキシ
マレーザビーム７ａ、７ｂ、７ｃを、均一な矩形状のエ
ネルギー分布に変換するためのものである。この装置の
場合、エキシマレーザビーム７ａ、７ｃは、その単位面
積当りの強度が、好ましくは100 〜200 ミリジュール／
平方センチ、例えば150 ミリジュール／平方センチとさ
れ、エキシマレーザビーム７ｂは、その単位面積当りの
強度が好ましくは200 〜300 ミリジュール／平方セン
チ、例えば250 ミリジュール／平方センチとなるようハ
ーフミラー１２、１３の反射率等が設定されている。そ
して、載置台１０を走査する如く駆動することにより、
基板１上の各部に、エキシマレーザビーム７ａ、７ｂ、
７ｃがこの順で順次照射されるよう構成されており、ア
モルファスシリコン層２の多結晶化、不純物のドーピン
グ、アニーリングが順次行われるよう構成されている。
なお、1 種類のエネルギーのレーザビームを照射する場
合は、ハーフミラー１２、１３等を除いた同様な装置で
行うことができる。
【００１９】すなわち、本実施例方法によれば、エキシ
マレーザビーム７をソース、ドレインの保護膜ＳｉＯ2
膜上から1 回のみ走査、照射することによって、所定領
域に対するホウ素およびリンのドーピングと、アモルフ
ァスシリコン層２の多結晶化を行うことができる。した
がって、従来に較べて生産工程を削減することができ、
プロセスを安定し歩留まりを上げ、生産性の向上を図る
ことができる。なお、基板は、ガラス基板に限らずシリ
コンウエハでもよい。
マレーザビーム７をソース、ドレインの保護膜ＳｉＯ2
膜上から1 回のみ走査、照射することによって、所定領
域に対するホウ素およびリンのドーピングと、アモルフ
ァスシリコン層２の多結晶化を行うことができる。した
がって、従来に較べて生産工程を削減することができ、
プロセスを安定し歩留まりを上げ、生産性の向上を図る
ことができる。なお、基板は、ガラス基板に限らずシリ
コンウエハでもよい。
【００２０】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、生産工程を削減することがで
き、従来に較べて生産性の向上を図ることができる。
置の製造方法によれば、生産工程を削減することがで
き、従来に較べて生産性の向上を図ることができる。
【図１】本発明の一実施例の半導体装置の製造方法を説
明するための図。
明するための図。
【図２】本発明の一実施例に用いるレーザ照射装置の構
成を示す図。
成を示す図。
１ ガラス基板 ２ アモルファスシリコン層 ３ フォトレジスト膜 ４ ホウ素を含む薄膜 ５ リンを含む薄膜 ６ ＳｉＯ2 膜 ７ エキシマレーザビーム
Claims (1)
- 【請求項１】 基板表面にドーピング物質を含む膜を所
定のパターンに形成する工程と、 前記基板をパターンの保護膜上からレーザにより加熱し
て前記ドーピング物質をドーピングする工程とを具備し
たことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21218391A JP2999863B2 (ja) | 1991-08-23 | 1991-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21218391A JP2999863B2 (ja) | 1991-08-23 | 1991-08-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555158A true JPH0555158A (ja) | 1993-03-05 |
| JP2999863B2 JP2999863B2 (ja) | 2000-01-17 |
Family
ID=16618297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21218391A Expired - Fee Related JP2999863B2 (ja) | 1991-08-23 | 1991-08-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2999863B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7273427B2 (en) | 2000-03-24 | 2007-09-25 | Bridgestone Sports Co., Ltd | Method and system for selecting a golf club |
| CN105489479A (zh) * | 2014-10-03 | 2016-04-13 | 东京应化工业株式会社 | 半导体基板的制造方法 |
| CN106057660A (zh) * | 2015-04-03 | 2016-10-26 | 东京应化工业株式会社 | 半导体衬底的制造方法 |
| JP2017011252A (ja) * | 2014-10-03 | 2017-01-12 | 東京応化工業株式会社 | 半導体基板の製造方法 |
-
1991
- 1991-08-23 JP JP21218391A patent/JP2999863B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7273427B2 (en) | 2000-03-24 | 2007-09-25 | Bridgestone Sports Co., Ltd | Method and system for selecting a golf club |
| CN105489479A (zh) * | 2014-10-03 | 2016-04-13 | 东京应化工业株式会社 | 半导体基板的制造方法 |
| KR20160040433A (ko) * | 2014-10-03 | 2016-04-14 | 도오꾜오까고오교 가부시끼가이샤 | 반도체 기판의 제조 방법 |
| JP2017011252A (ja) * | 2014-10-03 | 2017-01-12 | 東京応化工業株式会社 | 半導体基板の製造方法 |
| CN106057660A (zh) * | 2015-04-03 | 2016-10-26 | 东京应化工业株式会社 | 半导体衬底的制造方法 |
| JP2016197714A (ja) * | 2015-04-03 | 2016-11-24 | 東京応化工業株式会社 | 半導体基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2999863B2 (ja) | 2000-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794673B2 (en) | Plastic substrate for a semiconductor thin film | |
| US8710507B2 (en) | Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film | |
| US6506669B1 (en) | Method of fabricating a thin film transistor | |
| JP3254072B2 (ja) | 半導体装置の作製方法 | |
| US20040134417A1 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JPH114001A (ja) | 半導体装置およびその作製方法 | |
| JP4312741B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JPS622531A (ja) | 半導体装置の製造方法 | |
| JP3026520B2 (ja) | 液晶表示装置の製造装置 | |
| JPH0555158A (ja) | 半導体装置の製造方法 | |
| JP2004006703A (ja) | 半導体のアニールおよびドーピングのための処理方法ならびにその装置 | |
| JP3890270B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6127210A (en) | Manufacturing method of CMOS thin film semiconductor device and CMOS thin film semiconductor device manufactured thereby | |
| JP3027013B2 (ja) | 半導体における不純物のドーピング方法および半導体装置の製造方法 | |
| WO2017133094A1 (zh) | 一种阵列基板的制造方法 | |
| JPH0773094B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JP2000216129A (ja) | 膜表面浄化方法及びその装置 | |
| JP3430743B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR19990079553A (ko) | 박막트랜지스터 제조방법 | |
| JP2001144303A (ja) | アクティブマトリクス表示装置及びその作製方法 | |
| JPH08340117A (ja) | 薄膜半導体装置の製造方法 | |
| JP2000036464A (ja) | 薄膜半導体装置の製造方法 | |
| JPH09116166A (ja) | 薄膜半導体装置の製造方法 | |
| JP2002025906A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991026 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |