JPH0553970A - ダイレクトメモリアクセス方式 - Google Patents
ダイレクトメモリアクセス方式Info
- Publication number
- JPH0553970A JPH0553970A JP21256591A JP21256591A JPH0553970A JP H0553970 A JPH0553970 A JP H0553970A JP 21256591 A JP21256591 A JP 21256591A JP 21256591 A JP21256591 A JP 21256591A JP H0553970 A JPH0553970 A JP H0553970A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- main storage
- data
- buffer memory
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【構成】 主記憶装置４と周辺デバイス５との間にバッ
ファメモリ７を挿入する。バッファメモリ７はバッファ
メモリ制御回路６によって制御される。 【効果】 主記憶装置の使用効率が向上する。
ファメモリ７を挿入する。バッファメモリ７はバッファ
メモリ制御回路６によって制御される。 【効果】 主記憶装置の使用効率が向上する。
Description
【０００１】
【産業上の利用分野】本発明はダイレクトメモリアクセ
ス方式に関する。
ス方式に関する。
【０００２】
【従来の技術】従来のダイレクトメモリアクセス方式
は、図２に示すように、ダイレクトメモリアクセス方式
によりデータの送受信を要求する周辺デバイス５と、ダ
イレクトメモリアクセス時に主記憶装置４のアドレス等
を生成するアクセスコントローラ１と、主記憶装置４の
バスを管理するバスコントローラ２と、主記憶制御回路
３と、主記憶装置４とを有している。
は、図２に示すように、ダイレクトメモリアクセス方式
によりデータの送受信を要求する周辺デバイス５と、ダ
イレクトメモリアクセス時に主記憶装置４のアドレス等
を生成するアクセスコントローラ１と、主記憶装置４の
バスを管理するバスコントローラ２と、主記憶制御回路
３と、主記憶装置４とを有している。
【０００３】周辺デバイス５がデータの送受信をアクセ
スコントローラ１に要求すると、アクセスコントローラ
１は主記憶のバスの使用権をバスコントローラ２に要求
する。主記憶装置４のデータバス使用権が得られると、
アクセスコントローラ１は周辺デバイス５と主記憶装置
がデータを送受信するための制御信号を出力する。主記
憶制御回路２はコントローラ３が出力するアドレス，コ
マンド信号により、主記憶装置４の制御を行なう。主記
憶装置４から読み出されたデータは周辺デバイス５に転
送され、周辺デバイス５から入力されるデータは主記憶
装置４に書き込まれる。
スコントローラ１に要求すると、アクセスコントローラ
１は主記憶のバスの使用権をバスコントローラ２に要求
する。主記憶装置４のデータバス使用権が得られると、
アクセスコントローラ１は周辺デバイス５と主記憶装置
がデータを送受信するための制御信号を出力する。主記
憶制御回路２はコントローラ３が出力するアドレス，コ
マンド信号により、主記憶装置４の制御を行なう。主記
憶装置４から読み出されたデータは周辺デバイス５に転
送され、周辺デバイス５から入力されるデータは主記憶
装置４に書き込まれる。
【０００４】
【発明が解決しようとする課題】この従来のダイレクト
メモリアクセス方式では主記憶装置と周辺デバイスがデ
ータの送受信を実施している間、中央処理演算装置等ダ
イレクトメモリアクセスコントローラ以外の主記憶装置
のデータバス使用権を持っているコントローラが主記憶
装置を使用することができず、主記憶装置の使用効率が
悪いという問題点があった。
メモリアクセス方式では主記憶装置と周辺デバイスがデ
ータの送受信を実施している間、中央処理演算装置等ダ
イレクトメモリアクセスコントローラ以外の主記憶装置
のデータバス使用権を持っているコントローラが主記憶
装置を使用することができず、主記憶装置の使用効率が
悪いという問題点があった。
【０００５】また、周辺デバイスは主記憶装置に比べて
データ転送速度に時間を要するため、連続してダイレク
トメモリアクセスでデータを送受信する場合、中央処理
演算装置は長い時間、主記憶装置の使用権を得ることが
できず、装置全体の性能も低下してしまうという問題点
があった。
データ転送速度に時間を要するため、連続してダイレク
トメモリアクセスでデータを送受信する場合、中央処理
演算装置は長い時間、主記憶装置の使用権を得ることが
できず、装置全体の性能も低下してしまうという問題点
があった。
【０００６】
【課題を解決するための手段】本発明のダイレクトメモ
リアクセス方式は、ダイレクトメモリアクセス専用のバ
ッファメモリと、前記バッファメモリを制御する回路と
を含んで構成される。
リアクセス方式は、ダイレクトメモリアクセス専用のバ
ッファメモリと、前記バッファメモリを制御する回路と
を含んで構成される。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック図である。
周辺デバイス５がデータの送受信をアクセスコントロー
ラ１に要求すると、アクセスコントローラ１は主記憶装
置４のデータバス使用権をバスコントローラ２に要求す
る。主記憶装置４の使用権が得られると、アクセスコン
トローラ１は主記憶装置４をアクセスするためのアドレ
ス，コマンド信号を出力する。
る。図１は本発明の一実施例を示すブロック図である。
周辺デバイス５がデータの送受信をアクセスコントロー
ラ１に要求すると、アクセスコントローラ１は主記憶装
置４のデータバス使用権をバスコントローラ２に要求す
る。主記憶装置４の使用権が得られると、アクセスコン
トローラ１は主記憶装置４をアクセスするためのアドレ
ス，コマンド信号を出力する。
【０００８】アクセスコントローラ１の出力する信号に
より主記憶制御回路２とバッファメモリ制御回路６が同
時に動作し、データの送受信は主記憶装置４とバッファ
メモリ７の間で高速に実施される。主記憶装置とバッフ
ァメモリ７のデータの送受信完了後、バスコントローラ
２は主記憶の使用権を開放するとともにバッファメモリ
制御回路６はひき続きバッファメモリ７と周辺デバイス
５のデータの送受信を実施する。
より主記憶制御回路２とバッファメモリ制御回路６が同
時に動作し、データの送受信は主記憶装置４とバッファ
メモリ７の間で高速に実施される。主記憶装置とバッフ
ァメモリ７のデータの送受信完了後、バスコントローラ
２は主記憶の使用権を開放するとともにバッファメモリ
制御回路６はひき続きバッファメモリ７と周辺デバイス
５のデータの送受信を実施する。
【０００９】
【発明の効果】以上説明したように本発明のダイレクト
メモリアクセス方式は、主記憶装置と周辺デバイスのデ
ータの送受信をバッファメモリを介して実施するので、
ダイレクトメモリアクセスコントローラが主記憶装置を
使用する時間が短かくなり、また周辺デバイスのデータ
転送スピードに左右されないという効果がある。
メモリアクセス方式は、主記憶装置と周辺デバイスのデ
ータの送受信をバッファメモリを介して実施するので、
ダイレクトメモリアクセスコントローラが主記憶装置を
使用する時間が短かくなり、また周辺デバイスのデータ
転送スピードに左右されないという効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】従来の一例を示すブロック図である。
１ アクセスコントローラ ２ バスコントローラ ３ 主記憶制御回路 ４ 主記憶装置 ５ 周辺デバイス ６ バッファメモリ制御回路 ７ バッファメモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中澤 浩一 新潟県柏崎市大字安田7546番地新潟日本電 気株式会社内
Claims (1)
- 【請求項１】 ダイレクトメモリアクセス専用のバッフ
ァメモリと前記バッファメモリを制御する制御回路を備
えることを特徴とするダイレクトメモリアクセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21256591A JPH0553970A (ja) | 1991-08-26 | 1991-08-26 | ダイレクトメモリアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21256591A JPH0553970A (ja) | 1991-08-26 | 1991-08-26 | ダイレクトメモリアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553970A true JPH0553970A (ja) | 1993-03-05 |
Family
ID=16624811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21256591A Pending JPH0553970A (ja) | 1991-08-26 | 1991-08-26 | ダイレクトメモリアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553970A (ja) |
-
1991
- 1991-08-26 JP JP21256591A patent/JPH0553970A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850007129A (ko) | 버스제어수단을 갖춘 마이크로 컴퓨터 시스템 | |
| WO2001050216A2 (en) | Communication bus for a multi-processor system | |
| JPH0553970A (ja) | ダイレクトメモリアクセス方式 | |
| JPS636893B2 (ja) | ||
| KR100367084B1 (ko) | 실시간 고속의 데이터 처리용 디엠에이 제어기 및 제어방법 | |
| JPH0715670B2 (ja) | デ−タ処理装置 | |
| JPH087738B2 (ja) | エンディアン変換方式 | |
| JPS6120167A (ja) | デ−タ記憶装置 | |
| JPH087694B2 (ja) | 割込制御方式 | |
| JPS61134862A (ja) | Ｃｐｕウエイト時間制御方式 | |
| KR960014177B1 (ko) | 병렬데이터처리시스템의 데이터통신장치 | |
| JP3277016B2 (ja) | データ送受信装置 | |
| JPS6213688B2 (ja) | ||
| JPH03219359A (ja) | インタフェース回路 | |
| JPH0471224B2 (ja) | ||
| JPS60147864A (ja) | マイクロコンピユ−タ装置 | |
| JPS5932025A (ja) | 双方向バス拡張方式 | |
| JPH0438555A (ja) | プロセッサ間通信方式 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPS5953929A (ja) | デ−タ転送装置 | |
| JPH05265923A (ja) | データ転送装置 | |
| JPS6214252A (ja) | 装置間制御信号授受方式 | |
| JPS6058747A (ja) | 蓄積交換機における同報通信方式 | |
| SU642771A1 (ru) | Устройство дл управлени обменом информации из блоков пам ти | |
| JPS57187730A (en) | Direct memory access system |