JPS6214252A - 装置間制御信号授受方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一対の回路装置間で割込み信号等の制御信号
を相互に授受する制御信号授受方式に関し、特に１回路
装置間の制御信号用接続線の所要本数を削減し得るよう
にしたものである。

〔従来の技術〕

従来、一対の回路装置間で割込み信号等の制御信号を相
互に授受する場合には、各回路装置内にそれぞれ制御信
号発生回路を設置していたので。

各回路の構成がともに複雑となるのみならず、相互間の
制御信号線が各制御系統毎に２木ずつ必要であった・ したがって、制御信号の種類が増えて制御系統が増大し
たときには、極めて多数の制御信号線を必要とすること
になり、回路装置間に要する接続線材の量が増大するの
みならず、相互間の接続が複雑となる欠点があった。

〔発明が解決しようとする問題点〕

そこで、本発明の目的は、１−述の欠点を除去し、制御
信号線の本数を減少させることができるように適切に構
成した装置間制御信号授受方式を提供することにある。

〔問題点を解決するためのｆ段〕

本発明においては、１−述した問題点を解決するために
、デュアルポートメモリ回路内に制御信号発生回路を設
け、一方の回路装置からデュアルポートメモリ回路に対
する所定データの書込みの処理を行なうことによって制
御信号発生回路から制御信号を発生させ、回路装置の他
方から制御信号発生回路に対する読＋１１１．処理を行
って、制御信号発生回路から制御信号の読出しを行うこ
とにより、一対の回路装置間で制御信号の授受を行うよ
うに構成する。

〔作　　用〕

したがって、本発明によれば、回路装置間に設ける制御
信号線の所要本数を大幅に削減することができる。

〔実　施　例〕

以ドに図面を参照して実施例につき本発明の詳細な説明
する。

まず、従来方式による制御上１Ｓ授受の回路構成の例を
第３図に示す。

第３図示の従来構成においては、回路袋２１（＾）ｌお
よび回路装置（Ｂ）２はそれぞれ３系統のブロックから
構成されている。

第１は、デュアルポートメモリに対するデータの書込み
または読出しを行なうブロックである。

このブロックにおいては、回路装置（＾）１はデュアル
ポートメモリ制御回路（Ａ）３およびデ。

アルポートメモリ回路４を備えており、また、回路装置
（Ｂ）２はデュアルポートメモリ制御回路（Ｂ）５を備
えている。したがって、このブロックにおける回路装置
（＾）ｌと回路装置（Ｂ）２との接続は、回路装置ｔ（
Ｂ）２内のデュアルポートメモリ制御回路（Ｂ）５から
の読出し信号線１０３および書込み信号線１０４によっ
て行なわれる。

第２は、回路装置（Ａ）　１から回路装置（Ｂ）２へ制
御信号を授与するブロックである。

このブロックにおいては１回路装置（Ａ）１は制御信号
起動回路　（Ａ）６および制御信号発生回路（Ａ）７を
備えており、また、回路装置（Ｂ）２は制御信号判別回
路（Ｂ）８を備えている。したがって、このブロックに
おける回路装置（Ａ）　１と回路装置（Ｂ）２との接続
は、回路装置（Ａ）　ｌ内の制御信号発生器Ｍ（Ａ）７
からの制御信号線（Ａ）　ｔ０８によって行なわれる。

第３は、回路装置（Ｂ）２から回路装置（Ａ）　ｌへ制
御信号を授与するブロックである。

このブロックにおいては、回路袋！（Ｂ）２は制御信号
起動回路（Ｂ）１１および制御信号発生回路（Ｂ）１０
を備えており、また、回路装置（Ａ）■は制御信号判別
回路（Ａ）９を備えている。したがって、このブロック
における回路装置（Ａ）　ｌと回路装置ｔ　（Ｂ）２と
の接続は、回路装置（Ｂ）２の制御信号発生回路（Ｂ）
１０からの制御信号線（Ｂ）１０７によって行なわれる
。

なお、図示の回路構成では、回路装置間の制御系統が一
系統の場合を示しているが、制御系統の数が増えた場合
には、制御信号線の本数は系統数の２倍ずつ増大するこ
とになる。

本発明制御信号授受方式においては、このように制御信
号線の本数が増大することがないようにすべく、デュア
ルポートメモリを備えた方の回路装置内に、双方の回路
装置に必要な制御信号発生回路をまとめて設け、各回路
装置からデュアルポートメモリへの読出しまたは書込み
の処理を行なう操作のみによって制御信号を発生させる
ように構成し、それによって、回路装置間を接続すべき
制御信号線の所要本数を大幅に減少させる。

本発明方式による制御信号授受の一実施例の回路構成を
第１図に示す。

第１図示の回路構成においては、制御信号用起動回路６
および１１並びに制御信号発生回路７および！０をまと
めて、一方の回路装置Ｉ（＾）ｌ内のデュアルポートメ
モリ回路４のレジスタ領域に設け、制御信号２０７およ
び２１０の発生を、デュアルポートメモリ回路４に対す
る書込みまたは読出しを実行することによって行なう。

すなわち、回路装置ｔ（Ａ）１から回路装置ｔ　（Ｂ）
２へ制御信号を送出する場合には、回路装置ｆ（Ａ）１
のデュアルポートメモリ制御回路（Ａ）３からアクセス
信号（Ａ）２０＋をデュアルポートメモリ回路４および
接続線　（Ａ）２０５を介して制御信号起動回路（Ａ）
６に供給する。その制御信号起動回路（＾）６からは起
動信号（＾）２０６を制御信号発生回路　（＾）７に送
出することにより、制御信号（Ａ）２０７を発生させる
。その制御信号（Ａ）２０７は、回路装置（Ｂ）２内の
制御信号判別回路（Ｂ）８に供給されて、制御信号の到
達を知らせる。

一方、回路装ｍ１（Ｂ）２から回路装置（Ａ）１へ制御
信号を送出する場合には、回路装置（Ｂ）２のデュアル
ポートメモリ制御回路（Ｂ）５からアクセス信号（Ｂ）
２０３をデュアルポートメモリ回路４および接続線２０
８を介して、制御信号起動回路（Ｂ）１１に送出する。

その制御信号起動回路１１からは起動信号（Ｂ）２０９
を制御信号発生回路（Ｂ）１０に供給することにより、
制御信号（Ｂ）２１０を発生させる。

その制御信号（Ｂ）２１０は、直接に制御信号判別回路
（Ａ）９に供給され、制御信号の到達を知らせる。

すなわち、制御信号（Ｂ）２１０の制御信号判別回路（
Ａ）９に対する供給は従来のように接続線を要すること
なく、回路装ａｉ（Ａ）ｌの内部で行なうことができる
。

したがって、本実施例では、回路装置（Ａ）ｌと回路装
置ｔ（Ｂ）２との間の制御信号線の本数を１／２に削減
することができる。

つぎに、第１図に示した回路構成をさらに発展させた本
発明による回路構成の実施例を第２図に示す。

第２図示の回路構成は第１図に示した回路構成とほぼ同
様であるが、本実施例では、回路装置（Ａ）　ｌ　と回
路装置（Ｂ）２との間には制御信号線が全く存在してお
らず、デュアルポートメモリ４をアクセスするための読
出しおよび書込みの信号線３０３および３０４が接続さ
れているのみである。

ここで、回路装置（Ａ）　ｌから回路装置（Ｂ）２へ制
御信号を送出する場合について説明すると１回路装置１
（Ａ）１においては、デュアルポートメモリ制御回路（
Ａ）３からアクセス信号（＾）３０１をデュアルポート
メモリ剛１および接続線（Ａ）　３０５を介して制御信
号起動回路（Ａ）６に供給する。その制御信号起動回路
（Ａ）６からは起動信号（Ａ）　３０Ｂを制御信号発生
回路（Ａ）７に供給することによって疑似制御信号（Ａ
）　３０７を発生させる。

その疑似制御信号（Ａ）　３０？は、回路装置（Ｂ）２
からのデュアルポートメモリ回路４に対する読出し処理
により、アクセス信号（Ｂ’　）　３０３として、デュ
アルポートメモリ制御回路（Ｂ）５に供給される。その
デュアルポートメモリ制御回路（Ｂ）５においては、供
給された疑似制御信号（Ａ）　３０７の状態を実制御信
号（Ｂ）　３１４として制御信号判別回路（Ｂ）８に供
給する。

制御信号判別回路（Ｂ）８においては、その実制御信号
（Ｂ）　３１４の状態を判別することによって回路装置
（Ａ）　１からの制御信号の到達を知る。

つぎに、回路装置（Ｂ）２から回路装置（Ａ）　１へ制
御信号を送出する場合について説明すると、回路装置１
（Ｂ）２においては、デュアルポートメモリ制御回路（
Ｂ）５からアクセス信号（Ｂ）　３０４をデュアルポー
トメモリ回路４および接続線（Ｂ）　３０９を介して制
御信号起動回路（Ｂ）　１１に供給する。その制御信号
起動回路（Ｂ）　１１からは起動信号（Ｂ）３１０を制
御信号発生回路（Ｂ）　１０に供給することによって疑
似制御信号（Ｂ）　３１１を発生さゼる。その疑似制御
信号（Ｂ）　３１１は回路装置（Ａ）　１からのデュア
ルポートメモリ回路４に対する読出し処理により、アク
セス信号（Ａ’　）　３０２を介してデュアルポートメ
モリ制御回路（Ａ）３に供給される。そのデュアルポー
トメモリ制御回路（Ａ）３においては、供給された疑似
制御信号（Ｂ）　３１１の状態を実制御信号（Ａ）　３
１３として制御信号判別回路（Ａ）８に供給する。

その制御信号判別回路（Ａ）　１１　においては、その
実制御信号（Ａ）　３１３の状態を判別することによっ
て回路装置（Ｂ）２からの制御信号の到達を知る。

〔発明の効果〕

以ｌ−の説明から明らかなように、本発明によれば、一
対の回路装置のいずれかに内蔵したデュアルポートメモ
リ回路の領域に制御信号発生回路を設けてその制御信号
の発生動作の起動および伝達をデュアルポートメモリ回
路に対するデータの書込みまたは読出しの処理によって
行なうことにより、回路装置間に設ける制御信号線の所
要本数を大幅に削減し得るという格別の効果が得られる
。

【図面の簡単な説明】

第１図は本発明方式による制御信号授受の一実施例の回
路構成を示すブロック図、 第２図は同じくその制御信号授受の他の実施例の回路構
成を示すブロック線図、 第３図は従来方式による制御信号授受の回路構成の例を
示すブロック線図である。 ｌ・・・回路装Ｎ　（Ａ）、 ２・・・回路装置（Ｂ）。 ３．５・・・デュアルポートメモリ制御回路ｔ （Ａ）、（Ｂ）　　、 ４・・・デュアルポートメモリ回路、 ６．１１・・・制御信号起動回路（Ａ）、（ロ）、７、
ｌＯ・・・制御信号発生回路（Ａ）、（Ｂ）、８．９・
・・制御信号判別回路（Ｂ）、（Ａ）　。

Claims (1)

【特許請求の範囲】
1. いずれかに内蔵したデュアルポートメモリ回路を共有す
   る一対の回路装置間で相互に制御信号を授受する制御信
   号授受方式において、前記デュアルポートメモリ回路内
   に制御信号発生回路を設け、前記回路装置の一方から前
   記デュアルポートメモリ回路に対する所定データの書込
   みの処理を行なうことによって前記制御信号発生回路か
   ら制御信号を発生させ、前記回路装置の他方から前記制
   御信号発生回路に対する読出し処理を行って、前記制御
   信号発生回路から前記制御信号の読出しを行うことによ
   り、前記一対の回路装置間で前記制御信号の授受を行う
   ようにしたことを特徴とする装置間制御信号授受方式。