JPH0553553A - 連続フレームの画面切替方式 - Google Patents

連続フレームの画面切替方式

Info

Publication number
JPH0553553A
JPH0553553A JP3234109A JP23410991A JPH0553553A JP H0553553 A JPH0553553 A JP H0553553A JP 3234109 A JP3234109 A JP 3234109A JP 23410991 A JP23410991 A JP 23410991A JP H0553553 A JPH0553553 A JP H0553553A
Authority
JP
Japan
Prior art keywords
display
image memory
processors
screen
continuous frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3234109A
Other languages
English (en)
Inventor
Ikuo Oya
伊久雄 大宅
隆義 ▲吉▼田
Takayoshi Yoshida
Yasushi Wauke
康 和宇慶
Nobuyuki Moriya
信行 守谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3234109A priority Critical patent/JPH0553553A/ja
Publication of JPH0553553A publication Critical patent/JPH0553553A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 連続フレ−ムの画面情報を高速かつ滑らかに
表示するための簡単な処理方式を提供する。 【構成】 連続フレ−ム画像情報1−1と、N個のディ
スプレイプロセッサ1−2と、それに対応したN個の画
像メモリ1−3と、カウンタ1−4を持つビデオ発生器
1−5と、CRTディスプレイ1−6と、各プロセッサ
間を接続するル−プ型ネットワ−クの信号線1−7と、
タイマ1−8で構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、連続したフレ−ムの画
面情報を高速に画像生成する連続フレ−ムの画像切替方
式に関するものである。
【0002】
【従来技術】パ−ソナルコンピュ−タやワ−クステ−シ
ョンのマンマシン・インタフェ−ス部を構成するに当
り、コンピュ−タにより画像生成を行うコンピュ−タグ
ラフィックス技術が有力となってきた。従来の技術によ
るパソコンやワ−クステ−ションにおける画像生成処理
部の構成ブロックを図3に示す。ディスプレイプロセッ
サ3−2は、画面情報3−1から画像を構成する表示要
素(線、ポリゴン、文字等)の集合を画像メモリ3−3
に展開する画素化処理を行う。画像メモリ3−3は、通
常1画面分の内容が用意される。画面メモリ3−3上の
デ−タは、ビデオ発生器3−4により一定の周期で読み
だされCRTディスプレイ3−5上に表示される。
【0003】連続フレ−ム画像情報3−1は、図4に示
すように以下の手順で行われる。 フレ−ムi用に画像メモリを初期化し、画面をクリア
する。 フレ−ムiの全表示要素を画像メモリ3−3に展開す
る。 ビデオ発生器3−4を通してCRTディスプレイ3−
5上に一定時間表示した後、次のフレ−ムi+1の処理
を行うために戻る。全フレ−ムが終了するまで上記
を繰り返す。
【0004】以上の表示方式では、表示要素の展開過程
が画面上に現れ、完成画面の表示時間が短くなり(図4
のtDi)、連続的なフレ−ム間の変化が見づらくな
る。この欠点は、ダブルバッファ法の採用により解消さ
れてきた。図5はその構成を示すブロック図である。こ
こでは2画面分の画像メモリa5−3、画像メモリb5
−4を持つ。ビデオ発生器5−5は、ディスプレイプロ
セッサ5−2の指示により、画像メモリa5−3,又は
画像メモリb5−4からデ−タを読み表示する。
【0005】上記ダブルバッファ法における連続フレ−
ムの表示処理手順を図6に示す。ディスプレイプロセッ
サ5−2はビデオ発生器5−5に画像メモリb5−4か
らの表示選択を指示した後、i番目のフレ−ムに関する
表示要素を画像メモリa5−3に展開する。画像メモリ
a5−3に表示デ−タが作成された後、ディスプレイプ
ロセッサ5−2はビデオ発生器5−5に表示画面を画像
メモリa5−3に切替るよう指示する。
【0006】そして次のフレ−ムi+1の表示要素を、
今度は画像メモリb5−4に展開する。このように交互
に表示画面を画像メモリa5−3と画像メモリb5−4
の間で切替、バックグランドで表示デ−タの展開を行う
ことにより、連続フレ−ムの滑らかな表示が可能とな
る。ダブルバファ法での、画面切替と表示要素展開処理
の同期制御は、ディスプレイプロセッサ5−2が集中的
に管理実行する。
【0007】
【発明が解決しようとする課題】しかしながら、図6か
ら明らかなように、ダブルバッファ法での1フレ−ム表
示時間は、フレ−ムデ−タを画像メモリに展開する時間
(=tGi)より短くすることは出来ない。従って連続
フレ−ム表示の滑らかさはこのtGiの時間で決まる。
ここでtGiは、画面クリアとi番目フレ−ムの表示要
素展開の合計時間である(図6参照)。
【0008】連続フレ−ムをより高速かつ滑らかに表示
させるため、ダブルバッファ法の拡張としてN個のディ
スプレイプロセッサ及びN個の画像メモリの構成で画像
生成処理を行うことが考えられる。しかし、画面切替の
同期制御をダブルバッファ法のように特定のディスプレ
イプロセッサで集中管理すると他のディスプレイプロセ
ッサ間との信号の送受が必要となり制御が大変煩雑にな
ると云う問題点があった。
【0009】本発明は上述の点に鑑みてなされたもの
で、上記問題点を除去し、連続フレ−ムの画面情報を高
速かつ滑らかに表示するための簡単な連続フレームの画
面切替方式を提供する。
【0010】
【課題を解決するための手段】上記課題を解決するため
本発明は、図1に示すようにダブルバッファ法を拡張し
同期方法を工夫したものである。N個(N≧3)のディ
スプレイプロセッサ1−2がそれぞれロ−カルメモリと
して画像メモリ1−3を持ち、画像メモリ1−3上に表
示要素の展開を行い、カウンタ1−4を有するビデオ発
生器1−5によりN個の画面を順次切り替え表示する方
式である。ディスプレイプロセッサ1−2間は、ル−プ
型の接続形態を持つ信号線1−7で結合されている。画
面切り替えの同期制御は、特定のディスプレイプロセッ
サによる集中管理方式ではなく、表示ト−クン(ソフト
で処理するプロセッサ間の合図信号)を巡回させる分散
制御方式を採用し、同期処理を簡易化している。
【0011】
【作用】本発明では、複数のディスプレイプロセッサを
設け、各ディスプレイプロセッサ毎に画像メモリを持た
せたことで、フレ−ムの画面表示のスピ−ドを上げても
表示要素展開時間を充分にとることが可能となり、又表
示ト−クンを巡回させて画面切替の同期をとるため集中
管理方式と比較し制御が非常に簡単になる。
【0012】
【実施例】以下本発明の一実施例を図面に基づいて詳細
に説明する。図1は本発明の画面切替方式を適用するN
−ディスプレイプロセッサ/N=画像メモリの構成を示
すブロック図である。同図に示すように画像生成処理部
は連続フレ−ム画面情報1−1と、N個(N≧3)のデ
ィスプレイプロセッサ1−2と、それに対応したN個の
画像メモリ1−3と、カウンタ1−4を持つビデオ発生
器1−5と、CRTディスプレイ1−6と、各プロセッ
サ間を接続するル−プ型ネットワ−クの信号線1−7
と、タイマ1−8で構成される。
【0013】ディスプレイプロセッサ1−2に割り当て
られたフレ−ム1−1の表示要素を順次画像メモリ1−
3に展開し、N台を並行動作させる。一方各ディスプレ
イプロセッサ1−2は、ビデオ発生器1−5のカウンタ
1−4の操作(インクリメント、デクリメント、値設
定)を行い、ビデオ発生器1−5はカウンタ1−4の値
に対応した画面メモリ1−3からデ−タを読みだしCR
Tディスプレイ1−6に表示する。
【0014】N個の画像メモリ1−3間で表示を切り換
える同期方式は、N個のディスプレイプロセッサ間1−
3で表示ト−クンを巡回させる分散制御方式とする。表
示ト−クンを受け取ったディスプレイプロセッサmが、
ビデオ発生器1−5のカウンタ1−4を操作(+1)
し、ディスプレイプロセッサm−1に切替完了信号を送
る。ビデオ発生器1−5は画像メモリmのデ−タを表示
する。ディスプレイプロセッサm−1は+m番目のフレ
−ムを画像メモリm−1に展開し、次回の表示準備を始
める。ディスプレイプロセッサmはタイマ1−8で時間
測定し一定時間後、表示ト−クンを次のディスプレイプ
ロセッサm+1に送出する。このように各ディスプレイ
プロセッサ間1−2での表示ト−クン授受により、全体
として連続フレ−ムの表示制御を可能とする。
【0015】図2に4台のディスプレイプロセッサの構
成と、順送りの画面切替動作を図示する。K個の連続フ
レ−ムk(k=0,1,2,3,・・・k−1)の表示
デ−タを4台のディスプレイプロセッサm(m=0,
1,2,3)に以下の方法で分配する。
【0016】フレ−ムkのデ−タをm=k mod
4(=k/4の余り)のディスプレイプロセッサmに割
り当てる。
【0017】はじめに表示ト−クンは、ディスプレイ
プロセッサ0に置かれ、ビデオ発生器2−5のカウンタ
2−4を0に初期化する。カウンタ2−4はその後イン
クリメント(+1)の操作を受けるが、値が4になった
ときは0に再設定される。
【0018】各ディスプレイプロセッサ2−2は、未
表示フレ−ムデ−タ2−1のフレ−ム番号が最小のもの
を画像メモリ2−3に展開する。
【0019】表示ト−クンを持つディスプレイプロセ
ッサmは、フレ−ムkの表示を一定時間(T)行った
後、表示ト−クンをディスプレイプロセッサm+1に送
出する。
【0020】表示ト−クンを受け取ったディスプレイ
プロセッサm+1は、次のフレ−ムk+1のすべての表
示デ−タの画像メモリへの展開が終了していることを確
認した上で、ビデオ発生器2−5のカウンタ2−4を自
身のプロセッサ番号に等しく設定(インクリメント)
し、前のディスプレイプロセッサmに画面切替完了信号
を送る。そしてフレ−ムk+1を一定時間(T)表示し
た後、表示ト−クンを次のディスプレイプロセッサm+
2に送る(ここでm+i=4のとき、m=0とする)。
【0021】表示ト−クンを送出したディスプレイプ
ロセッサmは、ディスプレイプロセッサm+1からの画
面切替完了信号を待ち、それを受信した上で担当する次
の表示フレ−ムk+4の画像メモリ展開を行う。
【0022】各ディスプレイプロセッサが担当するす
べてのフレ−ム表示を完了したところで表示ト−クンの
巡回処理を終える。
【0023】以上の処理は、フレ−ム番号の順に表示を
行う手順であるが、表示ト−クンを反対方向に巡回させ
ることにより、逆方向に連続フレ−ムを見ることも可能
である。又ト−クンを途中で静止させることにより、静
止画表示も可能となる。
【0024】
【発明の効果】以上、詳細に説明したように本発明によ
れば、下記のような効果が期待される。図1から容易に
分かるように、表示時間を、ダブルバッファ法に比較し
1/(N−1)に短縮することが可能となり、それだけ
画面表示のスピ−ドを上げることが出来る。また表示ト
−クンを用いた分散制御方式により、Nが増加しても画
面切替に要する処理は同一である。又、順方向、逆方向
の連続フレ−ム表示が行える柔軟性を持つ。
【図面の簡単な説明】
【図1】本発明によるN−ディスプレイ/N−画像メモ
リを示す図である。
【図2】本発明による4個のディスプレイプロセッサの
場合の画面切替え手順の例を示す図である。
【図3】従来技術の画面生成処理部の構成を示す図であ
る。
【図4】連続フレ−ムの表示手順の例を示す図である。
【図5】ダブルバッファ法の例を示す図である。
【図6】ダブルバッファ法での連続フレ−ム表示手順の
例を示す図である。
【符号の説明】
1−1 連続フレ−ムの画面情報 1−2 ディスプレイプロセッサ 1−3 画像メモリ 1−4 カウンタ 1−5 ビデオ発生器 1−6 CRTディスプレイ 1−7 ネットワ−クの信号線 1−8 タイマ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 守谷 信行 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 連続フレ−ム画面情報の表示の際の画面
    切替方法において、 複数のディスプレイプロセッサそれぞれが画像メモリを
    持ち、連続フレ−ムの画面情報を画像要素の集合として
    画像メモリ上に展開し、各ディスプレイプロセッサはル
    −プ上の信号線で同期をとり、ビデオ発生器に持たせた
    カウンタの値を設定し、その値により各画像メモリを切
    替選択してCRTへ表示することを特徴とする連続フレ
    ームの画面切替方式。
  2. 【請求項2】 請求項1記載の連続フレ−ムの表示の際
    の画面切替方法において、 各ディスプレイプロセッサ間で表示ト−クンを巡回さ
    せ、ディスプレイプロセッサで表示ト−クンの送受信に
    より画面切替の同期制御をする分散制御方式によって連
    続フレ−ムの画面情報を高速かつ滑らかに表示させるこ
    とを特徴とする連続フレームの画面切替方式。
JP3234109A 1991-08-21 1991-08-21 連続フレームの画面切替方式 Pending JPH0553553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3234109A JPH0553553A (ja) 1991-08-21 1991-08-21 連続フレームの画面切替方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3234109A JPH0553553A (ja) 1991-08-21 1991-08-21 連続フレームの画面切替方式

Publications (1)

Publication Number Publication Date
JPH0553553A true JPH0553553A (ja) 1993-03-05

Family

ID=16965775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3234109A Pending JPH0553553A (ja) 1991-08-21 1991-08-21 連続フレームの画面切替方式

Country Status (1)

Country Link
JP (1) JPH0553553A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19807028C2 (de) * 1997-05-19 2001-12-06 Hewlett Packard Co Synchronisation für das Rahmenpufferaustauschen in Multipipeline-Computergraphikanzeigesystemen
US7525720B2 (en) 2004-06-02 2009-04-28 Nippon Shokubai Co., Ltd. Process for producing sheet for electrophoretic display, sheet for electrophoretic display, and its use
US8361613B2 (en) 2007-09-04 2013-01-29 Seiko Epson Corporation Coating composition for electrophoretic display devices, sheet for electrophoretic display devices, process for its production, and its applications

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19807028C2 (de) * 1997-05-19 2001-12-06 Hewlett Packard Co Synchronisation für das Rahmenpufferaustauschen in Multipipeline-Computergraphikanzeigesystemen
US7525720B2 (en) 2004-06-02 2009-04-28 Nippon Shokubai Co., Ltd. Process for producing sheet for electrophoretic display, sheet for electrophoretic display, and its use
US8361613B2 (en) 2007-09-04 2013-01-29 Seiko Epson Corporation Coating composition for electrophoretic display devices, sheet for electrophoretic display devices, process for its production, and its applications

Similar Documents

Publication Publication Date Title
JP4249397B2 (ja) グラフィックス・パイプラインを同期化する方法および装置
US6747654B1 (en) Multiple device frame synchronization method and apparatus
US4402012A (en) Two-dimensional digital linear interpolation system
JP2853868B2 (ja) フラットパネル表示システム
KR920010445B1 (ko) 표시 제어 장치
US6844879B2 (en) Drawing apparatus
US5142363A (en) Method and apparatus for scaling interlaced images
JPH07191660A (ja) ビデオ情報を処理するための装置、方法および回路構成
JPH1152940A (ja) マルチディスプレイ立体コンピュータグラフィックスシステムにおける左右チャンネル表示と垂直リフレッシュの同期
US5434624A (en) Apparatus for producing a multi-scene video signal
JPH0553553A (ja) 連続フレームの画面切替方式
JP2520872B2 (ja) 画像表示装置
US20060170954A1 (en) Method and system for generating synchronous multidimensional data streams from a one -dimensional data stream
JP2746129B2 (ja) 描画装置
JP3350356B2 (ja) 画像処理装置
JP2000115147A (ja) 非同期吸収回路
JPH10191098A (ja) プログラム可能なパルス発生器
JP3157449B2 (ja) 画像表示装置
JPH02176980A (ja) 並列画像表示処理方法
JPS63245084A (ja) インタレ−ス画像デ−タ変換方式
JPH03216691A (ja) 動画/静止画表示制御装置
JPH0676051A (ja) 並列画像処理装置
JPH0636011A (ja) アニメーション画像生成装置
JPH02158884A (ja) 画像メモリ装置とマルチプロセッサ画像処理装置
JPS64668B2 (ja)