JPH05504031A - Ｉｃ回路内のアナログ回路部分の整合方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ＩＣ回路内のアナログ回路部分の整合方法本発明はＩＣ回路内のアナログ回路部 分の整合方法に関する。

″１チップ”テレビ受像機の製造のためにはＩＣ回路内に含まれているアナログ 回路、例えばフィルタは構成素子トレランス及び製造特性ばらつきに基づき整合 されなければならない。刊行物Ｙ、　Ｐ、　Ｔｓｉｖｉｄｉｓ、“ＭＯＳ　Ａｎ ａｌｏｇ　ｒｃ　Ｄｅｓｉｇｎ−Ｎｅｗ　Ｉｄｅａｓ、Ｔｒｅｎｄｓ　ａｎｄＯ ｂｓｔａｃｌｅｓ”、　ＥＳＳＣＩＲＣ８６、Ｄｅｌｆｔ　Ｃｏｎｆｅｒｅｎｃ ｅ　Ｐｒｏ−ｃｅｅｄｉｎｇｓ、からは、ＩＣ回路の基準素子（これは回路技術 上当該ＩＣ回路の他の整合さるべき素子と類似に構成されている）を整合し、そ れにより他の整合さるべき素子の少なくとも近似的な整合のための尺度を得るこ とが公知である。当該基準素子の整合は付加的コストを要する。さらにそれによ ってはＩＣ回路内部での構成部分トレランスは考慮されない。

本発明の課題の基礎を成すことはわずかなコスト及び高い精度でＩＣ回路内部で のアナログ回路部分を整合することにある。

上記課題は請求項１に特定された構成要件により解決される。本発明の有利な発 展形態は引用請求項に規定されている。ＩＣ回路の基本回路部分（これは公知の テレビ受像機内にも設けられていて整合調整されねばならない）は回路技術上池 の整合さるべき回路部分に類似して構成される。上記基準回路部分は例えば水平 周波発振器であり、他のアナログ回路部分は例えばアナログフィルタ、ＦＭ復調 器及び等止器である。

上記回路部分は夫々例えば電流によって整合可能である。その場合水平周波発振 器に対する設定整合電流はアナログ回路部分の相応の整合電流に対する尺度であ る。当該回路部分の微調整のための制御によっては電流をたんにわずか変化しさ えすればよく、著しく制限された捕捉引込領域を有しさえすればよい。そのよう な制御過程には例えばノイズ及び構成部品トレランスは有利にわずかな影響しか 及ぼさないようになる。

制御過程の捕捉引込には何ら問題は起らない。有利に、上記回路部分の集積化に より、公知テレビ受像機と異なって高価なセラミックフィルタ及びＬＣ回路を省 き得る。

次に、本発明の実施例を図を用いて説明する。

図１は本発明のマルチスタンダード（多重標準規格）−テレビ−シャシのブロッ ク接続図である。

図２はマルチスタンダード−テレビ−シャシ中に設けられている信号プロセッサ のブロック接続図である図３はアナログピコ−（Ｂｉｑａｕｄ）−フィルタセル の接続図である。

図４は型式１のｇｍ−アンプの接続図である。

図５は型式２のｇｍ−アンプの接続図である。

図６は本発明による整合構成トリーの配置図である図１はテレビ受像機のブロッ ク接続図である。構成ユニットは基本的に今日のテレビ受像機のそれに相応する 。ＰＩＦは画像−ＺＦ（中間周波数）を意味し、ＳＩＦは音声−ＺＦ（中間周波 数）を意味する。本発明のテレビ受像機では一点鎖線で示すマークの枠内部おけ る構成ユニットが、その中に設けられている整合さるべきアナログ回路部分と共 に、唯１つのＩＣ回路（“１チツプ”）中に内蔵配置されている。

図２には種々の整合さるべき回路部分を有するＩＣ回路の詳細なブロック接続図 を示す。上記回路部分は２０（水平周波−発振器）、２１１〜２１４　（ＺＦ　 （中間周波）フィルタ）２２１〜２２４．２３１〜２３４（音声用フィルタ）、 ２４（クロマ−ベル形特性フィルタ）、２５（クロマトラップ）である。

図３はＩＣ中に多重に使用あされている、ピコ−（Ｂｉｑａｕｄ）−ベースフィ ルタセルを所属の伝達関数ｖ　ｏｕｔと共に示す。下記の表は入力端子Ｖａ、Ｖ ｂ、Ｖｃの結線に依存した当該ベースフィルタセルの種々異なるフィルタ特性を 示す。

ＬＰＦ：Ｖｂ及びＶｃ、アース接続Ｖａ入力信号印加ＨＰＦ：Ｖａ及びＶｂ　／ ／　ＶＣ ＢＰＦ：Ｖａ及びＶ　ｃ　”　Ｖ　ｂ トラップ：　Ｖ　ｔ）　ｌ／Ｖ　ａ及びＶＣ／／図３のピコ−（Ｂｔｑａｕｄ） −ベースフィルタセルは２つのｇｍ−アンプ（相互コンダクタンス−アンプ）を 有し、このアンプは図４又は図５の回路を有する。Ｇｍアンプ型式１はｇｍ−ア ンプ型式２より高い周波数を処理できる。ｇｍアンプ型式１に対する処理可能な 信号振幅を拡大するため、図４におけるエミッタと直列に各２つのダイオードが 追加されている。異なった結線により、図５におけるｇｍアンプ型式２はさらに 高い信号振幅を処理でき、比較的にわずかな温度依存性を有し、しかし幾らか高 められた構成素子コストを要する。図２のＩＣ回路では２つのｇｍアンプ型式が 利用される。容量ＣＯの値に相応して、図３のピコ−（Ｂｉｑａｕｄ）フィルタ の中心周波数が、有利に、簡単に電流１ｃないし電流１ｃ及びＩＩを介して整合 され得る（図３〜５に示す式に従って）。Ｖｔは既知の温度電圧であり、２６　 ｍ　ｖ　７　Ｋの値を有する。

図６の整合トリー（樹状）構成体は水平周波−発振器６０を示す。この発振器は 基準−回路部分である。

それの周波数は容易に測定され、５ビツトのＤ／Ａ変換器６０１を用いて、＋− １％より小の誤差を以て整合され得る。Ｄ／Ａ変換器６０１はテレビ機器生産の 際ソフトウェア的に整合可能であり、その際当該整合状態は記憶されている。

上記Ｄ／Ａ変換器の周囲における高い電圧パルスにより、記憶内容は不都合に変 化され得る。それにより、水平周波が過度に低くなると、水平終段及びスイッチ −モード−回路網部分が破壊されることとなる。それ故に、Ｄ／Ａ変換器６０１ において、パリティチェックが実施される。このチェックの結果エラーのあるこ とが明らかになると、スイッチ６０２により最大制御電流が調整設定される。そ れにより、水平周波が高められ、回路の破壊が阻止される。

水平周波発振器６０が整合状態におかれると、当該制御電流は基準電流１　ｒｅ ｆ＝　Ｖ　ｒｅｆ／　Ｒｅｘｔにより定まる。製造トレランスに基づきＩＣ回路 における例えばコンデンサは設定値Ｃに比して、実際の値Ｃ設定基準 実際値を有する・それにより・制御電流１０（２容量−整合状態（”ｃａｐａｃ ｉｔｏｒ−ａｄｊｕｓｔｅｄ”）におかれており実際値　設定基準を有 、例えば、値Ｉｃ＝Ｔｒｅｆ＊Ｃ／Ｃ する。Ｃは実際上水平周波発振器６０の周波数実際値 測定を介して測定される。水平周波発振器の出力周波数は実質的に制御電流Ｉｃ に依存するが、例えば温度電圧Ｖｔ及びビーク−ビーク出力電圧Ｖｌ）Ｉ）との わずかな依存性を有する。それにより、当該周波数はＩｃ／Ｃ＊　（１＋９＊Ｖ ｔ／Ｖｐｐ）　とな’）、従１て、実際値 制御電流Ｉｃにより整合された所定のアナログ回路部分になお微調整整合を施す 必要性が生じる。

上記の理由から当該ＩＣ回路中に、種々の回路部分に対する５つの制御ループが 設けられており、上記制御ループ中では制御電流１ｃは加算点６１６，６２６． ６３６，６４６．６７６にて補正電流Ｉ　ｃｏｎと結合される。

アナログフィルタ６２１〜６２３及びＦＭ−復調器６２４によっては第１の音声 チャネルが準備処理され、アナログフィルタ６３１〜６３３及び復調器６３４に よっては第２音声チヤネルが準備処理される。上記両音声チャネルの微調整整合 に対する基準尺度はＦＭ復調器６２５ないし６３５の出力側における直流電圧オ フセットである。上記出力電圧はＬＰＦ６２５ないし６３５にて１０Ｈｚの遮断 周波数でフィルタリングされる。生じる直流電圧成分により夫々補正電流Ｉ　ｃ ｏｎが生ぜしめられる。

音声トラップ６１１〜６１２、画像−ＺＦ（中間周波数）における等止器６１３ 、音声−ＺＦ（中間周波数）における予選択フィルタ６１４の微調整整合は付加 的に基準−ピコ−（Ｂｉｑｕａｄ）−フィルタ６１７を用いて実施され、上記フ ィルタ６１７はＰＬＬループの帰還路内に配置されている。上記ＰＬＬループは 基準発振器６１５及びプログラマブルな１：ｎ分周器６１８を有する。その場合 、基準ピコ−（Ｂｉｑｕａｄ）フィルタの遮断周波数は音声トラップ６１１〜６ １２、等止器６１３、予選択フィルタ６１４の周波数位置（領域）に対して適合 する状態位置関係におかれていて、その結果良好な同期関係が得られる。音声ト ラップ６１１．６１２、等止器６１３、予選択フィルタ６１４に対しては高い処 理さるべき周波数の故にｇｍ−アンプ型式１が使用されるので、制御電流１ｃは 回路６１９にて温度依存の補正を施される。

クロマ−ベルフィルタ６４の微調整整合の際、最大十−０，４％の誤差しか発生 してはいけない。更に、クロマ−ベルフィルタ６４の品質（Ｑ）ないし、素子（ 回路）の長さは値１６に達しなければならない。それ故に異なる微調整整合方式 が適用される。垂直ラインフライバック（フレーム）中、上記フィルタは整合モ ードに切換えられる。ＰＡＬ色搬送波４．４３ＭＨｚを有する水晶発振器６４１ はフィルタに接続され、位相比較器６４２にて、フィルタの人、出力側における 位相が比較される。位相差が零である場合、クロマ−ベル特性フィルタ６４の中 心周波数はＰＡＬ−色搬送波と一致する。位相比較器６４２はサンプルホールド 回路６４３に接続されている。わずかなもれ電流しか必要でないので、サンプル ホールド回路６４３はＮＭＯ８入力端を有するオペアンプを脩えている（図示せ ず）。それにつづいて、設けられている積分器によっては制御電流Ｉｃに対する 補正電流が生ぜしめられる。

付加的に、測定時間中、補正回路６４５により、はぼ２．３％の小さな補正係数 が導入される、それというのは、クロマ−ベルフィルタ６４の設定−中心周波数 （４，３２８）が、ＰＡＬ色搬送波（４，４３ＭＨｚ）と幾らか偏差を有するか らである。色搬送波トラップ６５の整合は比較的にクリティカルでない。クロマ −ベルフィルタ６４に対するのと同じ制御電流が使用される。

垂直−３ｙｎｃ−セパレータ（分離回路）６７１、Ｐｈｊ２−ループの回路６７ ２、スイッチモード回路網部分用のパルス幅変調器６７３に対する制御電流−補 正値は基準積分器６７４を有する別のＰＬＬループを介して形成される。

自動的微調整整合は上述の整合方式はバイポーラ−及びＢＩＣＭＯ３−テクノロ ジーにおけるＩＣ回路に適する。付加的な微調整整合により有利に、当該回路部 分の温度依存性が除去される。

要　約　書 ＩＣ回路内部におけるアナログ回路部分、例えばフィルタが制御電流によって整 合され得、このため、当該整合を外部からチェックすべき基準回路部分が当該電 流により整合される。水平周波発振器（これは相応の回路技術で構成されその適 正なる整合が公知のテレビ受像機においてもなされなければならない）の使用に より当該基準回路部分を省き得る。付加的制御回路を用いて種々の回路部分の自 動的微調整整合を行ない得、このため、制御電流にそのつど小さな補正電流が付 加される。

国際調査報告 国際調査報告 ＥＰ　９００２２２６ Ｓ＾　４３１４１

Claims (1)

1. 【特許請求の範囲】 １．ＩＣ回路内部でアナログ回路部分の整合方法において、当該整合を、当該回 路部分内に設けられている構成素子に対する制御電流により行なうことを特徴と するＩＣ回路内のアナログ回路部分の整合方法。 ２．構成素子に対する制御電流による当該整合を、ＢＩＣＭＯＳ−又はパイポー ラーテクノロジーに適合されるようにした請求項１又は２記載の方法。 ３．ＩＣ回路の基準−回路部分の整合により所要の制御電流が求められ、ここに おいて、例えば基準−回路部分は同様に制御電流により整合されるようにした請 求項１又は２記載の方法。 ４．ＩＣ回路を有する機器の作製の際基準回路部分の整合を行なうようにした請 求項３記載の方法。 ５．当該１Ｃ回路を有する装置にて又はＩＣ回路を含む装置にて制御電流の大き さが記憶されるようにした請求項１から４までのうちいずれか１項又は複数項記 載の方法。 ６．制御電流の調整設定のためＤ／Ａ変換器（６０１）が使用され、ここにおい て、連続的パリティチェックにより制御電流に対する記憶された値の不都合な変 化が検出されると上記制御電流は所定の値をとるようにした請求項５記載の方法 。 ７．基準−回路部分として、水平周波−発振器（６０）が使用されるようにした 請求項３から６までのうちいずれか１項又は複数項記載の方法。 ８．当該整合は複数回路部分の１つの共通の粗調整整合成分と、ＩＣ回路の１つ 又は複数回路部分の付加的微調整整合成分とから成るようにし、ここにおいて、 上記微調整整合は自動的にＩＣ回路内で、当該ＩＣ回路にて含まれている制御回 路を用いて行なわれるようにした請求項１から７までのうち１項又は複数項記載 の方法。 ９．夫々の制御回路から得られた補正−制御電流（Ｉｃｏｎ）は当該制御電流に 付加されるようにした請求項８記載の方法。 １０．制御電流を用いて整合さるべきＦＭ復調器（６２４，６３４）の出力電圧 のＬＰＦフィルタリングされた成分、および／又は、制御電流を用いて整合さる べき基準フィルタ（６１５）を有するＰＬＬループの出力信号、および／又は制 御電流を用いて整合さるべき基準−積分器（６７４）を有する制御ループの出力 信号、および／又は位相比較器（６４２）と、積分器（６４４）と制御電流を用 いて整合さるべきベル特性カーブーフィルタ（６４）とを有する制御ループの出 力信号が、補正−制御電流に対する尺度として使用され、ここにおいて、ベル特 性カーブフィルタ（６４）の入力側に周期的に第１の持続時間中は測定信号（６ ４１）が加えられ、第２持続時間中は既知のろ波すべき信号が加えられ、その際 上記第１持続時間中は補正−制御電流が検出され、第２持続時間中はそれの大き さが維持されるようにした請求項９記載の方法。 １１．上記制御電流は第１、第２持続時間中２つる異なった係数（６４５）で付 加的に変化され、ここにおいて、例えば上記第１持続時間は画像再生機器の垂直 フライバック期間であるようにした請求項１０記載の方法。 １２．１つの回路部分向け又は複数の回路部分向けの制御電流が付加的に温度補 償されるようにした請求項１から１１までのうち１項又は複数項記載の方法。 １３．テレビ信号−処理装置用ＩＣ回路において、上記回路は水平周波発振器（ ６０）と、画像−ＺＦ−フィルタ（６１１〜６１３）と、音声−ＺＦ−フィルタ （６１４）と、基準発振器（６１５）と、フィルタ（６２１〜６２３）と、第１ 音声チャネル用のＦＭ−復調器（６２４）と、フィルタ（６３１〜６３３）と、 第２音声チャネル用ＦＭ復調器（６３４）と、ベル特性カーブフィルタ（６４） と、クロマトラップ（６５）と、基準積分器（６７４）と、垂直Ｓｙｎｃセパレ ータ（６７１）と、Ｐｈｉ２ループ回路（６７２）と、スイッチモード回路網部 分用のパルス幅変調器（６７３）と、を有しており、上記構成部分は請求項１か ら１２までのうち１項又は複数項記載の方法により整合されるように構成されて いるデジタル信号処理装置用ＩＣ回路。