JPH0549237A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH0549237A JPH0549237A JP18287291A JP18287291A JPH0549237A JP H0549237 A JPH0549237 A JP H0549237A JP 18287291 A JP18287291 A JP 18287291A JP 18287291 A JP18287291 A JP 18287291A JP H0549237 A JPH0549237 A JP H0549237A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- connection point
- internal
- integrated circuit
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
Abstract
(57)【要約】
【目的】 作動モード（スイッチング速度および特にホ
ットキャリアに対する感度）が温度に殆ど依存しない集
積回路を提供せんとするものである。 【構成】 集積回路に正の温度係数を有する内部供給電
圧源を設け、これによりスイッチング比および“ホット
キャリアストレス”により生じる騒乱が温度に感応し得
なくなるようにする。
ットキャリアに対する感度）が温度に殆ど依存しない集
積回路を提供せんとするものである。 【構成】 集積回路に正の温度係数を有する内部供給電
圧源を設け、これによりスイッチング比および“ホット
キャリアストレス”により生じる騒乱が温度に感応し得
なくなるようにする。
Description
【０００１】
【産業上の利用分野】本発明は外部給電接続点および内
部給電接続点並びにこれら接続点間に接続された電圧変
換器を有し、内部給電接続点に前記外部接続点の供給電
圧よりも低い内部供給電圧を供給する回路に関するもの
である。
部給電接続点並びにこれら接続点間に接続された電圧変
換器を有し、内部給電接続点に前記外部接続点の供給電
圧よりも低い内部供給電圧を供給する回路に関するもの
である。
【０００２】
【従来の技術】この種回路はオランダ国特許出願第８７
０１４７２号明細書に記載されている。集積回路のトラ
ンジスタおよびその他の回路部品の寸法は更に小さくな
ってきているため、給電源の電圧が発生する距離も徐々
に短くなってきている。この結果電界強度が高くなり、
これにより例えば電界効果トランジスタに“ホットキャ
リアストレス”と通常称される現象が発生する。信頼性
の理由から、例えば１μｍ以下のチャネル長さを有する
ＭＯＳ構成素子（いわゆるサブミクロン構成素子）に対
し標準５Ｖ供給電圧以下の供給電圧を用いる必要があ
る。従来の集積回路は外部給電接続点（５Ｖ）および内
部給電接続点を有し、これら接続点間に電圧変換器を配
列し、これにより内部給電接続点に並列に接続された寄
生コンデンサを繰返し充電する。このコンデンサは集積
回路に対する電流供給源として用いる。この電圧変換器
は検出回路を具え、これにより内部給電接続点の電圧お
よび或るヒステリシスに依存してこれら内部給電接続点
および外部給電接続点間に配列した電子スイッチのオン
・オフを制御する。
０１４７２号明細書に記載されている。集積回路のトラ
ンジスタおよびその他の回路部品の寸法は更に小さくな
ってきているため、給電源の電圧が発生する距離も徐々
に短くなってきている。この結果電界強度が高くなり、
これにより例えば電界効果トランジスタに“ホットキャ
リアストレス”と通常称される現象が発生する。信頼性
の理由から、例えば１μｍ以下のチャネル長さを有する
ＭＯＳ構成素子（いわゆるサブミクロン構成素子）に対
し標準５Ｖ供給電圧以下の供給電圧を用いる必要があ
る。従来の集積回路は外部給電接続点（５Ｖ）および内
部給電接続点を有し、これら接続点間に電圧変換器を配
列し、これにより内部給電接続点に並列に接続された寄
生コンデンサを繰返し充電する。このコンデンサは集積
回路に対する電流供給源として用いる。この電圧変換器
は検出回路を具え、これにより内部給電接続点の電圧お
よび或るヒステリシスに依存してこれら内部給電接続点
および外部給電接続点間に配列した電子スイッチのオン
・オフを制御する。
【０００３】
【発明が解決しようとする課題】この従来の集積回路は
回路の動作比およびホットキャリアストレスの騒乱発生
が温度によって著しく変化する欠点がある。
回路の動作比およびホットキャリアストレスの騒乱発生
が温度によって著しく変化する欠点がある。
【０００４】本発明の目的は作動モード（スイッチング
速度および特にホットキャリアに対する感度）が温度に
殆ど依存しない集積回路を提供せんとするにある。
速度および特にホットキャリアに対する感度）が温度に
殆ど依存しない集積回路を提供せんとするにある。
【０００５】
【課題を解決するための手段】本発明は外部給電接続点
および内部給電接続点並びにこれら接続点間に接続され
た電圧変換器を有し、内部給電接続点に前記外部接続点
の供給電圧よりも低い内部供給電圧を供給する回路にお
いて、正の温度係数を有し、内部供給電圧を発生する電
圧変換器を配置するようにしたことを特徴とする。
および内部給電接続点並びにこれら接続点間に接続され
た電圧変換器を有し、内部給電接続点に前記外部接続点
の供給電圧よりも低い内部供給電圧を供給する回路にお
いて、正の温度係数を有し、内部供給電圧を発生する電
圧変換器を配置するようにしたことを特徴とする。
【０００６】基本的には、本発明は、回路のスイッチン
グ速度およびホットキャリアストレスは温度の増大につ
れて減少するが、回路のスイッチング速度およびホット
キャリアストレスは内部供給電圧の増大につれて増大す
ると云う事実を認識してなしたものである。従って、温
度の増大時に内部供給電圧が増大する本発明集積回路は
温度の変化時にほぼ一定のスイッチング速度およびほぼ
一定のホットキャリアストレスが発生し得るようにな
る。上述した効果はほぼ互いに打消し合うがこれらは互
いに負の温度係数で実際上増強する。＋1.5 ｍＶ／Ｋ〜
＋６ｍＶ／Ｋの値を有する温度係数は有利である。
グ速度およびホットキャリアストレスは温度の増大につ
れて減少するが、回路のスイッチング速度およびホット
キャリアストレスは内部供給電圧の増大につれて増大す
ると云う事実を認識してなしたものである。従って、温
度の増大時に内部供給電圧が増大する本発明集積回路は
温度の変化時にほぼ一定のスイッチング速度およびほぼ
一定のホットキャリアストレスが発生し得るようにな
る。上述した効果はほぼ互いに打消し合うがこれらは互
いに負の温度係数で実際上増強する。＋1.5 ｍＶ／Ｋ〜
＋６ｍＶ／Ｋの値を有する温度係数は有利である。
【０００７】
【実施例】図面につき本発明の実施例を説明する。実施
例の説明の前に本発明の背景を説明する。信頼性の理由
から例えば１μｍ以下のチャネル長さを有するＭＯＳ構
成素子に対する標準供給電圧（５Ｖ）以下の供給電圧
（例えば3.3 Ｖ）を用いる必要がある。特に、メモリマ
トリックスに配列され、0.7 μｍ以下のチャネル長さを
有する６個のＣＭＯＳトランジスタにより形成されたメ
モリセルを用いる２５６ｋビットまでの大型スタティッ
クランダムアクセスメモリでは、共に集積化された供給
電圧を低減する必要がある。
例の説明の前に本発明の背景を説明する。信頼性の理由
から例えば１μｍ以下のチャネル長さを有するＭＯＳ構
成素子に対する標準供給電圧（５Ｖ）以下の供給電圧
（例えば3.3 Ｖ）を用いる必要がある。特に、メモリマ
トリックスに配列され、0.7 μｍ以下のチャネル長さを
有する６個のＣＭＯＳトランジスタにより形成されたメ
モリセルを用いる２５６ｋビットまでの大型スタティッ
クランダムアクセスメモリでは、共に集積化された供給
電圧を低減する必要がある。
【０００８】図１において、外部給電接続点（例えば５
Ｖの電圧ＶＤを有する）をＡで示し、内部給電接続点
（例えば3.3 Ｖの電圧ＶＩを有する）をＢで示す。これ
ら接続点間には電子スイッチ、本例ではＰＭＯＳ電力ス
イッチングトランジスタ１および検出回路、特に検出増
幅器２より成る電圧変換器を設け、この検出増幅器２は
その検出入力端子を内部給電接続点Ｂに接続し、その出
力端子を電子スイッチの制御入力端子、図１ではトラン
ジスタ１の制御電極に接続する。集積化（寄生）回路コ
ンデンサ４は例えば２５６ｋビットＳＲＡＭの場合には
３ｎＦの値を有し、これを、特に内部給電接続点Ｂの電
圧ＶＩが所定スレシホルド値以下に減少することを検出
増幅器２が検出する場合には、トランジスタ１を経て繰
返し再充電する。次いでトランジスタ１をターンオン
し、電圧ＶＩが他のスレシホルド値以上に増大したこと
を検出増大２が検出するまでコンデンサ４を再充電す
る。これらスレシホルド値の差は検出増幅器２のヒステ
リシスに対応する。かようにして、不可避の寄生コンデ
ンサ４を用いてサブミクロン単位の構成素子３に電流を
供給する。
Ｖの電圧ＶＤを有する）をＡで示し、内部給電接続点
（例えば3.3 Ｖの電圧ＶＩを有する）をＢで示す。これ
ら接続点間には電子スイッチ、本例ではＰＭＯＳ電力ス
イッチングトランジスタ１および検出回路、特に検出増
幅器２より成る電圧変換器を設け、この検出増幅器２は
その検出入力端子を内部給電接続点Ｂに接続し、その出
力端子を電子スイッチの制御入力端子、図１ではトラン
ジスタ１の制御電極に接続する。集積化（寄生）回路コ
ンデンサ４は例えば２５６ｋビットＳＲＡＭの場合には
３ｎＦの値を有し、これを、特に内部給電接続点Ｂの電
圧ＶＩが所定スレシホルド値以下に減少することを検出
増幅器２が検出する場合には、トランジスタ１を経て繰
返し再充電する。次いでトランジスタ１をターンオン
し、電圧ＶＩが他のスレシホルド値以上に増大したこと
を検出増大２が検出するまでコンデンサ４を再充電す
る。これらスレシホルド値の差は検出増幅器２のヒステ
リシスに対応する。かようにして、不可避の寄生コンデ
ンサ４を用いてサブミクロン単位の構成素子３に電流を
供給する。
【０００９】チャネル長さ（サブミクロン範囲）が短
く、酸化物の厚さが薄いＭＯＳトランジスタを集積回路
に用いる場合には“ホットキャリアストレス”の発生す
る危険性がある。即ち、トランジスタのチャネル長さを
減少すると、ドレイン−ソース通路の最大許容電圧差が
少なくなる。供給電圧（例えば５Ｖ〜3.3 Ｖ）が減少す
ると、ホットキャリアストレスの感度が減少するが、回
路の動作比が低くなる。
く、酸化物の厚さが薄いＭＯＳトランジスタを集積回路
に用いる場合には“ホットキャリアストレス”の発生す
る危険性がある。即ち、トランジスタのチャネル長さを
減少すると、ドレイン−ソース通路の最大許容電圧差が
少なくなる。供給電圧（例えば５Ｖ〜3.3 Ｖ）が減少す
ると、ホットキャリアストレスの感度が減少するが、回
路の動作比が低くなる。
【００１０】一般に、内部供給電圧はできるだけ一定に
し、特に、温度に無関係とする必要がある。温度が増大
すると、回路が動作する比率が減少し、ホットキャリア
ストレスの負の効果も減少する（プロセッシングＶＳＬ
Ｉ−シンポジュウム、1985年、第２−５頁にイー・タケ
ダにより発表された論文“ホットキャリア アンドウエ
ア−アウト フェノメナ イン サブミクロン ＶＳＬ
Ｉ”参照）。しかし、内部電圧が増大すると、回路の動
作比が増大し、ホットキャリアストレスにより生じる騒
乱も増大する。零前後または負の温度係数を有する内部
供給電圧を用いる場合には温度が動作比に及ぼす影響お
よび回路のホットキャリアストレスに対する感度が補償
されず、負の温度係数の場合に増強されることさえもあ
る。
し、特に、温度に無関係とする必要がある。温度が増大
すると、回路が動作する比率が減少し、ホットキャリア
ストレスの負の効果も減少する（プロセッシングＶＳＬ
Ｉ−シンポジュウム、1985年、第２−５頁にイー・タケ
ダにより発表された論文“ホットキャリア アンドウエ
ア−アウト フェノメナ イン サブミクロン ＶＳＬ
Ｉ”参照）。しかし、内部電圧が増大すると、回路の動
作比が増大し、ホットキャリアストレスにより生じる騒
乱も増大する。零前後または負の温度係数を有する内部
供給電圧を用いる場合には温度が動作比に及ぼす影響お
よび回路のホットキャリアストレスに対する感度が補償
されず、負の温度係数の場合に増強されることさえもあ
る。
【００１１】オランダ国特許出願第８７０１４７２号明
細書に記載された電圧変換器はトランジスタのスレシホ
ルド電圧および電圧スイングの数倍に依存する内部供給
電圧を有する。このスレシホルド電圧は温度の増大とと
もに減少し、これは内部供給電圧に対する負の温度係数
にもあてはまる。従ってこの電圧変換器を経て給電され
る回路はその動作比およびホットキャリアストレスによ
り生じる騒乱に関し温度に著しく感応するようになる。
細書に記載された電圧変換器はトランジスタのスレシホ
ルド電圧および電圧スイングの数倍に依存する内部供給
電圧を有する。このスレシホルド電圧は温度の増大とと
もに減少し、これは内部供給電圧に対する負の温度係数
にもあてはまる。従ってこの電圧変換器を経て給電され
る回路はその動作比およびホットキャリアストレスによ
り生じる騒乱に関し温度に著しく感応するようになる。
【００１２】図２は本発明集積回路の例を示す。図１に
示す回路部品と同一部分には同一符号を付して示す。図
２Ａに示す基準電圧源６は外部供給電圧源に接続し、こ
の外部供給電圧源はこれによって定電流を発生するとと
もに抵抗７を経て接地する。この電流源は接続点Ｃを経
て比較回路５の入力端子に接続し、この比較回路５は既
知の型のものとするとともにその他方の入力端子を接続
点Ｄに接続し、この接続点Ｄを電圧低減器９を経て接続
点Ｂに接続する。比較回路５の一方の出力端子（非反転
出力端子）Ｑを反転素子１０、例えば標準ＣＭＯＳイン
バータを経てスイッチ１の制御電極に接続し、他方の入
力端子（反転入力端子）ＱＢは他の反転素子１１および
ヒステリシストランジスタ８を経て接続点Ｄにフィード
バックする。差動増幅器、即ち、例えばｐ−チャネル増
幅段に直列に配列されたｎ−チャネル増幅段を前記比較
回路５として用いることができる。抵抗７は例えば３つ
のｎ−チャネルＭＯＳトランジスタを直列に配列して得
ることができ、これらトランジスタのゲートは接続点Ｃ
に接続し、この接続点Ｃは第１トランジスタのドレイン
にも接続し、第３トランジスタのソースを接地する。電
流源６はＰＴＡＴ（プロポーショナル トウ アブソリ
ュート テンパラチュア）電圧源に基づくものである
（ダイジェスト オブ ＥＳＳＣＩＲＣ、１９８７年、
第１２５−１２８頁にダブリュー・サンセン、エフ・オ
プト・アインド、およびエム・スチュアートが発表した
論文“アーキテクチュア ニュー ＣＭＯＳ カレント
レファレンス”参照）。かかる特に既知の電流源を用
いることにより、例えば4.5 ｍＶ／Ｋの正の温度係数を
有する基準電圧ＶＲを接続点Ｃに発生させる。この接続
点Ｃの基準電圧ＶＲの値は内部供給電圧ＶＩよりも低い
１スレシホルド電圧に選定して電流源６および比較回路
５をその最適の動作範囲で機能せしめるようにする。ま
た、この目的のため、電圧低減器９を用いて接続点Ｄの
電圧を内部供給電圧ＶＩに関し１スレシホルド電圧だけ
低減する。図２Ｂに示すように、例えば電圧低減器９は
ｐ−チャネルＭＯＳトランジスタの形状とし、そのソー
スを接続点Ｂに接続し、ゲートおよびドレインを相互接
続し、このドレインをｎ−チャネルＭＯＳトランジスタ
に接続し、そのゲートを外部供給電圧源に接続し、ソー
スを接地する。正の温度係数を有する基準電圧ＶＲを比
較回路５に供給し、この比較回路５は接続点Ｄへのフィ
ードバックにより同様に正の温度係数を有する電圧を誘
起し、従って、接続点Ｂの内部供給電圧ＶＩは前述した
全ての利点を有する例えば3.2 ｍＶ／Ｋの正の温度係数
を得ることができる。
示す回路部品と同一部分には同一符号を付して示す。図
２Ａに示す基準電圧源６は外部供給電圧源に接続し、こ
の外部供給電圧源はこれによって定電流を発生するとと
もに抵抗７を経て接地する。この電流源は接続点Ｃを経
て比較回路５の入力端子に接続し、この比較回路５は既
知の型のものとするとともにその他方の入力端子を接続
点Ｄに接続し、この接続点Ｄを電圧低減器９を経て接続
点Ｂに接続する。比較回路５の一方の出力端子（非反転
出力端子）Ｑを反転素子１０、例えば標準ＣＭＯＳイン
バータを経てスイッチ１の制御電極に接続し、他方の入
力端子（反転入力端子）ＱＢは他の反転素子１１および
ヒステリシストランジスタ８を経て接続点Ｄにフィード
バックする。差動増幅器、即ち、例えばｐ−チャネル増
幅段に直列に配列されたｎ−チャネル増幅段を前記比較
回路５として用いることができる。抵抗７は例えば３つ
のｎ−チャネルＭＯＳトランジスタを直列に配列して得
ることができ、これらトランジスタのゲートは接続点Ｃ
に接続し、この接続点Ｃは第１トランジスタのドレイン
にも接続し、第３トランジスタのソースを接地する。電
流源６はＰＴＡＴ（プロポーショナル トウ アブソリ
ュート テンパラチュア）電圧源に基づくものである
（ダイジェスト オブ ＥＳＳＣＩＲＣ、１９８７年、
第１２５−１２８頁にダブリュー・サンセン、エフ・オ
プト・アインド、およびエム・スチュアートが発表した
論文“アーキテクチュア ニュー ＣＭＯＳ カレント
レファレンス”参照）。かかる特に既知の電流源を用
いることにより、例えば4.5 ｍＶ／Ｋの正の温度係数を
有する基準電圧ＶＲを接続点Ｃに発生させる。この接続
点Ｃの基準電圧ＶＲの値は内部供給電圧ＶＩよりも低い
１スレシホルド電圧に選定して電流源６および比較回路
５をその最適の動作範囲で機能せしめるようにする。ま
た、この目的のため、電圧低減器９を用いて接続点Ｄの
電圧を内部供給電圧ＶＩに関し１スレシホルド電圧だけ
低減する。図２Ｂに示すように、例えば電圧低減器９は
ｐ−チャネルＭＯＳトランジスタの形状とし、そのソー
スを接続点Ｂに接続し、ゲートおよびドレインを相互接
続し、このドレインをｎ−チャネルＭＯＳトランジスタ
に接続し、そのゲートを外部供給電圧源に接続し、ソー
スを接地する。正の温度係数を有する基準電圧ＶＲを比
較回路５に供給し、この比較回路５は接続点Ｄへのフィ
ードバックにより同様に正の温度係数を有する電圧を誘
起し、従って、接続点Ｂの内部供給電圧ＶＩは前述した
全ての利点を有する例えば3.2 ｍＶ／Ｋの正の温度係数
を得ることができる。
【図１】従来の集積回路の構成を示す接続配置図であ
る。
る。
【図２】本発明集積回路の構成を示す接続配置図であ
る。
る。
１ ＰＭＯＳ電力スイッチングトランジスタ ２ 検出増幅器 ３ サブミクロン構成素子 ４ 寄生コンデンサ ５ 比較回路 ６ 基準電圧源 ７ 抵抗 ８ ヒステリシストランジスタ ９ 電圧低減器 １０ 反転素子 １１ 反転素子
Claims (4)
- 【請求項１】 外部給電接続点および内部給電接続点並
びにこれら接続点間に接続された電圧変換器を有し、内
部給電接続点に前記外部接続点の供給電圧よりも低い内
部供給電圧を供給する回路において、正の温度係数を有
し、内部供給電圧を発生する電圧変換器を配置するよう
にしたことを特徴とする集積回路。 - 【請求項２】 前記電圧変換器は前記接続点間に接続さ
れ、前記内部供給接続点に接続された回路コンデンサを
周期的に充電する電子スイッチと、正の温度係数を有す
る基準電圧を発生する手段と、前記内部供給電圧および
基準電圧に依存しスイッチングオンおよびオフをスイッ
チングする検出回路とを具えることを特徴とする請求項
１に記載の集積回路。 - 【請求項３】 前記基準電圧発生手段はＰＴＡＴ電圧源
を用いる基準電流源を具えることを特徴とする請求項２
に記載の集積回路。 - 【請求項４】 前記内部供給電圧の温度係数の値を＋1.
5 ｍＶ／Ｋ〜＋６ｍＶ／Ｋに位置させるようにしたこと
を特徴とする請求項１〜３の何れかの項に記載の集積回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL9001493 | 1990-06-29 | ||
| NL9001493A NL9001493A (nl) | 1990-06-29 | 1990-06-29 | Geintegreerde schakeling met meegeintegreerde voedingsspanningsverlaging. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0549237A true JPH0549237A (ja) | 1993-02-26 |
| JP3299551B2 JP3299551B2 (ja) | 2002-07-08 |
Family
ID=19857338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18287291A Expired - Fee Related JP3299551B2 (ja) | 1990-06-29 | 1991-06-29 | 集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0464909B1 (ja) |
| JP (1) | JP3299551B2 (ja) |
| KR (1) | KR100196592B1 (ja) |
| DE (1) | DE69116451T2 (ja) |
| NL (1) | NL9001493A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19734410A1 (de) * | 1997-08-08 | 1999-02-11 | Bosch Gmbh Robert | Schaltungsanordnung mit einem Schalttransistor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4298835A (en) * | 1979-08-27 | 1981-11-03 | Gte Products Corporation | Voltage regulator with temperature dependent output |
| US4723108A (en) * | 1986-07-16 | 1988-02-02 | Cypress Semiconductor Corporation | Reference circuit |
| NL8701472A (nl) * | 1987-06-24 | 1989-01-16 | Philips Nv | Geintegreerde schakeling met meegeintegreerde, voedingsspanningsverlagende spanningsregelaar. |
-
1990
- 1990-06-29 NL NL9001493A patent/NL9001493A/nl not_active Application Discontinuation
-
1991
- 1991-06-20 DE DE1991616451 patent/DE69116451T2/de not_active Expired - Fee Related
- 1991-06-20 EP EP91201582A patent/EP0464909B1/en not_active Expired - Lifetime
- 1991-06-26 KR KR1019910010639A patent/KR100196592B1/ko not_active IP Right Cessation
- 1991-06-29 JP JP18287291A patent/JP3299551B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| NL9001493A (nl) | 1992-01-16 |
| DE69116451T2 (de) | 1996-08-08 |
| DE69116451D1 (de) | 1996-02-29 |
| EP0464909B1 (en) | 1996-01-17 |
| KR100196592B1 (ko) | 1999-06-15 |
| JP3299551B2 (ja) | 2002-07-08 |
| EP0464909A1 (en) | 1992-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4584492A (en) | Temperature and process stable MOS input buffer | |
| KR930009148B1 (ko) | 전원전압 조정회로 | |
| US5552697A (en) | Low voltage dropout circuit with compensating capacitance circuitry | |
| KR101059901B1 (ko) | 정전압 회로 | |
| US5568089A (en) | Fully differential amplifier including common mode feedback circuit | |
| JP2592234B2 (ja) | 半導体装置 | |
| JP3575453B2 (ja) | 基準電圧発生回路 | |
| EP0573240A2 (en) | Reference voltage generator | |
| KR950010048B1 (ko) | 기판 전위 검출 회로를 가진 반도체 집적 회로 장치 | |
| EP0594305B1 (en) | Comparator circuit | |
| JPH04126409A (ja) | バイアス電流制御回路 | |
| JPH11231951A (ja) | 内部電圧発生回路 | |
| KR100253645B1 (ko) | 기준 전압 발생 회로 | |
| JPH08305454A (ja) | 基準電圧発生回路 | |
| US6060871A (en) | Stable voltage regulator having first-order and second-order output voltage compensation | |
| US6414536B1 (en) | Electrically adjustable CMOS integrated voltage reference circuit | |
| US5570038A (en) | Semiconductor integrated circuit device with data output circuit | |
| US5703477A (en) | Current driver circuit with transverse current regulation | |
| US6040720A (en) | Resistorless low-current CMOS voltage reference generator | |
| US6404221B1 (en) | Threshold invariant voltage detecting device | |
| KR100363139B1 (ko) | 버퍼회로및바이어스회로 | |
| US5229709A (en) | Integrated circuit with temperature compensation | |
| US5710516A (en) | Input logic signal buffer circuits | |
| JPH0549237A (ja) | 集積回路 | |
| JP2550871B2 (ja) | Ｃｍｏｓ定電流源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |