JPH0548138A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPH0548138A JPH0548138A JP3232359A JP23235991A JPH0548138A JP H0548138 A JPH0548138 A JP H0548138A JP 3232359 A JP3232359 A JP 3232359A JP 23235991 A JP23235991 A JP 23235991A JP H0548138 A JPH0548138 A JP H0548138A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- conductivity type
- light absorption
- absorption layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 高いレベルの入射光に対し低いバイアス電圧
でも応答の速い光検出が可能なＰＩＮフォトダイオード
を提供する。 【構成】 半導体基板１上に形成された第１の導電型の
半導体層からなる光吸収層３の上に、該光吸収層よりも
禁制帯幅の大きな第１の導電型の半導体層からなり表面
が保護膜７で覆われてなるキャップ層４が形成されてい
るとともに、該キャップ層の一部には受光部となる第２
の導電型の拡散領域６が形成され、この拡散領域に対応
して上記保護膜７に光が透過可能な窓部が形成されかつ
受光部の表面の一部には電極８ａが接触されてなる受光
素子において、上記光吸収層３はキャップ層４との接合
面側から内部に向かって徐々に第１の導電型の不純物濃
度が増加するようにした。
でも応答の速い光検出が可能なＰＩＮフォトダイオード
を提供する。 【構成】 半導体基板１上に形成された第１の導電型の
半導体層からなる光吸収層３の上に、該光吸収層よりも
禁制帯幅の大きな第１の導電型の半導体層からなり表面
が保護膜７で覆われてなるキャップ層４が形成されてい
るとともに、該キャップ層の一部には受光部となる第２
の導電型の拡散領域６が形成され、この拡散領域に対応
して上記保護膜７に光が透過可能な窓部が形成されかつ
受光部の表面の一部には電極８ａが接触されてなる受光
素子において、上記光吸収層３はキャップ層４との接合
面側から内部に向かって徐々に第１の導電型の不純物濃
度が増加するようにした。
Description
【０００１】
【産業上の利用分野】本発明は、光半導体装置特にＩｎ
Ｐ単結晶のような化合物半導体基板を用いた受光素子に
関し、例えば光通信における信号受信用のＰＩＮフォト
ダイオードに利用して効果的な技術に関する。
Ｐ単結晶のような化合物半導体基板を用いた受光素子に
関し、例えば光通信における信号受信用のＰＩＮフォト
ダイオードに利用して効果的な技術に関する。
【０００２】
【従来の技術】従来、光通信における信号受信用のＰＩ
Ｎフォトダイオードとしては、例えば次に示すようなも
のがあった。なお、構造的には本発明の実施例のＰＩＮ
フォトダイオードと同一であるので、図３を用いて説明
する。すなわち、ＩｎＰ基板１の上に気相エピタキシャ
ル成長法によってｎ型ＩｎＰバッファ層２とｎ型ＩｎＧ
ａＡｓ光吸収層３とｎ型ＩｎＰキャップ層（ウィンド
層）４を順に成長させる。そして、上記ＩｎＰキャップ
層４の一部には、Ｚｎのようなｐ型不純物を拡散させ
て、上記ｎ型ＩｎＧａＡｓ光吸収層３との接合面に達す
るようなｐ型拡散層からなる受光部６を形成する。さら
に、キャップ層４の表面には窒化シリコン膜からなる保
護膜７を、また受光部の表面には反射率が最小となるよ
うに膜厚を制御した窒化シリコンからなる反射防止膜９
を、プラズマＣＶＤ法によりそれぞれ形成する。そし
て、基板の上面側には上記受光部６の一部（周辺）に接
触するオーミック電極８ａを、また基板１の裏面にはオ
ーミック電極８ｂをそれぞれ形成するというものであ
る。
Ｎフォトダイオードとしては、例えば次に示すようなも
のがあった。なお、構造的には本発明の実施例のＰＩＮ
フォトダイオードと同一であるので、図３を用いて説明
する。すなわち、ＩｎＰ基板１の上に気相エピタキシャ
ル成長法によってｎ型ＩｎＰバッファ層２とｎ型ＩｎＧ
ａＡｓ光吸収層３とｎ型ＩｎＰキャップ層（ウィンド
層）４を順に成長させる。そして、上記ＩｎＰキャップ
層４の一部には、Ｚｎのようなｐ型不純物を拡散させ
て、上記ｎ型ＩｎＧａＡｓ光吸収層３との接合面に達す
るようなｐ型拡散層からなる受光部６を形成する。さら
に、キャップ層４の表面には窒化シリコン膜からなる保
護膜７を、また受光部の表面には反射率が最小となるよ
うに膜厚を制御した窒化シリコンからなる反射防止膜９
を、プラズマＣＶＤ法によりそれぞれ形成する。そし
て、基板の上面側には上記受光部６の一部（周辺）に接
触するオーミック電極８ａを、また基板１の裏面にはオ
ーミック電極８ｂをそれぞれ形成するというものであ
る。
【０００３】なお、上記キャップ層４は光吸収層３のＩ
ｎＧａＡｓよりも禁制帯幅の大きなＩｎＰで形成され
る。これによって、波長がλｇ１（ＩｎＰ）よりも大き
くλｇ２（ＩｎＧａＡｓ）よりも小さい光は表面のキャ
ップ層４で吸収されずに光吸収層３まで達して吸収され
る。また、上記構造の受光素子にあっては、上記電極８
ａ，８ｂ間に逆方向電圧すなわち電極８ａに負の電圧を
また電極８ｂに正の電圧を印加したときに、光吸収層３
に充分に空乏層が広がるようにバイアスされる。
ｎＧａＡｓよりも禁制帯幅の大きなＩｎＰで形成され
る。これによって、波長がλｇ１（ＩｎＰ）よりも大き
くλｇ２（ＩｎＧａＡｓ）よりも小さい光は表面のキャ
ップ層４で吸収されずに光吸収層３まで達して吸収され
る。また、上記構造の受光素子にあっては、上記電極８
ａ，８ｂ間に逆方向電圧すなわち電極８ａに負の電圧を
また電極８ｂに正の電圧を印加したときに、光吸収層３
に充分に空乏層が広がるようにバイアスされる。
【０００４】
【発明が解決しようとする課題】上記構造のＰＩＮフォ
トダイオードは、ＩｎＧａＡｓ光吸収層３が濃度１×１
０15／cm3以下のｎ型半導体で形成されており、濃度が
低いためほとんど真性半導体に近く、図７に示されてい
るエネルギバンド図および図８の電界強度分布図より明
らかなごとく、光吸収層３内のエネルギレベルＥｃおよ
びＥｖの傾斜が緩やかであるとともに、ＩｎＧａＡｓ光
吸収層３内の電界強度は実線Ａのように平坦になってい
た。そのため、上記構造のＰＩＮフォトダイオードにあ
っては、光吸収層３で発生した電子と正孔の対が、それ
ぞれ正側電極と負側電極に向かって移動する際に、ｐ型
拡散層６の側への正孔の排出速度が遅いため、正孔が溜
まり易くなる。その結果、この正孔濃度の局所的偏りに
よって一種の空間電荷が生じ、それがさらに正孔の排出
を遅くして、高速応答を妨げるという問題点があること
がわかった。特に、１ｍＷ以上の高いレベルの入射光に
対して、動作時のバイアス電圧が５Ｖのような低い電圧
であるときは高速の応答ができないという問題点があっ
た。
トダイオードは、ＩｎＧａＡｓ光吸収層３が濃度１×１
０15／cm3以下のｎ型半導体で形成されており、濃度が
低いためほとんど真性半導体に近く、図７に示されてい
るエネルギバンド図および図８の電界強度分布図より明
らかなごとく、光吸収層３内のエネルギレベルＥｃおよ
びＥｖの傾斜が緩やかであるとともに、ＩｎＧａＡｓ光
吸収層３内の電界強度は実線Ａのように平坦になってい
た。そのため、上記構造のＰＩＮフォトダイオードにあ
っては、光吸収層３で発生した電子と正孔の対が、それ
ぞれ正側電極と負側電極に向かって移動する際に、ｐ型
拡散層６の側への正孔の排出速度が遅いため、正孔が溜
まり易くなる。その結果、この正孔濃度の局所的偏りに
よって一種の空間電荷が生じ、それがさらに正孔の排出
を遅くして、高速応答を妨げるという問題点があること
がわかった。特に、１ｍＷ以上の高いレベルの入射光に
対して、動作時のバイアス電圧が５Ｖのような低い電圧
であるときは高速の応答ができないという問題点があっ
た。
【０００５】本発明は上記のような問題点に着目してな
されたもので、その目的とするところは、高いレベルの
入射光に対して低いバイアス電圧でも応答の速い光検出
が可能なＰＩＮフォトダイオードを提供することにあ
る。
されたもので、その目的とするところは、高いレベルの
入射光に対して低いバイアス電圧でも応答の速い光検出
が可能なＰＩＮフォトダイオードを提供することにあ
る。
【０００６】
【課題を解決するための手段】この発明は、上記目的を
達成するため、半導体基板上に形成された第１の導電型
の半導体層からなる光吸収層の上に、該光吸収層よりも
禁制帯幅の大きな第１の導電型の半導体層からなり表面
が保護膜で覆われてなるキャップ層が形成されていると
ともに、該キャップ層の一部には受光部となる第２の導
電型の拡散領域が形成され、この拡散領域に対応して上
記保護膜に光が透過可能な窓部が形成されかつ受光部の
表面の一部には電極が接触されてなる受光素子におい
て、上記光吸収層はキャップ層との接合面側から内部に
向かって徐々に第１の導電型の不純物濃度が増加するよ
うに濃度調整されるようにしたものである。
達成するため、半導体基板上に形成された第１の導電型
の半導体層からなる光吸収層の上に、該光吸収層よりも
禁制帯幅の大きな第１の導電型の半導体層からなり表面
が保護膜で覆われてなるキャップ層が形成されていると
ともに、該キャップ層の一部には受光部となる第２の導
電型の拡散領域が形成され、この拡散領域に対応して上
記保護膜に光が透過可能な窓部が形成されかつ受光部の
表面の一部には電極が接触されてなる受光素子におい
て、上記光吸収層はキャップ層との接合面側から内部に
向かって徐々に第１の導電型の不純物濃度が増加するよ
うに濃度調整されるようにしたものである。
【０００７】
【作用】上記した手段によれば、図６に示すように光吸
収層内のエネルギレベルＥｃおよびＥｖの傾斜が大きく
なるとともに、光吸収層３内の電界強度は図５に実線Ｂ
で示すように第２の導電型の拡散領域との接合面側の方
がバッファ層との接合面側に比べて高くなるようになる
ため、光吸収により発生した電子と正孔の対が、それぞ
れ正側電極と負側電極に向かって移動する際に、電子に
比べて遅い正孔が負側電極に向かって加速され易くな
り、電子と正孔の排出のバランスがとれて小さなバイア
ス電圧でも高いレベルの入射光を高速で検出できるよう
になる。
収層内のエネルギレベルＥｃおよびＥｖの傾斜が大きく
なるとともに、光吸収層３内の電界強度は図５に実線Ｂ
で示すように第２の導電型の拡散領域との接合面側の方
がバッファ層との接合面側に比べて高くなるようになる
ため、光吸収により発生した電子と正孔の対が、それぞ
れ正側電極と負側電極に向かって移動する際に、電子に
比べて遅い正孔が負側電極に向かって加速され易くな
り、電子と正孔の排出のバランスがとれて小さなバイア
ス電圧でも高いレベルの入射光を高速で検出できるよう
になる。
【０００８】
【実施例】以下、図面を用いて本発明をＩｎＰを基板と
するＰＩＮフォトダイオードに適用した場合の一実施例
を製造工程とともに説明する。先ず、不純物（硫黄）濃
度が例えば３×１０18／cm3のようなｎ型ＩｎＰ基板１
の上に、ＭＯＶＰＥ法（有機金属気相エピタキシャル成
長法）によって不純物（シリコン）濃度が例えば１×１
０18／cm3のようなｎ型のＩｎＰバッファ層２を約１．
０〜１．５μｍの厚みに、またその上に不純物濃度が徐
々に変化するｎ型ＩｎＧａＡｓ層からなる厚さ約２．０
〜３．０μｍのｎ型光吸収層３と、不純物（シリコン）
濃度が例えば１×１０16／cm3のような低濃度ｎ型Ｉｎ
Ｐ層からなる厚さ約１．０μｍのキャップ層４を順に成
長させる（図１参照）。
するＰＩＮフォトダイオードに適用した場合の一実施例
を製造工程とともに説明する。先ず、不純物（硫黄）濃
度が例えば３×１０18／cm3のようなｎ型ＩｎＰ基板１
の上に、ＭＯＶＰＥ法（有機金属気相エピタキシャル成
長法）によって不純物（シリコン）濃度が例えば１×１
０18／cm3のようなｎ型のＩｎＰバッファ層２を約１．
０〜１．５μｍの厚みに、またその上に不純物濃度が徐
々に変化するｎ型ＩｎＧａＡｓ層からなる厚さ約２．０
〜３．０μｍのｎ型光吸収層３と、不純物（シリコン）
濃度が例えば１×１０16／cm3のような低濃度ｎ型Ｉｎ
Ｐ層からなる厚さ約１．０μｍのキャップ層４を順に成
長させる（図１参照）。
【０００９】上記光吸収層３の成長の際には、先ず成長
の初期にｎ型不純物のドーパントガスとしてシラン（Ｓ
ｉＨ4）を流し、その濃度が膜厚の増加とともに減少
し、膜厚１．０μｍのところでゼロになるように流量を
制御する。そして、キャップ層４との接合面より０．２
μｍ手前に達するまでドーパントガスを添加しないで電
子濃度１×１０15／cm3以下のノンドープＩｎＧａＡｓ
層を成長させ、その後、シラン（ＳｉＨ4）の流量を徐
々に増加させ、最終段階で不純物濃度が１．０×１０16
／cm3以上となるようなｎ型ＩｎＧａＡｓ層を成長させ
ておく。
の初期にｎ型不純物のドーパントガスとしてシラン（Ｓ
ｉＨ4）を流し、その濃度が膜厚の増加とともに減少
し、膜厚１．０μｍのところでゼロになるように流量を
制御する。そして、キャップ層４との接合面より０．２
μｍ手前に達するまでドーパントガスを添加しないで電
子濃度１×１０15／cm3以下のノンドープＩｎＧａＡｓ
層を成長させ、その後、シラン（ＳｉＨ4）の流量を徐
々に増加させ、最終段階で不純物濃度が１．０×１０16
／cm3以上となるようなｎ型ＩｎＧａＡｓ層を成長させ
ておく。
【００１０】次に、上記キャップ層４の表面にプラズマ
ＣＶＤ法により窒化シリコン膜からなる保護膜７を形成
し、この保護膜７に開口部を形成してからこれをマスク
にしかつ拡散源としてＺｎＰ2を用いて基板表面にｐ型
不純物であるＺｎを拡散させ、上記ｎ型ＩｎＧａＡｓ光
吸収層３との接合面を超えて光吸収層３内のノンドープ
ＩｎＧａＡｓ層に達するようなｐ型拡散層６を形成する
（図２参照）。その後、上記保護膜７および露出された
ｐ型拡散層６の上に窒化シリコン膜等からなる反射防止
膜９を形成し、上記ｐ型拡散層６の表面の一部の反射防
止膜９を除去してから、アルミニウム等の金属層を全面
的に蒸着し、パターニングを行なって上記ｐ型拡散層６
の表面に接触するオーミック電極８ａを形成するととも
に、基板１の裏面には全面に接触するオーミック電極８
ｂを形成して完成する（図３参照）。
ＣＶＤ法により窒化シリコン膜からなる保護膜７を形成
し、この保護膜７に開口部を形成してからこれをマスク
にしかつ拡散源としてＺｎＰ2を用いて基板表面にｐ型
不純物であるＺｎを拡散させ、上記ｎ型ＩｎＧａＡｓ光
吸収層３との接合面を超えて光吸収層３内のノンドープ
ＩｎＧａＡｓ層に達するようなｐ型拡散層６を形成する
（図２参照）。その後、上記保護膜７および露出された
ｐ型拡散層６の上に窒化シリコン膜等からなる反射防止
膜９を形成し、上記ｐ型拡散層６の表面の一部の反射防
止膜９を除去してから、アルミニウム等の金属層を全面
的に蒸着し、パターニングを行なって上記ｐ型拡散層６
の表面に接触するオーミック電極８ａを形成するととも
に、基板１の裏面には全面に接触するオーミック電極８
ｂを形成して完成する（図３参照）。
【００１１】図４には上記実施例のＰＩＮフォトダイオ
ードにおける光吸収層の不純物濃度の分布を、また図５
には光吸収層３内の電界強度分布を、さらに図６にはそ
の禁制帯のエネルギバンド構造を示す。本実施例のＰＩ
Ｎフォトダイオードでは、光吸収層３内の不純物濃度プ
ロファイルは、図４に示すごとくバッファ層２との接合
面の側からドナー濃度（Ｎｄ）が徐々に減少し、しばら
く一定となり、ｐ型拡散層４との接合面に近づくに従っ
て再びドナー濃度は高くなるが、ｐ型拡散層４との接合
面に近い領域のドナーはｐ型拡散層４形成のためのＺｎ
拡散によって生じたアクセプタによって補償され、キャ
リア濃度が一旦ゼロになり、その後アクセプタ濃度（Ｎ
ａ）が徐々に高くなってｐ型領域に達するようにする。
これによって、光吸収層３は全体としてキャリア濃度
（Ｎｄ−Ｎａ）の曲線が右上がりに変化するようにな
る。
ードにおける光吸収層の不純物濃度の分布を、また図５
には光吸収層３内の電界強度分布を、さらに図６にはそ
の禁制帯のエネルギバンド構造を示す。本実施例のＰＩ
Ｎフォトダイオードでは、光吸収層３内の不純物濃度プ
ロファイルは、図４に示すごとくバッファ層２との接合
面の側からドナー濃度（Ｎｄ）が徐々に減少し、しばら
く一定となり、ｐ型拡散層４との接合面に近づくに従っ
て再びドナー濃度は高くなるが、ｐ型拡散層４との接合
面に近い領域のドナーはｐ型拡散層４形成のためのＺｎ
拡散によって生じたアクセプタによって補償され、キャ
リア濃度が一旦ゼロになり、その後アクセプタ濃度（Ｎ
ａ）が徐々に高くなってｐ型領域に達するようにする。
これによって、光吸収層３は全体としてキャリア濃度
（Ｎｄ−Ｎａ）の曲線が右上がりに変化するようにな
る。
【００１２】ところで、ｎ型半導体のキャリア濃度ｎ
は、真性キャリア濃度ｎｉとフェルミレベルＥｆと真性
フェルミレベルＥｉを用いると、次式（１）で表され
る。
は、真性キャリア濃度ｎｉとフェルミレベルＥｆと真性
フェルミレベルＥｉを用いると、次式（１）で表され
る。
【数１】 また、真性フェルミレベルＥｉは、禁制帯幅をＥｇとす
ると、Ｅｃ−Ｅｇ／２で表される。従って、上記式
（１）は次式（２）のように変形される。
ると、Ｅｃ−Ｅｇ／２で表される。従って、上記式
（１）は次式（２）のように変形される。
【数２】 ここで、Ｅｇ／２−（Ｅｃ−Ｅｆ）はフェルミレベルに
対する伝導帯の位置を示す。これより、フェルミレベル
に対する伝導帯の位置は、キャリア濃度ｎ（Ｎｄ−Ｎ
ａ）に比例することが分かる。しかるに、本実施例のＰ
ＩＮフォトダイオードでは、光吸収層３がキャップ層
（Ｐ層）４との接合面側から内部に向かって徐々にｎ型
不純物濃度が増加するように形成されているため、図６
に示すごとくＩｎＧａＡｓ光吸収層３内のエネルギレベ
ルＥｃおよびＥｖの傾斜が大きくなる。また、光吸収層
３内の電界強度は、図５に示すごとくｐ型拡散層４との
接合面の側ほど高く、バッファ層２との接合面の側が低
くなるような分布になる。しかも、上記実施例では、光
吸収層３のｐ型拡散層４との接合面に近づくに従って再
びドナー濃度が高くなるようにしているため、ｎ型不純
物をドープしなかった場合には図５に破線Ｃで示すよう
に、電界強度が光吸収層３のｐ型拡散層４との接合面で
急に下がってしまうものが、ｎ型不純物をドープした場
合には電界強度が光吸収層３のｐ型拡散層４との接合面
ぎりぎりまで下がらないようになる。ただし、電界強度
は印加される電圧が等しければその電極間の距離での積
分値は変わらないので、ｐ型拡散層４との接合面の側で
電界強度が高くなった分バッファ層２との接合面の側で
の電界強度は小さくなる。その結果、光吸収により発生
した電子と正孔の対が、それぞれ正側電極と負側電極に
向かって移動する際に、正孔が負側電極に向かって加速
され易くなり、電子と正孔の排出のバランスがとれて小
さなバイアス電圧でも高いレベルの入射光を高速で検出
できるようになる。
対する伝導帯の位置を示す。これより、フェルミレベル
に対する伝導帯の位置は、キャリア濃度ｎ（Ｎｄ−Ｎ
ａ）に比例することが分かる。しかるに、本実施例のＰ
ＩＮフォトダイオードでは、光吸収層３がキャップ層
（Ｐ層）４との接合面側から内部に向かって徐々にｎ型
不純物濃度が増加するように形成されているため、図６
に示すごとくＩｎＧａＡｓ光吸収層３内のエネルギレベ
ルＥｃおよびＥｖの傾斜が大きくなる。また、光吸収層
３内の電界強度は、図５に示すごとくｐ型拡散層４との
接合面の側ほど高く、バッファ層２との接合面の側が低
くなるような分布になる。しかも、上記実施例では、光
吸収層３のｐ型拡散層４との接合面に近づくに従って再
びドナー濃度が高くなるようにしているため、ｎ型不純
物をドープしなかった場合には図５に破線Ｃで示すよう
に、電界強度が光吸収層３のｐ型拡散層４との接合面で
急に下がってしまうものが、ｎ型不純物をドープした場
合には電界強度が光吸収層３のｐ型拡散層４との接合面
ぎりぎりまで下がらないようになる。ただし、電界強度
は印加される電圧が等しければその電極間の距離での積
分値は変わらないので、ｐ型拡散層４との接合面の側で
電界強度が高くなった分バッファ層２との接合面の側で
の電界強度は小さくなる。その結果、光吸収により発生
した電子と正孔の対が、それぞれ正側電極と負側電極に
向かって移動する際に、正孔が負側電極に向かって加速
され易くなり、電子と正孔の排出のバランスがとれて小
さなバイアス電圧でも高いレベルの入射光を高速で検出
できるようになる。
【００１３】なお、上記実施例では、ＩｎＰを基板とし
ているが、ＧａＡｓを基板とする受光ダイオードその他
の光半導体装置に適用することができる。
ているが、ＧａＡｓを基板とする受光ダイオードその他
の光半導体装置に適用することができる。
【００１４】
【発明の効果】以上説明したようにこの発明は、半導体
基板上に形成された第１の導電型の半導体層からなる光
吸収層の上に、該光吸収層よりも禁制帯幅の大きな第１
の導電型の半導体層からなり表面が保護膜で覆われてな
るキャップ層が形成されているとともに、該キャップ層
の一部には受光部となる第２の導電型の拡散領域が形成
され、この拡散領域に対応して上記保護膜に光が透過可
能な窓部が形成されかつ受光部の表面の一部には電極が
接触されてなる受光素子において、上記光吸収層はキャ
ップ層との接合面側から内部に向かって徐々に第１の導
電型の不純物濃度が増加するように形成したので、光吸
収層内のエネルギレベルＥｃおよびＥｖの傾斜が大きく
なるとともに、光吸収層３内の電界強度が第２導電型の
拡散領域との接合面側の方がバッファ層との接合面側に
比べて高くなるようになるため、光吸収により発生した
電子と正孔の対が、それぞれ正側電極と負側電極に向か
って移動する際に、正孔が負側電極に向かって加速され
易くなり、電子と正孔の排出のバランスがとれて小さな
バイアス電圧でも高いレベルの入射光を高速で検出でき
るようになるという効果がある。
基板上に形成された第１の導電型の半導体層からなる光
吸収層の上に、該光吸収層よりも禁制帯幅の大きな第１
の導電型の半導体層からなり表面が保護膜で覆われてな
るキャップ層が形成されているとともに、該キャップ層
の一部には受光部となる第２の導電型の拡散領域が形成
され、この拡散領域に対応して上記保護膜に光が透過可
能な窓部が形成されかつ受光部の表面の一部には電極が
接触されてなる受光素子において、上記光吸収層はキャ
ップ層との接合面側から内部に向かって徐々に第１の導
電型の不純物濃度が増加するように形成したので、光吸
収層内のエネルギレベルＥｃおよびＥｖの傾斜が大きく
なるとともに、光吸収層３内の電界強度が第２導電型の
拡散領域との接合面側の方がバッファ層との接合面側に
比べて高くなるようになるため、光吸収により発生した
電子と正孔の対が、それぞれ正側電極と負側電極に向か
って移動する際に、正孔が負側電極に向かって加速され
易くなり、電子と正孔の排出のバランスがとれて小さな
バイアス電圧でも高いレベルの入射光を高速で検出でき
るようになるという効果がある。
【図１】本発明をＩｎＰを基板とするＰＩＮフォトダイ
オードに適用した場合の一実施例の製造プロセスの第１
工程を示す断面図である。
オードに適用した場合の一実施例の製造プロセスの第１
工程を示す断面図である。
【図２】本発明をＩｎＰを基板とするＰＩＮフォトダイ
オードに適用した場合の一実施例の製造プロセスの第２
工程を示す断面図である。
オードに適用した場合の一実施例の製造プロセスの第２
工程を示す断面図である。
【図３】本発明をＩｎＰを基板とするＰＩＮフォトダイ
オードに適用した場合の一実施例の製造プロセスの最終
工程を示す断面図である。
オードに適用した場合の一実施例の製造プロセスの最終
工程を示す断面図である。
【図４】上記実施例における光吸収層内の不純物濃度分
布を示す図である。
布を示す図である。
【図５】本発明に係るＰＩＮフォトダイオードにおける
光吸収層の禁制帯のエネルギバンド構造図である。
光吸収層の禁制帯のエネルギバンド構造図である。
【図６】本発明に係るＰＩＮフォトダイオードにおける
光吸収層内の電界強度分布を示す図である。
光吸収層内の電界強度分布を示す図である。
【図７】従来のＰＩＮフォトダイオードにおける光吸収
層の禁制帯のエネルギバンド構造図である。
層の禁制帯のエネルギバンド構造図である。
【図８】従来のＰＩＮフォトダイオードにおける光吸収
層内の電界強度分布を示す図である。
層内の電界強度分布を示す図である。
１ 基板 ３ 光吸収層 ４ キャップ層 ６ ｐ型拡散層 ７ 保護膜（窒化シリコン膜） ９ 反射防止膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片桐 圭司 埼玉県戸田市新曽南３丁目17番35号 日本 鉱業株式会社内
Claims (1)
- 【請求項１】 半導体基板上に形成された第１の導電型
の半導体層からなる光吸収層の上に、該光吸収層よりも
禁制帯幅の大きな第１の導電型の半導体層からなり表面
が保護膜で覆われてなるキャップ層が形成されていると
ともに、該キャップ層の一部には受光部となる第２の導
電型の拡散領域が形成され、この拡散領域に対応して上
記保護膜に光が透過可能な窓部が形成されかつ受光部の
表面の一部には電極が接触されてなる受光素子におい
て、上記光吸収層はキャップ層との接合面側から内部に
向かって徐々に第１の導電型の不純物濃度が増加するよ
うに形成されていることを特徴とする半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232359A JPH0548138A (ja) | 1991-08-20 | 1991-08-20 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232359A JPH0548138A (ja) | 1991-08-20 | 1991-08-20 | 半導体受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548138A true JPH0548138A (ja) | 1993-02-26 |
Family
ID=16937980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3232359A Pending JPH0548138A (ja) | 1991-08-20 | 1991-08-20 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548138A (ja) |
-
1991
- 1991-08-20 JP JP3232359A patent/JPH0548138A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368762B2 (en) | Heterojunction photodiode | |
| US5552629A (en) | Superlattice avalance photodiode | |
| KR900004180B1 (ko) | 반도체 광검지기 및 그 제조방법 | |
| US4840916A (en) | Process for fabricating an avalanche photodiode | |
| US20100133637A1 (en) | Avalanche photodiode | |
| US5304824A (en) | Photo-sensing device | |
| JP2002314118A (ja) | 受光素子 | |
| EP0325532B1 (en) | A semiconductor photo-diode | |
| KR950004550B1 (ko) | 수광소자 | |
| US5391910A (en) | Light receiving device | |
| US20020105010A1 (en) | Semiconductor light detecting device | |
| JPH0548138A (ja) | 半導体受光素子 | |
| JPH04342174A (ja) | 半導体受光素子 | |
| JPH0548137A (ja) | 半導体受光素子 | |
| JPS6180875A (ja) | 半導体装置 | |
| JPS60198786A (ja) | 半導体受光素子 | |
| CA1285642C (en) | Vertical photoconductive detector | |
| KR100198423B1 (ko) | 애벌란치 광 다이오드형 장파장 광검출기 | |
| JP2995751B2 (ja) | 半導体受光素子 | |
| JPH057014A (ja) | アバランシエフオトダイオード | |
| JPH0738142A (ja) | 赤外受光素子および装置 | |
| JPS595681A (ja) | 半導体受光器 | |
| JPH04263474A (ja) | 半導体受光素子の製造方法 | |
| JPS59103385A (ja) | 半導体装置 | |
| JPH0537002A (ja) | 受光素子 |