JPH0548068A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 半導体装置の製造工程でドライエッチングに
よって生じた絶縁基板上の白濁を除去するとともに大き
い凹凸を取り除き、光の乱反射を抑制して製造を容易に
し、また製造された半導体装置のワイヤボンディング性
を向上させ、且つ高温高湿下でも安定した特性を示す半
導体装置を提供することにある。 【構成】 絶縁基板１３（１２）あるいはその上に成膜
される上部電極などの表面粗さＨを２０００Å以下好ま
しくは５０〜２００Åにし、特に、物理的洗浄により表
面に付着した微粒子を除去して、表面粗さＨが一定範囲
になるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置とその製造方
法に関し、特に絶縁基板上に少なくとも下部電極、半導
体部、上部電極及び層間絶縁膜を備えて構成される半導
体装置とその製造方法に関する。

【０００２】

【従来の技術】半導体装置は種々の構造のものが提供さ
れていて、たとえば図６に示すようにガラス基板などの
絶縁基板１２上に一次元に多数形成されたフォトダイオ
ード１４と、個々のフォトダイオード１４に対応して層
間絶縁膜３８を介して接続電極２４によって逆極性に直
列接続されたブロッキングダイオード１６と、一定個数
毎に分割しブロック化（２０）されたフォトダイオード
１４とブロッキングダイオード１６を駆動させるための
共通電極である下部電極１８と、駆動させられたフォト
ダイオード１４からの信号を読み出すためのマトリック
ス配線２２と、これらフォトダイオード１４などを覆っ
て絶縁するとともに保護するための絶縁保護膜４８とを
備えた半導体装置１０が提供されている。かかる半導体
装置１０は従来、次に示す方法によって製造されてい
る。

【０００３】図７(a) に示すように、大面積のガラス基
板１３上にクロムなどの金属を被着させて下部電極層を
形成した後、その下部電極層をフォトエッチングの手法
により所望の形状にパターン化して、下部電極１８，２
６を形成する。次に、下部電極１８，２６が形成された
ガラス基板１３の上にアモルファスシリコン系半導体層
100 と、ＩＴＯなどの上部電極層102 を順次被着させた
後、同図(b) に示すように、まず上部電極層102 をフォ
トエッチングの手法により所望の形状にパターン化して
上部電極３４，３６を形成し、次いで、アモルファスシ
リコン系半導体層100 を同様にフォトエッチングの手法
により所望の形状にパターン化して半導体部３０，３２
を形成する。このアモルファスシリコン系半導体層100
のフォトエッチングには通常ドライエッチングたとえば
反応性イオンエッチングが用いられている。

【０００４】このようにしてブロッキングダイオード１
６とフォトダイオード１４を形成した後、同図７(c) に
示すようにこれらのダイオード１４，１６を覆ってガラ
ス基板１３の全領域上に層間絶縁膜３８を被着させ、更
にその層間絶縁膜３８をフォトエッチングの手法によっ
て所望の箇所から除去し、複数のコンタクトホール４
０，４２，４４と信号入出力用の電極パッド部を形成す
る。次に、そのコンタクトホール４０，４２，４４部に
接続電極２４やマトリックス配線２２を形成するととも
に、電極パッド部に上部取出電極４６を形成する。その
後、これらの上に保護膜４８を被着させて、図６に示す
ような半導体装置１０を製造していた。

【０００５】

【発明が解決しようとする課題】かかる半導体装置１０
の製造方法は、パターン化された下部電極１８，２６の
上にアモルファスシリコン系半導体層100 と上部電極層
102 を被着させた後、それぞれの層100,102 を逆の順に
フォトエッチングによりパターン化するものであるた
め、アモルファスシリコン系半導体層100 をフォトエッ
チングするときガラス基板１３を損傷させてしまうとい
う問題があった。すなわち、反応性イオンエッチングを
用いる場合を例に説明すると、図８(a) に示すように、
反応性イオンエッチングのラジカルや活性イオンなどの
反応種はアモルファスシリコン系半導体層100 のSiと反
応するだけでなくガラス基板１３のSiとも反応し、ガラ
ス基板１３の基板成分を析出し飛散させて表面を損傷さ
せてしまう。飛散させられた基板成分(104) は半導体部
３０，３２の側面や下部電極１８，２６の電極パッド部
などに微粒子状になって付着したり、あるいはその微粒
子の一部が融着したかの如く強固に被着することがあ
る。これらの上から付着させられた上部取出電極４６は
その下地との付着力が弱くワイヤーボンディング性を低
下させたり、接続抵抗を増加させたり、あるいは微粒子
状の基板成分(104) を核としてその周囲に空洞部106 が
できることがあり、リークを生じさせる原因となってい
た。

【０００６】また、ガラス基板１３の表面が損傷させら
れて凹凸が激しくなったり、同図(b) に示すように、飛
散させられた基板１３の成分(104) が微粒子状になって
大量に被着することにより、その上に被着させられる層
間絶縁膜３８とガラス基板１３との間に空洞108 ができ
てしまい、層間絶縁膜３８の付着力を弱め、ガラス基板
１３と層間絶縁膜３８との界面から水分が侵入し易くな
り、リークが発生し易くなるという問題もあった。しか
も、ドライエッチングにより表面が損傷を受けて凹凸の
生じたガラス基板１３は白濁してしまい、表面の凹凸に
よる光の乱反射によって、上部電極３４，３６や接続電
極２４、マトリックス配線２２など、半導体部３０，３
２のパターン化以降のプロセスで、パターン化するため
のフォトマスクの位置決めが困難になるという問題もあ
った。

【０００７】基板１３上に成膜される薄膜の膜厚はÅの
オーダーであるため、基板１３の表面の凹凸、あるいは
被着させられた微粒子によって生ずる凹凸はほとんどそ
のままその上に成膜された薄膜の表面の凹凸となり、更
にその上に成膜される薄膜についてピンホールなどの発
生原因となっていた。

【０００８】そこで、本発明者はこれらの問題を解決す
るために鋭意研究を重ねた結果、本発明に至ったのであ
る。

【０００９】

【課題を解決するための手段】本発明に係る半導体装置
の製造方法の要旨とするところは、絶縁基板上に少なく
とも下部電極、半導体部、上部電極及び層間絶縁膜を備
えて構成される半導体装置において、前記絶縁基板及び
該絶縁基板上に成膜される下部電極を形成する下部電極
層、半導体部を形成する半導体層、上部電極を形成する
上部電極層及び層間絶縁膜の各表面粗さが２０００Å以
下であることにある。

【００１０】また、かかる半導体装置において、前記絶
縁基板及び該絶縁基板上に成膜される下部電極を形成す
る下部電極層、半導体部を形成する半導体層、上部電極
を形成する上部電極層及び層間絶縁膜の各表面粗さが５
０〜２００Åであることにある。

【００１１】次に、本発明に係る半導体装置の製造方法
の要旨とするところは、絶縁基板上に少なくとも下部電
極、半導体部、上部電極及び層間絶縁膜を備えて構成さ
れる半導体装置の製造方法において、前記絶縁基板上に
下部電極を形成する下部電極層、半導体部を形成する半
導体層、上部電極を形成する上部電極層及び層間絶縁膜
を順次成膜し、該各層をパターニングする工程で、少な
くとも該各層を成膜する直前における被成膜面の表面粗
さを２０００Å以下にすることにある。

【００１２】また、かかる半導体装置の製造方法におい
て、前記被成膜面の表面粗さを５０〜２００Åにするこ
とにある。

【００１３】更に、かかる半導体装置の製造方法におい
て、前記被成膜面を物理的洗浄して、該被成膜面に付着
する付着物を除去することにある。

【００１４】また、かかる半導体装置の製造方法におい
て、前記物理的洗浄がこすり洗浄であることにある。

【００１５】

【作用】かかる本発明の半導体装置は絶縁基板の表面粗
さだけでなく、その絶縁基板の上に成膜された下部電極
層、半導体層、上部電極層及び層間絶縁膜のいずれの層
や膜の表面粗さについても２０００Å以下好ましくは５
０〜２００Åにしているため、絶縁基板の上に順に積層
して成膜されるそれぞれの層や膜は被成膜面の凹凸が小
さく、その凸部や凹部を核にしてピンホールが生ずるこ
とはない。また、被成膜面の凸部や凹部の低いことか
ら、その上に成膜された層や膜は被成膜面に密着し、充
分な強度の付着力が得られる。

【００１６】次に、本発明に係る半導体装置の製造方法
は、下部電極層を成膜するのに当たり先ず被成膜面であ
る絶縁基板の表面粗さを２０００Å以下好ましくは５０
〜２００Åにしてから下部電極層を成膜するようにして
いるため、その下部電極層をパターニングして形成され
た下部電極にピンホールはなく、また下部電極は強固に
絶縁基板に被着させられる。次に、パターニングされた
下部電極を含む絶縁基板の表面粗さを上述と同様の範囲
にした後、その上に半導体層を成膜し、さらにその半導
体層の表面をまた上述と同様の範囲にして上部電極層が
成膜される。したがって、成膜工程などにおいて表面に
付着したゴミなどの微粒子を除去して、これらの各層の
表面粗さを上述の範囲にして成膜することにより、ピン
ホールなどが発生することはない。

【００１７】更に、これら上部電極層及び半導体層をそ
れぞれ順次パターニングして、上部電極と半導体部が形
成される。特に、半導体層のパターニングは反応性イオ
ンエッチングが用いられ、半導体層とその下地の絶縁基
板は反応性イオンエッチングのラジカルや活性イオンな
どの反応種と反応させられ、半導体部が形成されるとと
もに、絶縁基板の表面がエッチングされて、飛散し析出
させられた基板成分がその絶縁基板やパターニングされ
た上部電極の表面に付着し、表面が荒れてしまう。そこ
で、絶縁基板や上部電極の表面を処理して飛散した基板
成分などを除去し、表面粗さが上記の範囲になるように
した後、層間絶縁膜が成膜される。絶縁基板上に被着さ
れた層間絶縁膜はエッチングによって荒らされた表面か
ら微粒子が除去されて凹凸の高さが一定の範囲内になる
ようにされているため、強固に密着させられて水分が侵
入することはなく、またピンホールが発生することもな
い。したがって、層間絶縁膜上に成膜させられる接続電
極はピンホールによって短絡することはない。

【００１８】ここで、絶縁基板あるいはその絶縁基板上
に成膜された下部電極層などや層間絶縁膜などの表面粗
さを２０００Å以下好ましくは５０〜２００Åにする方
法として特に物理的洗浄が挙げられ、また特に物理的洗
浄としてブラシやスポンジなどによるこすり洗浄が挙げ
られる。こすり洗浄などの物理的洗浄は絶縁基板の表面
などに付着した微粒子の他、一部が融着している微粒子
なども強制的に除去することができ、表面粗さを小さく
することができる。

【００１９】

【実施例】次に、本発明に係る半導体装置の製造方法の
実施例を図面に基づいて詳しく説明する。

【００２０】図２に半導体装置１０の一例を示す。半導
体装置１０はガラスなどから成る絶縁基板１２上に一次
元に多数形成されたフォトダイオード１４と、個々のフ
ォトダイオード１４に対応して層間絶縁膜３８を介して
接続電極２４によって逆極性に直列接続されたブロッキ
ングダイオード１６と、一定個数毎に分割しブロック化
されたフォトダイオード１４とブロッキングダイオード
１６を駆動させるための共通電極である下部電極１８
と、駆動させられたフォトダイオード１４からの信号を
読み出すために下部電極２６の配線電極部２８に接続さ
れるマトリックス配線２２と、これらフォトダイオード
１４などを覆って絶縁するとともに保護するための保護
膜４８とを備えて構成されている。なお、符号４６は下
部電極１８の電極パッド部に設けられる上部取出電極で
ある。この半導体装置１０を例にして、その製造方法を
説明する。

【００２１】先ず複数の半導体装置１０を同時に製造し
得る程度の大面積の絶縁基板１３（１２）についてクリ
ーンルーム中で純水やあるいはフロンなどの洗浄液ある
いは噴出気体を用いて洗浄が行なわれ、その表面に付着
しているゴミなどが除去される。そして、その絶縁基板
１３の被成膜面の検査が行なわれ、必要に応じて表面粗
さの検査が行なわれる。表面粗さは図１(a) に示すよう
に凹凸の最大高さＨで表され、この最大高さＨは絶縁基
板１３から基準長さを任意に抜き出して設定し、その基
準長さの範囲内で最大高さＨが２０００Å以下好ましく
は５０〜２００Åのものは他の箇所においても最大高さ
は同じであると推定し、その絶縁基板１３の表面粗さＨ
が求められるのである。半導体装置１０の製造には表面
粗さＨがかかる範囲内にあるもののみが用いられ、表面
粗さＨが所定の範囲から外れるものについては同図(b)
に示すように、ディスクブラシなどを用いてこすり洗浄
を行い、絶縁基板１３の表面に強固に付着しているゴミ
などの微粒子５０が強制的に除去され、表面粗さＨが上
記一定の範囲内になった絶縁基板１３のみが用いられ
る。

【００２２】次に、図３(a) に示すように、絶縁基板１
３の上にクロム，ニッケル，モリブデンなどの金属から
成る下部電極層５２をスパッタリング法や真空蒸着法な
どにより成膜し、次いで同図(b) に示すようにその下部
電極層５２を所定のパターン形状にフォトエッチングし
て、フォトダイオード１４とブロッキングダイオード１
６の下部電極１８，２６が形成される。この下部電極１
８，２６のパターニング後、特にその下部電極１８，２
６の表面を必要に応じてディスクブラシなどを用いてこ
すり洗浄を行って、下部電極１８，２６の表面粗さＨが
上記一定の範囲内に入るようにされる。

【００２３】下部電極１８，２６の上には同図(c) に示
すように、アモルファスシリコン系半導体層５４を成膜
するとともに、更に同図(d) に示すように、そのアモル
ファスシリコン系半導体層５4 の上に上部電極層５６を
成膜して順次積層する。ここで、アモルファスシリコン
系半導体層５４は本実施例の構成においては特に、プラ
ズマＣＶＤ法を用いてｐ型a-SiC 、ｉ型a-Si、ｎ型a-Si
の順に成膜したものが用いられる。また、上部電極層５
６にはＩＴＯや SnO₂ などをスパッタリング法や真空蒸
着法によって被着させた透明導電膜が用いられる。

【００２４】次に、図４(a) に示すように、上部電極層
５６を所定のパターンにフォトエッチングして、フォト
ダイオード１４の上部電極３４と、ブロッキングダイオ
ード１６の上部電極３６がそれぞれ形成される。このフ
ォトエッチングにおいて、上部電極層５６を構成するＩ
ＴＯや SnO₂ などと反応する反応種は、その下に積層さ
れているアモルファスシリコン系半導体層５４を構成す
るSiとは反応せず、アモルファスシリコン系半導体層５
４がエッチングされることはない。

【００２５】次いで、同図４(b) に示すように、アモル
ファスシリコン系半導体層５４を所定のパターンにフォ
トエッチングして、フォトダイオード１４の半導体部３
０と、ブロッキングダイオード１６の半導体部３２がそ
れぞれ形成される。このフォトエッチングは上部電極３
４，３６を含むアモルファスシリコン系半導体層５４の
上にフォトレジストを塗布した後、フォトマスクを用い
て露光し、所定のパターン形状のフォトレジスト膜を形
成した後、たとえば反応性イオンエッチング法などによ
ってアモルファスシリコン系半導体層５４をエッチング
して、同図(b)に示すように半導体部３０，３２が形成
されるのである。

【００２６】このフォトエッチングにおいて、アモルフ
ァスシリコン系半導体層５４を構成するシリコンSiと反
応する反応種はその下地である絶縁基板１３、特にガラ
スなどシリコンSiを主成分とする基板と反応して、基板
成分を析出し飛散させてしまう。このため、反応性イオ
ンエッチングの反応種に曝される絶縁基板１３の表面は
エッチングされて白濁し、また雰囲気中に曝される上部
電極３４，３６や下部電極１８，２６の一部などの表面
には絶縁基板１３から飛散させられた基板成分の微粒子
が付着させられ、また、その微粒子の一部は融着させら
れたかの如く強固に被着させられている。そこで、ダイ
オード１４，１６が形成された絶縁基板１３を純水でシ
ャワーリングしながら、絶縁基板１３の表面をディスク
ブラシを用いてこすり洗浄する。このこすり洗浄により
図１(b) に示すように微粒子５０がブラシによって強制
的に除去されて、絶縁基板１３や上部電極３４，３６及
び下部電極１８，２６の外表面はその表面粗さＨが２０
００Å以下、好ましくは５０〜２００Åの範囲にされ
る。ここで、表面粗さＨは絶縁基板１３などの表面自体
に形成されている凹凸の他、微粒子５０が付着している
場合に、その微粒子５０による凹凸があり、この微粒子
５０を充分除去することによって、表面粗さＨは上記範
囲内に入るようにされる。

【００２７】このようにして、絶縁基板１３上に下部電
極１８，２６と、半導体部３０，３２及び上部電極３
４，３６から成るフォトダイオード１４とブロッキング
ダイオード１６が相対応して一次元に複数それぞれ形成
される。次いで、同図４(c) に示すように、フォトダイ
オード１４とブロッキングダイオード１６が形成された
絶縁基板１３の全領域上にプラズマＣＶＤ法を用いてシ
リコン酸化膜などから成る透明な層間絶縁膜３８を成膜
し、更に、その層間絶縁膜３８にレジスト膜を被着して
反応性イオンエッチング法を用いて外部接続のために必
要なコンタクト部が設けられる。コンタクト部は共通電
極である下部電極１８の電極パッド部５８を含む外周部
と、フォトダイオード１４の上部電極３４とブロッキン
グダイオード１６の上部電極３６とを接続するためのコ
ンタクトホール４０及び４２と、フォトダイオード１４
の下部電極２６から読み取り信号を取り出すためのコン
タクトホール４４である。

【００２８】層間絶縁膜３８に電極パッド部５８やコン
タクトホール４０，４２，４４を形成するとき、電極パ
ッド部５８を含む絶縁基板１３の外周部に被着されてい
る層間絶縁膜３８も除去される。このため、層間絶縁膜
３８の下地の絶縁基板１３の表面がエッチングされてし
まい、基板成分が飛散させられる。そこで、前述と同様
に、純水でシャワーリングしながらディスクブラシを用
いて層間絶縁膜３８と絶縁基板１３の表面をこすり洗浄
する。このこすり洗浄により、層間絶縁膜３８を反応性
イオンエッチングしたときに飛散して表面に付着してい
る基板成分の微粒子５０や絶縁基板１３の表面に付着し
ているエッチング残渣などの微粒子５０が除去され、表
面粗さＨが上記所定の範囲内に入るようにされる。

【００２９】次に、この層間絶縁膜３８の上に金属膜を
スパッタリング法や真空蒸着法等により被着させた後、
その金属膜を所定のパターンにエッチングして、図４
(d) に示すように接続電極２４とマトリックス配線２２
及び上部取出電極４６が形成される。金属膜はたとえば
クロムCrなど１層から構成しても良く、あるいはクロム
とアルミニウムなどの２層構造によって構成しても良
い。金属膜が２層以上から構成される場合、第１層は透
明電極である上部電極３４，３６との付着力が良好で且
つ上部電極３４，３６と反応し難い材質が選定され、ま
た、最上層はワイヤーボンディング性の良い材質が選定
されるのが好ましい。

【００３０】以上の工程を経て最後に図２に示すよう
に、プラズマＣＶＤ法などによって絶縁基板１３の全領
域にシリコン窒化物などから成る保護膜４８を成膜し、
更に少なくとも外部接続のために必要な電極パッド部５
８（４６）のみを露出させるようにその保護膜４８を反
応性イオンエッチングの手法により除去して半導体装置
１０が製造される。製造された半導体装置１０は大面積
のガラス基板１３に複数形成されており、ガラス基板１
３を切断して図６に示すような個々のガラス基板１２か
ら成る半導体装置１０が製造される。

【００３１】以上、本発明に係る半導体装置１０とその
製造方法の一例を詳述したが、本実施例は絶縁基板１３
の表面だけでなく、その絶縁基板１３の上に成膜されて
形成された下部電極１８，２６の表面や、ダイオード１
４，１６の表面と絶縁基板１３の表面、更に層間絶縁膜
３８と絶縁基板１３の表面を物理的洗浄たとえばこすり
洗浄することにより、それらの表面に付着している微粒
子を除去して、その表面粗さＨを２０００Å以下特に好
ましくは５０〜２００Åになるようにしているため、こ
れらの層や膜にピンホールが発生することはなく、また
層や膜の付着力が弱められることもない。したがって、
絶縁基板１３と層間絶縁膜３８との界面や絶縁基板１３
と保護膜４８との界面から水分が侵入してリークが発生
することもない。

【００３２】以上の実施例に示す方法により、図６に示
す形状の半導体装置１０を多数製造して、その中から１
００サンプルを抜き取り、ワイヤボンディング試験、外
観試験を実施し、不良数を調査した。ここで、ワイヤボ
ンディング試験は電極パッド部にワイヤをボンディング
した後、一定の力でワイヤを引っ張り、剥離する個数を
調べた。また、外観試験は絶縁基板の表面に白濁が認め
られる個数を調べた。その結果を表１に示すように、不
良は認められなかった。

【表１】

【００３３】次に、本実施例により多数製造した半導体
装置の中から１００サンプルを抜き取り、ビット欠陥の
調査をした。その結果、１００個中１個についてビット
欠陥が認められた。次いで、ビット欠陥のないサンプル
１００個について８５℃、８５％ＲＨの条件で１０００
時間にわたる高温高湿加速試験を行った。その結果、ビ
ット欠陥が発生したサンプル数は１００個中２個であっ
た。その結果を表２に示す。

【表２】

【００３４】これに対して、従来の製造方法により図３
に示すのと同じ構造の半導体装置を多数製造し、その中
から１００サンプルを抜き取り、ワイヤボンディング試
験、外観試験を実施し、不良数を調査した。その結果、
表１に示すように、ワイヤボンディングについて不良で
あったのは１２個であり、外観試験では９１個について
白濁が認められた。

【００３５】また、同様に従来の製造方法により多数製
造した半導体装置の中から１００サンプルを抜き取り、
同様にビット欠陥の調査をした。その結果、１００個中
２個についてビット欠陥が認められた。更に、ビット欠
陥のないサンプルを１００個抽出し、そのサンプルにつ
いて同様の条件で高温高湿加速試験を行った。その結
果、ビット欠陥が発生したサンプル数は１００個中１３
個であった。結果を表２に示す。この試験例から明らか
なように、本発明に係る半導体装置１０は高温高湿下で
極めて安定した信頼性を有する。

【００３６】以上、本発明の実施例を詳述したが、本発
明はその他の態様でも実施し得るものである。たとえ
ば、層間絶縁膜３８のエッチングは外部接続のために必
要なコンタクト部である電極パッド部５８を含む絶縁基
板１３の外周部も行なっていたが、エッチングを電極パ
ッド部５８とコンタクトホール４０，４２，４４のコン
タクト部のみ施し、絶縁基板１３の外周部などから層間
絶縁膜３８を除去しないようにするのが好ましい。この
ようにすれば、コンタクト部を形成するためにオーバー
エッチングしても絶縁基板１３自体がエッチングされる
ことはなく、しかも基板成分が飛散することもないた
め、エッチング後にこすり洗浄を省略することが可能と
なる。

【００３７】また、上述の実施例では絶縁基板１３（１
２）や層間絶縁膜３８などの表面のこすり洗浄をディス
クブラシを用いた例を示したが、その他ロールブラシや
スポンジ、ゴムなどの弾性部材を用いても良い。これら
ブラシや弾性部材は絶縁基板１３やその上に成膜された
電極や層間絶縁膜などよりも硬度が低く傷つけないもの
であって、且つそれらの表面に付着させられた微粒子を
除去し得るものが用いられる。更に、こすり洗浄に限定
されるものではなく、その他絶縁基板の表面などに付着
した微粒子を物理的に除去し得る物理的洗浄であれば良
い。

【００３８】次に、図５に示すように、本発明方法によ
って製造される半導体装置６２はガラス基板１２上に形
成された下部電極６４がフォトダイオード６６とブロッ
キングダイオード６８を逆極性に直列接続する接続電極
を成し、それぞれの上部電極７０，７２側に層間絶縁膜
７４を介して配線電極７６及び上部取出電極７８を設け
た形式のものであっても良い。かかる形式の半導体装置
６２にあっても、ガラス基板１２にパターン化された下
部電極６４の上にアモルファスシリコン系半導体層と上
部電極層を成膜した後、それぞれ順にパターニングした
とき、アモルファスシリコン系半導体層と共にガラス基
板１２の表面もエッチングされてしまい、反応性イオン
エッチングの雰囲気に曝されるガラス基板１２の表面が
白濁し、且つ飛散析出した基板成分の微粒子によって表
面粗さが大きくなる。そこで、アモルファスシリコン系
半導体層のエッチング後、こすり洗浄が行なわれて、付
着した微粒子が取り除かれ、かかる半導体装置６２につ
いても前述の実施例と同様の効果が得られるものであ
る。

【００３９】また、以上の実施例ではフォトダイオード
とブロッキングダイオードの２つの半導体素子群を有す
る半導体装置について説明したが、本発明は単一の半導
体素子群から構成される半導体装置についても適用で
き、なんら限定されるものではない。更に、半導体層と
してｐｉｎ型のアモルファスシリコン系半導体層に限定
されるものではなく、アモルファスシリコンa-Si、水素
化アモルファスシリコンa-Si:H、水素化アモルファスシ
リコンカーバイドa-SIC:H 、アモルファスシリコンナイ
トライドなどの他、シリコンと炭素、ゲルマニウム、ス
ズなどの他の元素との合金からなるアモルファスシリコ
ン系半導体の非晶質あるいは微結晶を pin型、 nip型、
ni型、pn型、 MIS型、ヘテロ接合型、ホモ接合型、ショ
ットキーバリアー型あるいはこれらを組み合わせた型な
どに構成した半導体層で良く、更にその他アモルファス
シリコン系以外のたとえばGaAs系やCdS-Se系等の半導体
素子から成る半導体装置であっても良い。

【００４０】更に、絶縁基板としてガラス基板の他、た
とえば金属基板にシリコン酸化物やシリコン窒化物、シ
リコンオキシナライド等を被着させて絶縁した基板であ
っても良い。また、下部電極の材料としてクロムの他、
チタン、ニッケル等であっても良く、更に、層間絶縁膜
の材料としてシリコン酸化物、シリコン窒化物、シリコ
ンオキシナライド等であっても良く、いずれも限定され
るものではない。

【００４１】また、層間絶縁膜のパターン化は反応性イ
オンエッチング法等のドライエッチング法が最も好まし
いが、必要に応じてウエットエッチング法を用いても良
いのは当然である。その他、本発明はその趣旨を逸脱し
ない範囲内で、当業者の知識に基づき種々なる改良、修
正、変形を加えた態様で実施し得るものである。

【００４２】

【発明の効果】本発明に係る半導体装置とその製造方法
は絶縁基板とその上に成膜される下部電極層、半導体
層、上部電極層及び層間絶縁膜の各表面における表面粗
さを２０００Å好ましくは５０〜２００Åにすることに
より、ピンホールがなく、また成膜された各層が密着し
て、ワイヤーボンディング性が向上し、接続抵抗が増加
したりすることはない。しかも、絶縁基板に被着された
層間絶縁膜あるいは保護膜との界面から水分が侵入させ
られることはほとんどなく、リークの発生や電極の腐食
を防止することが可能となる。このように、本発明は半
導体素子部や電極部におけるリークや腐食の発生を防止
することができ、高温高湿下で極めて品質の安定した信
頼性を有する半導体装置を提供することが可能となる。

【００４３】また、上記表面粗さを一定の範囲にする方
法としてこすり洗浄などの物理的洗浄を用いているた
め、比較的強く付着している微粒子をも容易に除去する
ことができる。更に、製造工程の途中で洗浄を行なうこ
とにより、絶縁基板上の白濁状のエッチング残渣を除去
することができ、光が乱反射させられることがなくな
り、フォトマスクの位置決め作業が容易となる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置とその製造方法を説明
するための要部断面説明図であり、同図(a) は表面粗さ
を示す図、同図(b) は微粒子の除去を示す図である。

【図２】本発明に係る半導体装置の製造方法の最終工程
を示す断面説明図である。

【図３】本発明に係る半導体装置の製造方法の一工程を
説明するための要部断面説明図であり、同図(a) は絶縁
基板に下部電極層を成膜した図、同図(b) は下部電極層
をパターン化した図、同図(c) は半導体層を成膜した
図、同図(d) は上部電極層を成膜した図である。

【図４】図３に示す半導体装置の製造方法の残りの工程
を説明するための要部断面説明図であり、同図(a) は上
部電極層をパターン化した図、同図(b) は半導体層をパ
ターン化した図、同図(c) は層間絶縁膜を成膜しパター
ン化した図、同図(d) は接続電極やマトリックス配線な
どを形成した図である。

【図５】本発明に係る半導体装置の製造方法によって製
造される半導体装置の他の実施例を示す要部正面断面説
明図である。

【図６】図１乃至図４に示す半導体装置の製造方法によ
って製造した半導体装置の一例を示す図であり、同図
(a) は要部正面断面説明図、同図(b)は要部平面説明図
である。

【図７】従来の半導体装置の製造方法における要部を説
明するための要部正面断面説明図であり、同図(a) はパ
ターン化された下部電極に半導体層と上部電極層を成膜
した図、同図(b) は上部電極層と半導体層をパターン化
した図、同図(c) は層間絶縁膜を成膜しパターン化し、
更に接続電極やマトリックス配線などを形成した図であ
る。

【図８】従来の半導体装置の製造方法の作用を説明する
ための要部説明図であり、同図(a) 及び(b) は要部正面
断面説明図である。

【符号の説明】

１０，６２；半導体装置 １２，１３；絶縁基板 １８，２６，６４；下部電極 ３０，３２；半導体部 ３４，３６，７０，７２；上部電極 ５４；半導体層 ５６；上部電極層

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年１０月２５日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００５

【補正方法】変更

【補正内容】

【０００５】

【発明が解決しようとする課題】かかる半導体装置１０
の製造方法は、パターン化された下部電極１８，２６の
上にアモルファスシリコン系半導体層100 と上部電極層
102 を被着させた後、それぞれの層100,102 を逆の順に
フォトエッチングによりパターン化するものであるた
め、アモルファスシリコン系半導体層100 をフォトエッ
チングするときガラス基板１３を損傷させてしまうとい
う問題があった。すなわち、反応性イオンエッチングを
用いる場合を例に説明すると、図８(a) に示すように、
反応性イオンエッチングのラジカルや活性イオンなどの
反応種はアモルファスシリコン系半導体層100 のSiと反
応するだけでなくガラス基板１３のSiとも反応し、ガラ
ス基板１３の基板成分を析出し飛散させて表面を損傷さ
せてしまう。飛散させられた基板成分(104) は半導体部
３０，３２の側面や下部電極１８，２６の電極パッド部
などに微粒子状になって付着したり、あるいはその微粒
子の一部が融着したかの如く強固に被着することがあ
る。これらの上から付着させられた上部取出電極４６は
その下地との付着力が弱くワイヤーボンディング性を低
下させたり、接続抵抗を増加させたり、あるいは微粒子
状の基板成分(104) の半導体部３０，３２の側面への付
着によりリークを生じさせる原因となっていた。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２２

【補正方法】変更

【補正内容】

【００２２】次に、図３(a) に示すように、絶縁基板１
３の上にクロム，ニッケル，モリブデンなどの金属から
成る下部電極層５２をスパッタリング法や真空蒸着法な
どにより成膜し、次いで同図(b) に示すようにその下部
電極層５２を所定のパターン形状にフォトエッチングし
て、フォトダイオード１４とブロッキングダイオード１
６の下部電極２６，１８が形成される。この下部電極１
８，２６のパターニング後、特にその下部電極１８，２
６の表面を必要に応じてディスクブラシなどを用いてこ
すり洗浄を行って、下部電極１８，２６の表面粗さＨが
上記一定の範囲内に入るようにされる。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】このフォトエッチングにおいて、アモルフ
ァスシリコン系半導体層５４を構成するシリコンSiと反
応する反応種はその下地である絶縁基板１３、特にガラ
スなどシリコンSiを主成分とする基板と反応して、基板
成分を析出し飛散させてしまう。このため、反応性イオ
ンエッチングの反応種に曝される絶縁基板１３の表面は
エッチングされて白濁し、また雰囲気中に曝される下部
電極１８，２６の一部などの表面には絶縁基板１３から
飛散させられた基板成分の微粒子が付着させられ、ま
た、その微粒子の一部は融着させられたかの如く強固に
被着させられている。そこで、ダイオード１４，１６が
形成された絶縁基板１３を純水でシャワーリングしなが
ら、絶縁基板１３の表面をディスクブラシを用いてこす
り洗浄する。このこすり洗浄により図１(b) に示すよう
に微粒子５０がブラシによって強制的に除去されて、絶
縁基板１３や下部電極１８，２６の外表面はその表面粗
さＨが２０００Å以下、好ましくは５０〜２００Åの範
囲にされる。ここで、表面粗さＨは絶縁基板１３などの
表面自体に形成されている凹凸の他、微粒子５０が付着
している場合に、その微粒子５０による凹凸があり、こ
の微粒子５０を充分除去することによって、表面粗さＨ
は上記範囲内に入るようにされる。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正内容】

【００２７】このようにして、絶縁基板１３上に下部電
極２６，１８と、半導体部３０，３２及び上部電極３
４，３６から成るフォトダイオード１４とブロッキング
ダイオード１６が相対応して一次元に複数それぞれ形成
される。次いで、同図４(c) に示すように、フォトダイ
オード１４とブロッキングダイオード１６が形成された
絶縁基板１３の全領域上にプラズマＣＶＤ法を用いてシ
リコン酸化膜などから成る透明な層間絶縁膜３８を成膜
し、更に、その層間絶縁膜３８にレジスト膜を被着して
反応性イオンエッチング法を用いて外部接続のために必
要なコンタクト部が設けられる。コンタクト部は共通電
極である下部電極１８の電極パッド部５８を含む外周部
と、フォトダイオード１４の上部電極３４とブロッキン
グダイオード１６の上部電極３６とを接続するためのコ
ンタクトホール４０及び４２と、フォトダイオード１４
の下部電極２６から読み取り信号を取り出すためのコン
タクトホール４４である。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００２８

【補正方法】変更

【補正内容】

【００２８】層間絶縁膜３８に電極パッド部５８やコン
タクトホール４０，４２，４４を形成するとき、電極パ
ッド部５８を含む絶縁基板１３の外周部に被着されてい
る層間絶縁膜３８も除去される。このため、層間絶縁膜
３８の下地の絶縁基板１３の表面がエッチングされてし
まい、基板成分が飛散させられる。そこで、前述と同様
に、純水でシャワーリングしながらディスクブラシを用
いて層間絶縁膜３８と絶縁基板１３及び下部電極１８の
一部（５８）の表面をこすり洗浄する。このこすり洗浄
により、層間絶縁膜３８を反応性イオンエッチングした
ときに飛散して表面に付着している基板成分の微粒子５
０や絶縁基板１３の表面に付着しているエッチング残渣
などの微粒子５０が除去され、表面粗さＨが上記所定の
範囲内に入るようにされる。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００３１

【補正方法】変更

【補正内容】

【００３１】以上、本発明に係る半導体装置１０とその
製造方法の一例を詳述したが、本実施例は絶縁基板１３
の表面だけでなく、その絶縁基板１３の上に成膜されて
形成された下部電極１８，２６の表面や、ダイオード１
４，１６の表面と絶縁基板１３及び下部電極１８，２６
の表面、更に層間絶縁膜３８と絶縁基板１３及び下部電
極１８の一部（５８）の表面を物理的洗浄たとえばこす
り洗浄することにより、それらの表面に付着している微
粒子を除去して、その表面粗さＨを２０００Å以下特に
好ましくは５０〜２００Åになるようにしているため、
これらの層や膜にピンホールが発生することはなく、ま
た層や膜の付着力が弱められることもない。したがっ
て、絶縁基板１３と層間絶縁膜３８との界面や絶縁基板
１３と保護膜４８との界面から水分が侵入してリークが
発生することもない。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に少なくとも下部電極、半導
   体部、上部電極及び層間絶縁膜を備えて構成される半導
   体装置において、前記絶縁基板及び該絶縁基板上に成膜
   される下部電極を形成する下部電極層、半導体部を形成
   する半導体層、上部電極を形成する上部電極層及び層間
   絶縁膜の各表面粗さが２０００Å以下であることを特徴
   とする半導体装置。
2. 【請求項２】 前記絶縁基板及び該絶縁基板上に成膜さ
   れる下部電極を形成する下部電極層、半導体部を形成す
   る半導体層、上部電極を形成する上部電極層及び層間絶
   縁膜の各表面粗さが５０〜２００Åであることを特徴と
   する請求項１に記載の半導体装置。
3. 【請求項３】 絶縁基板上に少なくとも下部電極、半導
   体部、上部電極及び層間絶縁膜を備えて構成される半導
   体装置の製造方法において、前記絶縁基板上に下部電極
   を形成する下部電極層、半導体部を形成する半導体層、
   上部電極を形成する上部電極層及び層間絶縁膜を順次成
   膜し、該各層をパターニングする工程で、少なくとも該
   各層を成膜する直前における被成膜面の表面粗さを２０
   ００Å以下にすることを特徴とする半導体装置の製造方
   法。
4. 【請求項４】 前記被成膜面の表面粗さを５０〜２００
   Åにすることを特徴とする請求項３に記載の半導体装置
   の製造方法。
5. 【請求項５】 前記被成膜面を物理的洗浄して、該被成
   膜面に付着する付着物を除去することを特徴とする請求
   項３又は請求項４に記載の半導体装置の製造方法。
6. 【請求項６】 前記物理的洗浄がこすり洗浄であること
   を特徴とする請求項５に記載の半導体装置の製造方法。