JPH04359432A

JPH04359432A - 半導体装置及びその製造方法

Info

Publication number: JPH04359432A
Application number: JP16206591A
Authority: JP
Inventors: Kenji Kobayashi; 健二小林
Original assignee: Kanegafuchi Chemical Industry Co Ltd
Current assignee: Kanegafuchi Chemical Industry Co Ltd
Priority date: 1991-06-05
Filing date: 1991-06-05
Publication date: 1992-12-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特にファクシミリ装置、イメージリーダ、
デジタルスキャナ等に使用される半導体装置及びその製
造方法に関する。

【０００２】

【従来の技術】半導体装置には種々の構造のものが提供
されていて、たとえば図５（ａ）（ｂ）に示すようにガ
ラス基板１００　上に一次元に多数形成されたフォトダ
イオード１０２　と、個々のフォトダイオード１０２　
に対応して層間絶縁膜１０４　を介して接続電極１０６
　によって逆極性に直列接続されたブロッキングダイオ
ード１０８　と、一定個数毎に分割しブロック化された
フォトダイオード１０２　とブロッキングダイオード１
０８　を駆動させるための共通電極１１０　と、駆動さ
せられたフォトダイオード１０２　からの信号を読み出
すためのマトリックス配線１１２を備えた半導体装置１
１４　が提供されている。かかる半導体装置１１４　は
図６に示すように、大面積のガラス基板１１６　上に複
数個の半導体装置１１４　が同時に形成された後、図７
に示すように、個別に切り出されて製造されている。

【０００３】この半導体装置１１４　の製造方法におい
て、図８（ａ）（ｂ）に示すように、大面積のガラス基
板１１６　上に複数列の一次元に配列させられたフォト
ダイオード１０２　とブロッキングダイオード１０８を
形成した後、それらを覆ってガラス基板１１６　の全領
域に層間絶縁膜１０４　を被着させ、更にその層間絶縁
膜１０４　を反応性イオン・エッチング（ＲＩＥ）　の
手法によって、複数のコンタクトホール１１８　と信号
入出力用の電極パッド部１２０　及びその電極パッド部
１２０　を含む半導体装置１１４　の外周部１２２　（
図７参照）、更に半導体装置１１４　を構成しないガラ
ス基板１１６　の外周部１２４　（図６参照）を除去し
ていた。その後、図５に示すように、層間絶縁膜１０４
が除去されたコンタクトホール１１８　部に接続電極１
０６　やマトリックス配線１１２　を形成するとともに
、電極パッド部１２０　に上部取出電極１２６　を形成
していた。

【０００４】

【発明が解決しようとする課題】かかる半導体装置１１
４　の製造工程において、層間絶縁膜１０４　は大面積
のガラス基板１１６　の全領域に被着させられており、
そのガラス基板１１６　上の半導体素子部１０２，１０
８　やマトリックス配線１１２　部等を除く広い領域か
ら層間絶縁膜１０４　を反応性イオン・エッチング（Ｒ
ＩＥ）　の手法によって除去すると、除去される層間絶
縁膜１０４　の領域の多くは層間絶縁膜１０４　の成分
であるＳｉＯｘ等の主成分Ｓｉを主成分とするガラス基
板１１６　の上に直接被着させられているため、層間絶
縁膜１０４　を除去するドライエッチングのガスはガラ
ス基板１１６　のＳｉとも反応し、ガラス基板１１６　
の成分を大量に飛散させてしまう。このようにして大量
に飛散したガラス基板１１６の成分がガラス基板１１６
　の全領域に細かく再被着するという問題があった。

【０００５】この結果、電極パッド部１２０　に被着さ
せた上部取出電極１２６　やコンタクトホール１１８　
部に被着させた接続電極１０６　は再被着した層間絶縁
膜１０４　やガラス基板１１６　の成分によって付着力
が低下し、あるいは接続抵抗が増加して、ワイヤーボン
ディング性能やセンサ性能を低下させる原因となってい
た。また、ドライエッチングにより表面が損傷を受けて
凹凸の生じたガラス基板１１６　は白濁してしまい、接
続電極１０６　やマトリックス配線１１２　等をパター
ン化するときにフォトマスクの位置決めが困難になると
いう問題もあった。

【０００６】そこで、本発明者はこれらの問題を解決す
るために鋭意研究を重ねた結果、本発明に至ったのであ
る。

【０００７】

【課題を解決するための手段】本発明に係る半導体装置
の要旨とするところは、絶縁基板上に、下部電極と半導
体層と上部電極が積層されて成る半導体素子と、少なく
とも該半導体素子を覆う層間絶縁膜と、該層間絶縁膜を
介して配設される接続電極とを備えて構成される半導体
装置において、前記層間絶縁膜が外部接続のために必要
なコンタクト部を除く絶縁基板の全領域に形成されてい
ることにある。

【０００８】また、かかる半導体装置において、前記コ
ンタクト部のうち前記半導体素子の下部電極から一体的
に取り出される電極パッド部の少なくとも外周輪郭部が
前記層間絶縁膜によって覆われていることにある。

【０００９】次に、本発明に係る半導体装置の製造方法
の要旨とするところは、絶縁基板上に、下部電極と半導
体層と上部電極が積層されて成る半導体素子と、少なく
とも該半導体素子を覆う層間絶縁膜と、該層間絶縁膜を
介して配設される接続電極とを備えて構成される半導体
装置の製造方法において、前記層間絶縁膜を前記絶縁基
板上の全領域に被着させた後、該層間絶縁膜のうち外部
接続のために必要なコンタクト部のみ除去するようにし
たことにある。

【００１０】

【作用】かかる本発明の半導体装置は、層間絶縁膜が外
部接続のために必要なコンタクト部すなわち電極パッド
部やコンタクトホールのみ除去され、その残余の絶縁基
板の全領域には層間絶縁膜が形成されている。このよう
な構成の半導体装置はその製造方法において半導体素子
を覆うように被着された層間絶縁膜をコンタクト部のみ
エッチングにより除去して製造されるため、ガラス基板
等から成る絶縁基板そのものをエッチングして基板成分
を飛散させることはほとんどない。

【００１１】したがって、飛散した成分が電極部等に再
被着することはほとんどなく、層間絶縁膜を被着させた
後、形成される上部取出電極や接続電極等は強固に下部
電極や半導体素子の上部電極に接続され、接続抵抗が増
加したり、あるいはワイヤーボンディング性が低下した
りすることはない。また、ガラス基板の表面がエッチン
グされることがないため、その表面が白濁させられるこ
とはなく、次工程においてフォトマスクを位置決めし易
くなり、より品質の優れた半導体装置を製造することが
できる。更に、エッチングを必要とするコンタクト部以
外はエッチングしないため、エッチングの雰囲気を常に
ほぼ一定に保持することができ、層間絶縁膜のエッチン
グをほぼ均一に且つ迅速に行うことができる。

【００１２】また、下部電極における電極パッド部の外
周輪郭部が層間絶縁膜によって覆われるように形成する
ことにより、電極パッド部の外周輪郭部における耐湿性
が向上し、リークの発生を防止することができる。

【００１３】

【実施例】次に、本発明に係る半導体装置とその製造方
法の実施例を図面に基づいて詳しく説明する。図１（ａ
）（ｂ）に示すように、半導体装置１０はガラス等から
成る絶縁基板１２の上に半導体素子であるフォトダイオ
ード１４とブロッキングダイオード１６がそれぞれ複数
個、一次元に形成されるとともに、相対応するフォトダ
イオード１４とブロッキングダイオード１６は逆極性に
直列接続されていて、一方のブロッキングダイオード１
６側には一定個数毎に分割して同時にブロッキングダイ
オード１６を駆動させる共通電極１８が設けられ、また
他方のフォトダイオード１４側には一定個数毎に同時に
駆動させられたフォトダイオード１４によって読み出さ
れた信号をそれぞれ個別に取り出すマトリックス配線２
０が設けられて構成されている。かかる構成の半導体装
置１０は次の工程によって製造される。

【００１４】図２に示すように、まず、複数の半導体装
置１０を同時に製造し得る程度の大面積の絶縁基板１３
（１２）の上にクロム等から成る金属膜２２をスパッタ
リング法や真空蒸着法等により成膜し（同図（ａ））、
次いでその金属膜２２を所定のパターンにフォトエッチ
ングして、同図（ｂ）　に示すようにフォトダイオード
１４とブロッキングダイオード１６の下部電極１４Ａ，
１６Ａと、下部電極１４Ａと一体的な配線電極２４、及
び下部電極１６Ａと一体的な共通電極１８が形成される
。ここで共通電極１８は一定個数毎に分割されるブロッ
キングダイオード１６に共通していて、共通電極１８毎
に電極パッド部２８が設けられている。なお、かかる金
属膜２２をフォトエッチングする工程においては、絶縁
基板１３の表面が損傷させられることはない。

【００１５】次に、同図（ｃ）（ｄ）に示すように、下
部電極１４Ａ，１６Ａ等がパターン化された絶縁基板１
３の上にアモルファスシリコン系半導体層３０と透明電
極層３２をそれぞれ順次積層する。アモルファスシリコ
ン系半導体層３０は本実施例の構成においては特に、プ
ラズマＣＶＤ法を用いてｐ型ａ−ＳｉＣ　、ｉ型ａ−Ｓ
ｉ、ｎ型ａ−Ｓｉの順に成膜したものが用いられる。ま
た、透明電極層３２はＩＴＯや　ＳｎＯ２　等をスパッ
タリング法や真空蒸着法によって被着させて用いられる
。

【００１６】絶縁基板１３上に被着されたアモルファス
シリコン系半導体層３０と透明電極層３２を図３（ａ）
（ｂ）に示すように、それぞれ逆の順にフォトエッチン
グ法、反応性イオン・エッチング法によって所定のパタ
ーンに形成し、上部電極１４Ｃ，１６Ｃ及び半導体層１
４Ｂ，１６Ｂが複数個、一次元に配列させられて形成さ
れる。これら下部電極１４Ａ，１６Ａと、半導体層１４Ｂ，１
６Ｂ及び上部電極１４Ｃ，１６Ｃによってフォトダイオ
ード１４とブロッキングダイオード１６がそれぞれ形成
されるのである。

【００１７】次いで、図３（ｃ）　に示すように、フォ
トダイオード１４とブロッキングダイオード１６が形成
された絶縁基板１３の全領域上にプラズマＣＶＤ法を用
いてシリコン酸化膜等から成る透明な層間絶縁膜３４を
成膜し、更に、その層間絶縁膜３４に反応性イオン・エ
ッチング（ＲＩＥ）法を用いて外部接続のために必要な
コンタクト部が明けられる。コンタクト部は共通電極１
８の電極パッド部２８の上部に設けられる開孔部３６と
、フォトダイオード１４の上部電極１４Ｃとブロッキン
グダイオード１６の上部電極１６Ｃとを接続するための
コンタクトホール３８及び４０と、フォトダイオード１
４の下部電極１４Ａから読み取り信号を取り出すための
コンタクトホール４２であり、これらコンタクト部以外
に層間絶縁膜３４をエッチングしないように構成されて
いる。したがって、エッチングされる層間絶縁膜３４の
領域が少なく、しかもコンタクト部の下はＳｉを含まな
い下部電極１４Ａ，１６Ａの配線電極２４や電極パッド
部２８あるいは上部電極１４Ｃ，１６Ｃであり、反応性
イオンによってこれらがエッチングされることはなく、
また絶縁基板１３がエッチングされることもない。した
がって、エッチングの雰囲気をほぼ一定に保つことがで
き、迅速にエッチングすることができる。また、エッチ
ングによって飛散させられるガラス基板１３の成分の量
がないため、飛散させられたその成分が電極パッド部２
８等に再被着することはほとんどない。更に、共通電極
１８の電極パッド部２８の上部に設けられる開孔部３６
は図１（ｂ）　に二点鎖線で示すように、電極パッド部
２８の外周輪郭部より小さく設定され、絶縁基板１３が
層間絶縁膜３４から露出しないようにされている。これ
により、下部電極１６Ａ部における耐湿性が一層確保さ
れ、リークの発生が抑制され、性能の優れた半導体装置
１０を提供することができる。

【００１８】層間絶縁膜３４に開孔部３６やコンタクト
ホール３８，４０，４２を形成した後、その上に金属膜
をスパッタリング法や真空蒸着法等により被着させ、そ
の金属膜を所定のパターンにエッチングして、図３（ｄ
）　に示すように接続電極４４とマトリックス配線２０
及び上部取出電極４８が形成される。金属膜はたとえば
クロムＣｒなど１層から構成しても良く、あるいはクロ
ムとアルミニウムなどの２層構造によって構成しても良
い。金属膜が２層以上から構成される場合、第１層は透
明電極である上部電極１４Ｃ，１６Ｃとの付着力が良好
で且つ上部電極１４Ｃ，１６Ｃと反応し難い材質が選定
され、また、最上層はワイヤーボンディング性の良い材
質が選定されるのが好ましい。

【００１９】以上の工程を経て最後に図１（ａ）　に示
すように、プラズマＣＶＤ法等によって保護膜５０を成
膜し、更に少なくとも電極パッド部２８を露出させるよ
うにエッチングして半導体装置１０が製造される。保護
膜５０としてはたとえばシリコン窒化物などが用いられ
、透明な保護膜が形成される。製造された半導体装置１
０は大面積のガラス基板１３に複数形成されており、ガ
ラス基板１３を切断して個々のガラス基板１２から成る
半導体装置１０が製造される。

【００２０】かかる半導体装置１０の製造方法は層間絶
縁膜３４のエッチング工程でコンタクト部３６，３８，
４０，４２を除く他の箇所をエッチングすることなく、
ガラス基板１３の成分の飛散を抑えているため、飛散し
た成分の再被着がなく、その上に形成された上部取出電
極４８、接続電極４４及びマトリックス配線２０はそれ
ぞれその下の電極と強固に接続されることになる。した
がって、得られた半導体装置１０は上部取出電極４８等
の付着力が弱められたり、接続抵抗が増加したりするこ
とがなく、安定した電気的性能、優れたワイヤーボンデ
ィング性を備えることになる。

【００２１】以上の実施例に示す方法により図１に示す
形状の半導体装置１０を多数製造して、その中から１０
０サンプルを抜き取り、オープンのビット欠陥が認めら
れたサンプル数、及びワイヤーボンディング試験後の不
良数を調べた。その結果、ビット欠陥が認められたサン
プル数は１００個中２個あり、ワイヤーボンディング試
験後の不良サンプル数は１００個中ゼロであった。これ
に対して、従来の製造方法により図５に示す半導体装置
を多数製造し、その中から１００サンプルを抜き取り、
同様に調査した。その結果、ビット欠陥が認められたサ
ンプル数は１００個中２１個あり、ワイヤーボンディン
グ試験後の不良サンプル数は１００個中１２個であった
。

【００２２】以上、本発明の実施例を詳述したが、本発
明はその他の態様でも実施し得るものである。たとえば
図４に示すように、本発明に係る半導体装置５２はガラ
ス基板１２上に形成された下部電極５４がフォトダイオ
ード５６とブロッキングダイオード５８を逆極性に直列
接続する接続電極を成し、それぞれの上部電極５６Ｃ，
５８Ｃ側に配線電極６０及び上部取出電極６２を設けた
形式のものであっても良い。かかる形式の半導体装置５
２にあっては、従来エッチングによって表面が損傷させ
られたガラス基板１２の上に上部取出電極６２を被着さ
せていたが、本発明においては上部取出電極６２は層間
絶縁膜６４の上に被着されることになる。かかる実施例
においても、上部取出電極６２におけるワイヤーボンデ
ィング性は良好となり、またコンタクトホールによる電
気的接続も接続抵抗が小さく得られる。

【００２３】また、以上の実施例ではフォトダイオード
とブロッキングダイオードの２つの半導体素子群を有す
る半導体装置について説明したが、本発明は単一の半導
体素子群から構成される半導体装置についても適用でき
、なんら限定されるものではない。更に、半導体層とし
てｐｉｎ型のアモルファスシリコン系半導体層に限定さ
れるものではなく、アモルファスシリコンａ−Ｓｉ、水
素化アモルファスシリコンａ−Ｓｉ：Ｈ、水素化アモル
ファスシリコンカーバイドａ−ＳＩＣ：Ｈ　、アモルフ
ァスシリコンナイトライドなどの他、シリコンと炭素、
ゲルマニウム、スズなどの他の元素との合金からなるア
モルファスシリコン系半導体の非晶質あるいは微結晶を
　ｐｉｎ型、　ｎｉｐ型、ｎｉ型、ｐｎ型、　ＭＩＳ型
、ヘテロ接合型、ホモ接合型、ショットキーバリアー型
あるいはこれらを組み合わせた型などに構成した半導体
層で良く、更にその他アモルファスシリコン系以外のた
とえばＧａＡｓ系やＣｄＳ　系等の半導体素子から成る
半導体装置であっても良い。

【００２４】更に、絶縁基板としてガラス基板の他、た
とえば金属基板にシリコン酸化物やシリコン窒化物、シ
リコンオキシナライド等を被着させて絶縁した基板であ
っても良い。また、下部電極の材料としてクロムの他、
チタン、ニッケル等であっても良く、更に、層間絶縁膜
の材料としてシリコン酸化物、シリコン窒化物、シリコ
ンオキシナライド等であっても良く、いずれも限定され
るものではない。

【００２５】また、層間絶縁膜のパターン化は反応イオ
ン・エッチング法等のドライエッチング法が最も好まし
いが、必要に応じてウエットエッチング法を用いても良
いのは当然である。その他、本発明はその趣旨を逸脱し
ない範囲内で、当業者の知識に基づき種々なる改良、修
正、変形を加えた態様で実施し得るものである。

【００２６】

【発明の効果】本発明に係る半導体装置とその製造方法
は少なくとも半導体素子を覆う層間絶縁膜にエッチング
により外部接続に必要な開孔部やコンタクトホール等の
コンタクト部を形成するとき、そのコンタクト部以外の
箇所をエッチングしないようにしているため、エッチン
グによって飛散させられるガラス基板等の成分を抑制す
ることができ、飛散させられた成分が再付着することは
ない。したがって、層間絶縁膜が取り除かれた電極パッ
ド部やコンタクトホールに形成された上部取出電極や接
続電極等は強固に付着させられ、接続抵抗が増加したり
あるいはワイヤーボンディング性が低下したりすること
はない。また、必要以上に層間絶縁膜等をエッチングし
ないため、エッチング雰囲気をほぼ一定に保持すること
ができ、より均一で且つ迅速にエッチングすることがで
きる。

【００２７】更に、電極パッド部の少なくとも外周輪郭
部が層間絶縁膜によって覆われているようにエッチング
することにより、電極パッド部における耐湿性が向上し
、半導体素子部のリークの発生を抑制することができ、
品質の安定した半導体装置を提供することが可能となる
。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の一例を示す図であり
、同図（ａ）　は同図（ｂ）　のＡ−Ａ断面である要部
正面断面説明図、同図（ｂ）　は要部平面説明図である
。

【図２】図１に示す半導体装置の製造方法の工程を説明
するための要部断面説明図であり、同図（ａ）　は絶縁
基板に金属膜を被着させた図、同図（ｂ）は金属膜をパ
ターン化した図、同図（ｃ）　は半導体層を成膜した図
、同図（ｄ）　は上部電極層を被着させた図である。

【図３】図２に示す半導体装置の製造方法の工程の続き
を説明するための要部断面説明図であり、同図（ａ）　
は被着させた上部電極層をパターン化した図、同図（ｂ
）　は成膜した半導体層をパターン化した図、同図（ｃ
）　は層間絶縁膜を被着させた後、コンタクト部を形成
した図、同図（ｄ）　は上部取出電極、接続電極及びマ
トリックス配線を形成した図である。

【図４】本発明に係る半導体装置の他の例を示す要部正
面断面説明図である。

【図５】従来の半導体装置の一例を示す図であり、同図
（ａ）　は同図（ｂ）　のＢ−Ｂ断面である要部正面断
面説明図、同図（ｂ）　は要部平面説明図である。

【図６】半導体装置の製造方法における大面積の絶縁基
板を示す平面図である。

【図７】従来の半導体装置の全体を示す一部破断平面図
である。

【図８】従来の半導体装置の製造方法における要部を説
明するための要部正面断面説明図であり、同図（ａ）　
は層間絶縁膜を被着させた図、同図（ｂ）は層間絶縁膜
をパターン化した図である。

【符号の説明】

１０，５２；半導体装置１２，１３；絶縁基板１４，５６；フォトダイオード（半導体素子）１６，５
８；ブロッキングダイオード（半導体素子）２０；マト
リックス配線２４，６０；配線電極２８；電極パッド部１４Ａ，１６Ａ；下部電極１４Ｂ，１６Ｂ；半導体層１４Ｃ，１６Ｃ，５６Ｃ，５８Ｃ；上部電極３４，６４
；層間絶縁膜３６；開孔部（コンタクト部）３８，４０，４２；コンタクトホール（コンタクト部）
４４；接続電極４８，６２；上部取出電極５０；保護膜

Claims

【特許請求の範囲】

【請求項１】　　絶縁基板上に、下部電極と半導体層と
上部電極が積層されて成る半導体素子と、少なくとも該
半導体素子を覆う層間絶縁膜と、該層間絶縁膜を介して
配設される接続電極とを備えて構成される半導体装置に
おいて、前記層間絶縁膜が外部接続のために必要なコン
タクト部を除く絶縁基板の全領域に形成されていること
を特徴とする半導体装置。
【請求項２】　　前記コンタクト部のうち前記半導体素
子の下部電極から一体的に取り出される電極パッド部の
少なくとも外周輪郭部が前記層間絶縁膜によって覆われ
ていることを特徴とする請求項第１項に記載する半導体
装置。
【請求項３】　　絶縁基板上に、下部電極と半導体層と
上部電極が積層されて成る半導体素子と、少なくとも該
半導体素子を覆う層間絶縁膜と、該層間絶縁膜を介して
配設される接続電極とを備えて構成される半導体装置の
製造方法において、前記層間絶縁膜を前記絶縁基板上の
全領域に被着させた後、該層間絶縁膜のうち外部接続の
ために必要なコンタクト部のみ除去するようにしたこと
を特徴とする半導体装置の製造方法。