JPH0547761A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0547761A JPH0547761A JP22657791A JP22657791A JPH0547761A JP H0547761 A JPH0547761 A JP H0547761A JP 22657791 A JP22657791 A JP 22657791A JP 22657791 A JP22657791 A JP 22657791A JP H0547761 A JPH0547761 A JP H0547761A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- barrier metal
- wiring
- photoresist
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 金配線を形成する半導体装置の製造方法を提
供すること。 【構成】 半導体基板１上にバリアメタル２を形成し
（工程Ａ）、次に、このバリアメタル２上にホトレジス
ト３を形成する（工程Ｂ）。その後ホトレジストマスク
による金の選択成長を行い、バリアメタル２の露出した
場所にのみ金配線４を形成する（工程Ｂ）。即ち、金の
有機錯体を加熱昇化させてガス化し、ＲＦプラズマ雰囲
気中でバリアメタル上に金を選択的に成長させる。次
に、ホトレジスト３を除去し、金配線４をマスクとし
て、バリアメタル２をドライエッチングにて加工し、金
配線４の形成を完了する（工程Ｃ）。 【効果】 金配線の性質（配線抵抗、結晶粒の大きさ、
金の表面状態）を一定とすることができ、製造工程での
歩留まりを向上させ、半導体装置の信頼性も向上できる
という効果を有する。
供すること。 【構成】 半導体基板１上にバリアメタル２を形成し
（工程Ａ）、次に、このバリアメタル２上にホトレジス
ト３を形成する（工程Ｂ）。その後ホトレジストマスク
による金の選択成長を行い、バリアメタル２の露出した
場所にのみ金配線４を形成する（工程Ｂ）。即ち、金の
有機錯体を加熱昇化させてガス化し、ＲＦプラズマ雰囲
気中でバリアメタル上に金を選択的に成長させる。次
に、ホトレジスト３を除去し、金配線４をマスクとし
て、バリアメタル２をドライエッチングにて加工し、金
配線４の形成を完了する（工程Ｃ）。 【効果】 金配線の性質（配線抵抗、結晶粒の大きさ、
金の表面状態）を一定とすることができ、製造工程での
歩留まりを向上させ、半導体装置の信頼性も向上できる
という効果を有する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、半導体装置に使用される金配線の性質
（抵抗値、結晶粒の大きさ等）のバラツキを防止し、信
頼性を向上させ、プロセス制御を可能にする半導体装置
の製造方法に関する。
に関し、特に、半導体装置に使用される金配線の性質
（抵抗値、結晶粒の大きさ等）のバラツキを防止し、信
頼性を向上させ、プロセス制御を可能にする半導体装置
の製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化、高速化に伴い、
半導体装置に使用される配線の寸法は、ハ−フミクロン
が必要であるといわれている。従来のスパッタ蒸着法で
形成されたアルミニウム配線を用いた場合、この配線幅
では、エレクトロマイグレ−ションにより信頼性が低下
する欠点を有している。そのため、アルミニュウムに銅
を数％添加した材料、又は、銅そのものを配線材料とし
て使用することが提案されているが、銅は酸化されやす
いため、実際にはなかなか使用されていない。そこで、
高い信頼性が要求される半導体装置には、現在、金配線
が使用されている。
半導体装置に使用される配線の寸法は、ハ−フミクロン
が必要であるといわれている。従来のスパッタ蒸着法で
形成されたアルミニウム配線を用いた場合、この配線幅
では、エレクトロマイグレ−ションにより信頼性が低下
する欠点を有している。そのため、アルミニュウムに銅
を数％添加した材料、又は、銅そのものを配線材料とし
て使用することが提案されているが、銅は酸化されやす
いため、実際にはなかなか使用されていない。そこで、
高い信頼性が要求される半導体装置には、現在、金配線
が使用されている。
【０００３】ところで、金配線の形成手段として、従来
より、(1) ホトレジストをスペ−サ−とし、電解メッキ
法を用いて金を選択的に成長させる方法（「Solid stat
e technology／日本版／March 1984」の５７〜６２頁参
照）、(2) 半導体基板全面に金を蒸着法により成長させ
る方法、(3) 「第37回半導体集積回路技術シンポジュウ
ム講演論文集」（1989）の９１〜９６頁「Ａｕの低温プ
ラズマ気相成長」に記載されているように、金の有機錯
体ガスをプラズマ中に導入し、Ｓｉ基板上に全面に成長
し、ホトレジストをマスクとしてイオンミリング法、又
は、ドライエッチング法によりエッチングを行う選択エ
ッチング法、が知られている。
より、(1) ホトレジストをスペ−サ−とし、電解メッキ
法を用いて金を選択的に成長させる方法（「Solid stat
e technology／日本版／March 1984」の５７〜６２頁参
照）、(2) 半導体基板全面に金を蒸着法により成長させ
る方法、(3) 「第37回半導体集積回路技術シンポジュウ
ム講演論文集」（1989）の９１〜９６頁「Ａｕの低温プ
ラズマ気相成長」に記載されているように、金の有機錯
体ガスをプラズマ中に導入し、Ｓｉ基板上に全面に成長
し、ホトレジストをマスクとしてイオンミリング法、又
は、ドライエッチング法によりエッチングを行う選択エ
ッチング法、が知られている。
【０００４】しかしながら、上記(3)の方法は、イオン
ミリング又はドライエッチ中に、スパッタ又はエッチン
グされた金がレジスト側面及び他の段差部に再付着して
しまい、微細な配線の形成は困難であり、一般には用い
られていない。
ミリング又はドライエッチ中に、スパッタ又はエッチン
グされた金がレジスト側面及び他の段差部に再付着して
しまい、微細な配線の形成は困難であり、一般には用い
られていない。
【０００５】以下、上記(1)の従来法（電解メッキによ
る選択成長法）を図６に基づいて説明する。図６は、半
導体基板に電解メッキ法により金配線を形成する従来法
の工程順に示した縦断面図である。まず、半導体基板１
にスパッタ蒸着法により、金と半導体基板１とが熱によ
り反応することを防止するバリアメタル２を形成する
（工程Ａ）。このバリアメタル２は、電解メッキの際、
導電材としても用いられる。次に、このバリアメタル２
上に、ホトリソグラフィ−工程によりパタニングされた
ホトレジスト３を形成する（工程Ｂ）。
る選択成長法）を図６に基づいて説明する。図６は、半
導体基板に電解メッキ法により金配線を形成する従来法
の工程順に示した縦断面図である。まず、半導体基板１
にスパッタ蒸着法により、金と半導体基板１とが熱によ
り反応することを防止するバリアメタル２を形成する
（工程Ａ）。このバリアメタル２は、電解メッキの際、
導電材としても用いられる。次に、このバリアメタル２
上に、ホトリソグラフィ−工程によりパタニングされた
ホトレジスト３を形成する（工程Ｂ）。
【０００６】そして、この半導体基板１上に形成された
バリアメタル２上のホトレジスト３をスペ−サ−とし、
電解メッキ法により、金配線６をホトレジスト３のない
部分に析出させる。この様子を図６の工程Ｂに示す。そ
の後、工程Ｃに示すように、ホトレジスト３を除去し、
ドライエッチング法により、バリアメタル２を電解メッ
キ法により形成された金配線６をマスクとしてエッチン
グし、金配線６を形成する。
バリアメタル２上のホトレジスト３をスペ−サ−とし、
電解メッキ法により、金配線６をホトレジスト３のない
部分に析出させる。この様子を図６の工程Ｂに示す。そ
の後、工程Ｃに示すように、ホトレジスト３を除去し、
ドライエッチング法により、バリアメタル２を電解メッ
キ法により形成された金配線６をマスクとしてエッチン
グし、金配線６を形成する。
【０００７】この電解メッキ法により金配線を形成する
方法では、メッキ液を用いるため、ウェット処理とな
る。このため、このメッキ液中の成分、特に金の含有
量、ｐＨ、比重、不純物量等を管理する必要があり、ま
た、長時間使用するとメッキ液の劣化が起こり、正常な
メッキができなくなり、メッキ液を交換しなくてはなら
ない等の問題点を有している。
方法では、メッキ液を用いるため、ウェット処理とな
る。このため、このメッキ液中の成分、特に金の含有
量、ｐＨ、比重、不純物量等を管理する必要があり、ま
た、長時間使用するとメッキ液の劣化が起こり、正常な
メッキができなくなり、メッキ液を交換しなくてはなら
ない等の問題点を有している。
【０００８】
【発明が解決しようとする課題】上記従来の電解メッキ
による金配線を形成する方法では、上記したとおり、メ
ッキ液の管理項目が多く、また、メッキ液には寿命があ
り、メッキ液の交換が必須であるため、新しいメッキ液
を使用した場合と、古いメッキ液を使用して金配線を形
成した場合とでは、金配線の抵抗、結晶粒の大きさ、金
の表面状態が異なり、半導体製造工程での歩留を低下さ
せ、また、半導体装置の信頼性を低下させるという問題
点があった。
による金配線を形成する方法では、上記したとおり、メ
ッキ液の管理項目が多く、また、メッキ液には寿命があ
り、メッキ液の交換が必須であるため、新しいメッキ液
を使用した場合と、古いメッキ液を使用して金配線を形
成した場合とでは、金配線の抵抗、結晶粒の大きさ、金
の表面状態が異なり、半導体製造工程での歩留を低下さ
せ、また、半導体装置の信頼性を低下させるという問題
点があった。
【０００９】また、金の有機錯体ガスをプラズマ中に導
入し、金配線を形成する前記(3)の方法では、前記した
とおり、金を全面に成長させた後、ホトレジストをマス
クとしてイオンミリング又はドライエッチングによりエ
ッチングを行う方法であり、これは、エッチングされた
金がレジスト側面及び他の段差部に再付着してしまい、
微細な配線の形成は困難である問題点を有している。
入し、金配線を形成する前記(3)の方法では、前記した
とおり、金を全面に成長させた後、ホトレジストをマス
クとしてイオンミリング又はドライエッチングによりエ
ッチングを行う方法であり、これは、エッチングされた
金がレジスト側面及び他の段差部に再付着してしまい、
微細な配線の形成は困難である問題点を有している。
【００１０】そこで、本発明は、上記問題点を解消する
半導体装置の製造方法を提供することを目的とし、詳細
には、半導体装置に使用される金配線の性質（抵抗値、
結晶粒の大きさ）のバラツキを防止し、信頼性を向上さ
せ、プロセス制御を可能にし、かつ、微細な配線を可能
にする半導体装置の製造方法を提供することを目的とす
る。
半導体装置の製造方法を提供することを目的とし、詳細
には、半導体装置に使用される金配線の性質（抵抗値、
結晶粒の大きさ）のバラツキを防止し、信頼性を向上さ
せ、プロセス制御を可能にし、かつ、微細な配線を可能
にする半導体装置の製造方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】そして、本発明は、上記
目的を達成する手段として、金の有機錯体を加熱昇化さ
せてガス化し、ＲＦプラズマ雰囲気下でバリアメタル上
に金を選択的に成長させる手段を採用する点にある。即
ち、本発明は、金配線を形成する半導体装置の製造方法
において、バリアメタル上にパタニングされた半導体基
板（又はバリアメタル上にパタニングされたＳｉＯ2を
形成し、更に、該ＳｉＯ2上にホトレジストでパタニン
グされた半導体基板）を反応室内に配置し、該反応室に
金の有機錯体をガスとして導入し、ＲＦプラズマを形成
し、上記バリアメタル上に金を選択的に成長させること
を特徴とする半導体装置の製造方法である。また、上記
製造方法において、８０SCCM以上のガス流量で金の有機
錯体ガスを反応室に導入し、かつ、１２０〜１３５℃の
温度で金をバリアメタル上に選択的に成長させる方法で
ある。
目的を達成する手段として、金の有機錯体を加熱昇化さ
せてガス化し、ＲＦプラズマ雰囲気下でバリアメタル上
に金を選択的に成長させる手段を採用する点にある。即
ち、本発明は、金配線を形成する半導体装置の製造方法
において、バリアメタル上にパタニングされた半導体基
板（又はバリアメタル上にパタニングされたＳｉＯ2を
形成し、更に、該ＳｉＯ2上にホトレジストでパタニン
グされた半導体基板）を反応室内に配置し、該反応室に
金の有機錯体をガスとして導入し、ＲＦプラズマを形成
し、上記バリアメタル上に金を選択的に成長させること
を特徴とする半導体装置の製造方法である。また、上記
製造方法において、８０SCCM以上のガス流量で金の有機
錯体ガスを反応室に導入し、かつ、１２０〜１３５℃の
温度で金をバリアメタル上に選択的に成長させる方法で
ある。
【００１２】次に、本発明を図３〜図５に基づいて詳細
に説明する。図３〜図５は、本発明の機構を説明するた
めのグラフである。まず、金の有機錯体のガスを用いて
金を選択成長させる場合の機構について説明する。図３
は、金の有機錯体ガスの解離曲線を示す図であって、こ
の測定は、四重極質量分析で行ない、強度はフッ素に対
して規格化されている。そして、図３中のＰは、ＲＦパ
ワ−であり、このＲＦパワ−による差（Ｐ＝0.3Ｗ／ｃ
ｍ2、Ｐ＝0.2Ｗ／ｃｍ2、Ｐ＝0.1Ｗ／ｃｍ2）に対応す
る金の有機錯体ガスの解離曲線を示す図である。この図
３から明らかなように、金の有機錯体ガスは、ＲＦパワ
−の差により金の解離度が異なるが、いずれも50℃より
分解し始め、150℃でピ−クとなることが理解できる。
に説明する。図３〜図５は、本発明の機構を説明するた
めのグラフである。まず、金の有機錯体のガスを用いて
金を選択成長させる場合の機構について説明する。図３
は、金の有機錯体ガスの解離曲線を示す図であって、こ
の測定は、四重極質量分析で行ない、強度はフッ素に対
して規格化されている。そして、図３中のＰは、ＲＦパ
ワ−であり、このＲＦパワ−による差（Ｐ＝0.3Ｗ／ｃ
ｍ2、Ｐ＝0.2Ｗ／ｃｍ2、Ｐ＝0.1Ｗ／ｃｍ2）に対応す
る金の有機錯体ガスの解離曲線を示す図である。この図
３から明らかなように、金の有機錯体ガスは、ＲＦパワ
−の差により金の解離度が異なるが、いずれも50℃より
分解し始め、150℃でピ−クとなることが理解できる。
【００１３】また、図４は、ポジ形ホトレジストの耐熱
性を示す図であって、ホットプレ−ト上で１２０秒処理
した場合の耐熱性であり、熱により完全にポジ型ホトレ
ジストが変形した場合を１としたものである。この図４
から明らかなように、ポジ型ホトレジストの耐熱性は、
１３５℃程度まで有効であることが理解できる。
性を示す図であって、ホットプレ−ト上で１２０秒処理
した場合の耐熱性であり、熱により完全にポジ型ホトレ
ジストが変形した場合を１としたものである。この図４
から明らかなように、ポジ型ホトレジストの耐熱性は、
１３５℃程度まで有効であることが理解できる。
【００１４】更に、図５は、金の有機錯体を使用し、Ｒ
Ｆプラズマ雰囲気中で金を成長させた場合のポジ形ホト
レジスト上での成長スピ−ド（ＲP）とバリアメタル
（白金）上での成長スピ−ド（ＲM）との比を示す図で
ある。なお、図５中のＴは、成長温度である。この図５
から明らかなように、成長温度Ｔを１２０〜１３５℃と
し、かつ、金の有機錯体のガス流量を８０SCCM以上とす
ることにより、ポジ型ホトレジスト上には殆ど金が析出
されず、バリアメタル上にのみ析出されることが理解で
き、この事実により、ホトレジストマスクによる金の選
択成長が可能であることが明らかである。
Ｆプラズマ雰囲気中で金を成長させた場合のポジ形ホト
レジスト上での成長スピ−ド（ＲP）とバリアメタル
（白金）上での成長スピ−ド（ＲM）との比を示す図で
ある。なお、図５中のＴは、成長温度である。この図５
から明らかなように、成長温度Ｔを１２０〜１３５℃と
し、かつ、金の有機錯体のガス流量を８０SCCM以上とす
ることにより、ポジ型ホトレジスト上には殆ど金が析出
されず、バリアメタル上にのみ析出されることが理解で
き、この事実により、ホトレジストマスクによる金の選
択成長が可能であることが明らかである。
【００１５】そこで、本発明は、以上の事実に基づき、
金配線を形成させるものである。即ち、本発明は、金の
有機錯体ガスを使用し、ホトレジストマスクによりバリ
アメタル上に金を選択的に成長させる手段を採用するも
のであり、この際、次の条件で実施することが好まし
い。
金配線を形成させるものである。即ち、本発明は、金の
有機錯体ガスを使用し、ホトレジストマスクによりバリ
アメタル上に金を選択的に成長させる手段を採用するも
のであり、この際、次の条件で実施することが好まし
い。
【００１６】図３より、金の有機錯体ガスは、５０℃よ
り分解し始め、１５０℃でピ−クとなることから、この
１５０℃前後が好ましいが、一方、図４より、ポジ型ホ
トレジストの耐熱性は、１３５℃程度まで有効であり、
これ以上の温度では、ホトレジストが変形し、悪影響を
与えるので好ましくない。したがって、図３及び図４に
より、金の有機錯体のガスを使用し、ＲＦプラズマ雰囲
気中で１１０℃で金を析出させた場合、ホトレジストが
変形しない状態で金を析出させることができるものであ
る。また、仮にホトレジストが変形するとしても、バリ
アメタル上に更にＳｉＯ2をパタニングすることによ
り、より高温で金を選択的に成長させることができ、こ
の場合、ホトレジストの熱変形は、金配線の形状に悪影
響を及ぼさないものであり、本発明において、好適に実
施することができる。
り分解し始め、１５０℃でピ−クとなることから、この
１５０℃前後が好ましいが、一方、図４より、ポジ型ホ
トレジストの耐熱性は、１３５℃程度まで有効であり、
これ以上の温度では、ホトレジストが変形し、悪影響を
与えるので好ましくない。したがって、図３及び図４に
より、金の有機錯体のガスを使用し、ＲＦプラズマ雰囲
気中で１１０℃で金を析出させた場合、ホトレジストが
変形しない状態で金を析出させることができるものであ
る。また、仮にホトレジストが変形するとしても、バリ
アメタル上に更にＳｉＯ2をパタニングすることによ
り、より高温で金を選択的に成長させることができ、こ
の場合、ホトレジストの熱変形は、金配線の形状に悪影
響を及ぼさないものであり、本発明において、好適に実
施することができる。
【００１７】図５により、成長温度Ｔを１２０〜１３５
℃とし、かつ、金の有機錯体のガス流量を８０SCCM以上
とすることにより、ポジ型ホトレジスト上には殆ど金が
析出されず、バリアメタル上にのみ析出され、ホトレジ
ストマスクによる金の選択成長が可能であることが明ら
かであるから、本発明は、この条件下で実施するのが特
に好ましい。なお、本発明において、金の有機錯体とし
ては、Dimetyl-(1,1,1-trifluoro-2,4-pentandionato)g
old(3)を使用することができる。
℃とし、かつ、金の有機錯体のガス流量を８０SCCM以上
とすることにより、ポジ型ホトレジスト上には殆ど金が
析出されず、バリアメタル上にのみ析出され、ホトレジ
ストマスクによる金の選択成長が可能であることが明ら
かであるから、本発明は、この条件下で実施するのが特
に好ましい。なお、本発明において、金の有機錯体とし
ては、Dimetyl-(1,1,1-trifluoro-2,4-pentandionato)g
old(3)を使用することができる。
【００１８】
【実施例】上記した事実並びに機構を基にし、本発明の
実施例を図１及び図２により説明する。 （実施例１）図１は、本発明の第１の実施例である半導
体基板に金配線を形成する工程順縦断面図である。ま
ず、半導体基板１上にバリアメタル２をスパッタ蒸着等
により形成し（工程Ａ）、次に、このバリアメタル２上
にホトレジスト３を形成する（工程Ｂ）。そして、前記
した条件（成長温度：１２０〜１３５℃、金の有機錯体
のガス流量：８０SCCM以上）で、ホトレジストマスクに
よる金の選択成長を行う（工程Ｂ）。即ち、金の有機錯
体のガスを使用し、上記条件で金を選択成長させ、ホト
レジスト３が存在しないバリアメタル２の露出した場所
にのみ金配線４を形成する。その様子を図１の工程Ｂに
示す。次に、ホトレジスト３を除去し、金配線４をマス
クとして、バリアメタル２をドライエッチングにて加工
し、金配線４の形成を完了する。その様子を図１の工程
Ｃに示す。
実施例を図１及び図２により説明する。 （実施例１）図１は、本発明の第１の実施例である半導
体基板に金配線を形成する工程順縦断面図である。ま
ず、半導体基板１上にバリアメタル２をスパッタ蒸着等
により形成し（工程Ａ）、次に、このバリアメタル２上
にホトレジスト３を形成する（工程Ｂ）。そして、前記
した条件（成長温度：１２０〜１３５℃、金の有機錯体
のガス流量：８０SCCM以上）で、ホトレジストマスクに
よる金の選択成長を行う（工程Ｂ）。即ち、金の有機錯
体のガスを使用し、上記条件で金を選択成長させ、ホト
レジスト３が存在しないバリアメタル２の露出した場所
にのみ金配線４を形成する。その様子を図１の工程Ｂに
示す。次に、ホトレジスト３を除去し、金配線４をマス
クとして、バリアメタル２をドライエッチングにて加工
し、金配線４の形成を完了する。その様子を図１の工程
Ｃに示す。
【００１９】（実施例２）図２は、本発明の第２の実施
例である半導体基板に金配線を形成する工程順縦断面図
である。この実施例２では、ホトレジストのみで金成長
のスペ−サ−とする方法でなく、ＳｉＯ2５を形成し、
ホトレジスト７をパタニングし、このホトレジスト７を
マスクにＳｉＯ2５をパタニングし、ホトレジスト７を
残したまま実施例１と同様、金を選択的に成長させる
（工程Ａ）。その後、工程Ｂに示すように、ホトレジス
ト７を除去し、更に、ＳｉＯ2５を弗酸系のエッチング
液で除去し、バリアメタル２をドライエッチングにて金
配線４のない部分をエッチングし、金配線４の形成を完
了する。。この方法では、ＳｉＯ2５をスペ−サ−とし
て入れているため、ホトレジスト７が図２の工程Ａに示
すように熱変形したとしても、金配線４の形状は損なわ
れない。このため、実施例１よりも、より高温での金の
選択成長が行なうことができる利点がある。
例である半導体基板に金配線を形成する工程順縦断面図
である。この実施例２では、ホトレジストのみで金成長
のスペ−サ−とする方法でなく、ＳｉＯ2５を形成し、
ホトレジスト７をパタニングし、このホトレジスト７を
マスクにＳｉＯ2５をパタニングし、ホトレジスト７を
残したまま実施例１と同様、金を選択的に成長させる
（工程Ａ）。その後、工程Ｂに示すように、ホトレジス
ト７を除去し、更に、ＳｉＯ2５を弗酸系のエッチング
液で除去し、バリアメタル２をドライエッチングにて金
配線４のない部分をエッチングし、金配線４の形成を完
了する。。この方法では、ＳｉＯ2５をスペ−サ−とし
て入れているため、ホトレジスト７が図２の工程Ａに示
すように熱変形したとしても、金配線４の形状は損なわ
れない。このため、実施例１よりも、より高温での金の
選択成長が行なうことができる利点がある。
【００２０】
【発明の効果】本発明は、以上詳記したように、金の有
機錯体を加熱昇化させ、パタニングされた半導体基板を
配置した反応室内にガスとして導入し、反応室内にＲＦ
プラズマを形成し、金を選択的に析出させる方法であ
る。したがって、本発明では、反応の行なわれるガス
は、常時新しいガスが供給されるため、電解メッキ法で
みられるような液の劣化はなく、常に金配線の性質（配
線抵抗、結晶粒の大きさ、金の表面状態）を一定とする
ことができ、製造工程での歩留まりを向上させ、半導体
装置の信頼性も向上できる効果を有する。また、本発明
は、ホトレジストマスクによる金の選択成長が可能であ
るところから、金がレジスト側面や他の段差部に付着す
ることがなく、微細配線が可能である効果が生ずる。
機錯体を加熱昇化させ、パタニングされた半導体基板を
配置した反応室内にガスとして導入し、反応室内にＲＦ
プラズマを形成し、金を選択的に析出させる方法であ
る。したがって、本発明では、反応の行なわれるガス
は、常時新しいガスが供給されるため、電解メッキ法で
みられるような液の劣化はなく、常に金配線の性質（配
線抵抗、結晶粒の大きさ、金の表面状態）を一定とする
ことができ、製造工程での歩留まりを向上させ、半導体
装置の信頼性も向上できる効果を有する。また、本発明
は、ホトレジストマスクによる金の選択成長が可能であ
るところから、金がレジスト側面や他の段差部に付着す
ることがなく、微細配線が可能である効果が生ずる。
【図１】本発明の第１の実施例である半導体基板に金配
線を形成する工程順縦断面図である。
線を形成する工程順縦断面図である。
【図２】本発明の第２の実施例である半導体基板に金配
線を形成する工程順縦断面図である。
線を形成する工程順縦断面図である。
【図３】金の有機錯体ガスの解離曲線を示す図である。
【図４】ポジ形ホトレジストの耐熱性を示す図である。
【図５】金の有機錯体を使用し、ＲＦプラズマ雰囲気中
で金を成長させた場合のポジ形ホトレジスト上での成長
スピ−ドとバリアメタル上での成長スピ−ドとの比を示
す図である。
で金を成長させた場合のポジ形ホトレジスト上での成長
スピ−ドとバリアメタル上での成長スピ−ドとの比を示
す図である。
【図６】半導体基板に電解メッキ法により金配線を形成
する従来法の工程順に示した縦断面図である。
する従来法の工程順に示した縦断面図である。
１ 半導体基板 ２ バリアメタル ３ ホトレジスト ４ 金配線 ５ ＳｉＯ2 ６ 電解メッキ法により形成された金配線 ７ 熱変形したホトレジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/31 Ｃ 8518−4Ｍ
Claims (3)
- 【請求項１】 金配線を形成する半導体装置の製造方法
において、バリアメタル上にパタニングされた半導体基
板を反応室内に配置し、該反応室に金の有機錯体をガス
として導入し、ＲＦプラズマを形成し、上記バリアメタ
ル上に金を選択的に成長させることを特徴とする半導体
装置の製造方法。 - 【請求項２】 金配線を形成する半導体装置の製造方法
において、バリアメタル上にパタニングされたＳｉＯ2
を形成し、更に、該ＳｉＯ2上にホトレジストでパタニ
ングされた半導体基板を反応室内に配置し、該反応室に
金の有機錯体をガスとして導入し、ＲＦプラズマを形成
し、上記バリアメタル上に金を選択的に成長させること
を特徴とする半導体装置の製造方法。 - 【請求項３】 反応室内に８０SCCM以上のガス流量で金
の有機錯体ガスを導入し、かつ、１２０〜１３５℃の温
度で金を選択的に成長させる請求項１又は請求項２に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22657791A JP3223533B2 (ja) | 1991-08-12 | 1991-08-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22657791A JP3223533B2 (ja) | 1991-08-12 | 1991-08-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0547761A true JPH0547761A (ja) | 1993-02-26 |
| JP3223533B2 JP3223533B2 (ja) | 2001-10-29 |
Family
ID=16847353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22657791A Expired - Fee Related JP3223533B2 (ja) | 1991-08-12 | 1991-08-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3223533B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475265A (en) * | 1993-04-14 | 1995-12-12 | Nec Corporation | Semiconductor device including gold interconnections where the gold grain size is a function of the width of the interconnections |
| US5618754A (en) * | 1994-12-22 | 1997-04-08 | Nec Corporation | Method of fabricating a semiconductor device having an Au electrode |
-
1991
- 1991-08-12 JP JP22657791A patent/JP3223533B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475265A (en) * | 1993-04-14 | 1995-12-12 | Nec Corporation | Semiconductor device including gold interconnections where the gold grain size is a function of the width of the interconnections |
| US5618754A (en) * | 1994-12-22 | 1997-04-08 | Nec Corporation | Method of fabricating a semiconductor device having an Au electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3223533B2 (ja) | 2001-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01252763A (ja) | 金属珪化物形成方法 | |
| US4062720A (en) | Process for forming a ledge-free aluminum-copper-silicon conductor structure | |
| US5041191A (en) | Diffusion barrier for thin film hybrid circuits | |
| US4184933A (en) | Method of fabricating two level interconnects and fuse on an IC | |
| JPH0547761A (ja) | 半導体装置の製造方法 | |
| JPS59175726A (ja) | 半導体装置の製造方法 | |
| US5332692A (en) | Method of manufacturing a semiconductor device having a polycide structure | |
| JP3471266B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH025521A (ja) | 半導体装置の製造方法 | |
| JP2906489B2 (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPH077753B2 (ja) | アルミニウム合金配線の形成方法 | |
| KR100353528B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPS5918632A (ja) | 半導体装置の電極形成方法 | |
| JPH0786233A (ja) | 半導体装置の製造方法およびその製造装置 | |
| JPS6020517A (ja) | 半導体装置の製造法 | |
| JPH04324932A (ja) | Ｃｕ膜のエッチング方法 | |
| JP2000164705A (ja) | 配線形成方法及び半導体集積回路装置 | |
| JPH05136137A (ja) | 半導体装置の製造方法 | |
| JPS6115349A (ja) | 半導体素子の配線形成方法 | |
| JPH0837185A (ja) | 半導体装置の製造方法 | |
| JPH05152276A (ja) | 半導体装置の製造方法 | |
| JPH0684906A (ja) | 半導体集積回路の製造方法 | |
| JPS59202638A (ja) | 微細パタ−ンのエツチング方法 | |
| JPH04373123A (ja) | 半導体素子の電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |