JPH0547620A - アライメントマークの形成方法 - Google Patents
アライメントマークの形成方法Info
- Publication number
- JPH0547620A JPH0547620A JP3197670A JP19767091A JPH0547620A JP H0547620 A JPH0547620 A JP H0547620A JP 3197670 A JP3197670 A JP 3197670A JP 19767091 A JP19767091 A JP 19767091A JP H0547620 A JPH0547620 A JP H0547620A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- mark
- thin film
- resist
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】 ＥＢ直接描画法による連続した２回以上の重
ね合せ工程において、重ね合せ精度を向上させるアライ
メントマークの形成方法を得る。 【構成】 次工程での重ね合せのための第２のアライメ
ントマーク６を、その直前の工程で第１のアライメント
マーク２を基準として薄膜６Ａをエッチングすることに
より形成し、消耗やレジスト汚染のないアライメントマ
ークを形成することを特徴としている。
ね合せ工程において、重ね合せ精度を向上させるアライ
メントマークの形成方法を得る。 【構成】 次工程での重ね合せのための第２のアライメ
ントマーク６を、その直前の工程で第１のアライメント
マーク２を基準として薄膜６Ａをエッチングすることに
より形成し、消耗やレジスト汚染のないアライメントマ
ークを形成することを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、連続して２回以上重ね
合せを行う際に、位置合せ精度を向上させるためのアラ
イメントマークの形成方法に関するものである。
合せを行う際に、位置合せ精度を向上させるためのアラ
イメントマークの形成方法に関するものである。
【０００２】
【従来の技術】ＥＢ直接描画法によるマーク検出は、ウ
エハ上に形成された重ね合せ用マークを、集束した電子
ビーム（ＥＢ）で走査することによって描画装置上のウ
エハの位置決めをし、さらにウエハの歪みなどを補正し
下地のパターンとの重ね合せを行う。これは通常マーク
から反射された後方散乱電子を反射電子検出器で集め、
その信号を処理しマークの位置座標を求めることにより
行っている。しかし、この方式では１回使用したマーク
は電子ビーム照射により消耗し、かつ工程中に様々な汚
染が生じるため、２回以上連続して重ね合せを行うと、
位置合せ精度が０．０５μｍ以上劣化する。
エハ上に形成された重ね合せ用マークを、集束した電子
ビーム（ＥＢ）で走査することによって描画装置上のウ
エハの位置決めをし、さらにウエハの歪みなどを補正し
下地のパターンとの重ね合せを行う。これは通常マーク
から反射された後方散乱電子を反射電子検出器で集め、
その信号を処理しマークの位置座標を求めることにより
行っている。しかし、この方式では１回使用したマーク
は電子ビーム照射により消耗し、かつ工程中に様々な汚
染が生じるため、２回以上連続して重ね合せを行うと、
位置合せ精度が０．０５μｍ以上劣化する。
【０００３】図２（ａ）〜（ｃ）は従来のＥＢ直接描画
法による連続した２回の重ね合せ工程を示す断面図であ
り、図２（ａ）は半導体基板１上にアライメントマーク
（以下、単にマークという）２を形成し、薄膜３上にマ
ーク２から距離ｄ1 の位置に加工用のレジスト４ａを描
画し現像した後の断面図である。図２（ｂ）は、図２
（ａ）の後の工程でレジスト４ａを除去した時の断面図
であり、この図２（ｂ）の工程では、図２（ａ）におい
て電子ビームを繰り返しマーク２上に照射したために除
去されにくいレジスト残り５が生じる。図２（ｃ）は薄
膜３上に再びマーク２から距離ｄ1 の位置にレジスト４
ａを描画した断面図であるが、図２（ｂ）でマーク２に
残存するレジスト残り５のため、その厚みｄt 分だけ位
置合せがずれる状態を示している。
法による連続した２回の重ね合せ工程を示す断面図であ
り、図２（ａ）は半導体基板１上にアライメントマーク
（以下、単にマークという）２を形成し、薄膜３上にマ
ーク２から距離ｄ1 の位置に加工用のレジスト４ａを描
画し現像した後の断面図である。図２（ｂ）は、図２
（ａ）の後の工程でレジスト４ａを除去した時の断面図
であり、この図２（ｂ）の工程では、図２（ａ）におい
て電子ビームを繰り返しマーク２上に照射したために除
去されにくいレジスト残り５が生じる。図２（ｃ）は薄
膜３上に再びマーク２から距離ｄ1 の位置にレジスト４
ａを描画した断面図であるが、図２（ｂ）でマーク２に
残存するレジスト残り５のため、その厚みｄt 分だけ位
置合せがずれる状態を示している。
【０００４】
【発明が解決しようとする課題】従来の連続して２回以
上重ね合せを行う工程において、１度重ね合せに使用し
たマーク２は、電子ビーム照射により消耗したり、レジ
スト残存による汚染、また、工程中のプロセスによる汚
染を受けているので、次工程以後に使用すると重ね合せ
精度が劣化するという問題点があった。
上重ね合せを行う工程において、１度重ね合せに使用し
たマーク２は、電子ビーム照射により消耗したり、レジ
スト残存による汚染、また、工程中のプロセスによる汚
染を受けているので、次工程以後に使用すると重ね合せ
精度が劣化するという問題点があった。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、連続した２回以上の工程におい
ても重ね合せ精度を向上させることができるアライメン
トマークの形成方法を提供することを目的とする。
ためになされたもので、連続した２回以上の工程におい
ても重ね合せ精度を向上させることができるアライメン
トマークの形成方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係るアライメン
トマークの形成方法は、連続して２回以上重ね合せを行
う一連の工程において、次工程での重ね合せのためのア
ライメントマークをその直前の工程で形成するようにし
たものである。
トマークの形成方法は、連続して２回以上重ね合せを行
う一連の工程において、次工程での重ね合せのためのア
ライメントマークをその直前の工程で形成するようにし
たものである。
【０００７】
【作用】本発明においては、次工程での重ね合せのため
に用いるアライメントマークをその直前の工程で形成す
ることにより、アライメントマークの消耗，汚染の影響
を受けず、重ね合せ精度を向上させることができる。
に用いるアライメントマークをその直前の工程で形成す
ることにより、アライメントマークの消耗，汚染の影響
を受けず、重ね合せ精度を向上させることができる。
【０００８】
【実施例】以下、本発明の一実施例を図について説明す
る。図１（ａ）〜（ｃ）は本発明の一実施例の工程を示
す断面図である。まず、図１（ａ）に示すように、半導
体基板１上にマーク２（以下、第１のマークという）を
形成し、薄膜３上に第１のマーク２から距離ｄ1 の位置
にレジスト４ａを描画し、現像する。この時、同時に薄
膜３と異なるエッチング可能な薄膜６Ａ（例えば、絶縁
膜（ＳｉＯ，ＳｉＯＮ，ＳｉＮ）やメタル（Ｔｉ／Ａｕ
／Ｍｏ）等）を第２のアライメントマークが形成される
領域に形成しておき、この上にレジスト４ｂで第１のマ
ーク２から距離ｄ2 の位置（レジスト４ａとの距離はｄ
3 ）にレジスト４ｂを形成する。次に、図１（ｂ）に示
すように、図１（ａ）の状態でエッチングを行い、薄膜
６Ａを所定のパターンにエッチングして第２のマーク６
を形成した後、レジスト４ａ，４ｂを除去する。この場
合、図１（ａ）において、電子ビームが繰り返し第１の
マーク２上を照射したために除去されにくいレジスト残
り５が生じるが、エッチングされた薄膜６Ａについては
膜の損傷およびレジスト残存は生じないので、これを次
のマスク合せの第２のマーク６として使用することがで
きる。すなわち、図１（ｃ）に示すように、新しい第２
のマーク６のエッチング断面を用いて薄膜３上に図１
（ａ）と同じ位置、つまり第２のマーク６から距離ｄ3
（第１のマーク２から距離ｄ1 ）の位置にレジスト４ａ
を描画することができる。エッチングされた薄膜６Ａと
レジスト４ａおよび第１のマーク２の位置関係から薄膜
６Ａのエッチング断面とレジスト４ａまでの距離ｄ3 を
算出し描画する。この第２のマーク６の形成により、２
回の重ね合せ精度は、電子ビーム露光装置自体が持つ偏
向歪みの誤差分の３σ≦０．０５μｍを得ることができ
る。
る。図１（ａ）〜（ｃ）は本発明の一実施例の工程を示
す断面図である。まず、図１（ａ）に示すように、半導
体基板１上にマーク２（以下、第１のマークという）を
形成し、薄膜３上に第１のマーク２から距離ｄ1 の位置
にレジスト４ａを描画し、現像する。この時、同時に薄
膜３と異なるエッチング可能な薄膜６Ａ（例えば、絶縁
膜（ＳｉＯ，ＳｉＯＮ，ＳｉＮ）やメタル（Ｔｉ／Ａｕ
／Ｍｏ）等）を第２のアライメントマークが形成される
領域に形成しておき、この上にレジスト４ｂで第１のマ
ーク２から距離ｄ2 の位置（レジスト４ａとの距離はｄ
3 ）にレジスト４ｂを形成する。次に、図１（ｂ）に示
すように、図１（ａ）の状態でエッチングを行い、薄膜
６Ａを所定のパターンにエッチングして第２のマーク６
を形成した後、レジスト４ａ，４ｂを除去する。この場
合、図１（ａ）において、電子ビームが繰り返し第１の
マーク２上を照射したために除去されにくいレジスト残
り５が生じるが、エッチングされた薄膜６Ａについては
膜の損傷およびレジスト残存は生じないので、これを次
のマスク合せの第２のマーク６として使用することがで
きる。すなわち、図１（ｃ）に示すように、新しい第２
のマーク６のエッチング断面を用いて薄膜３上に図１
（ａ）と同じ位置、つまり第２のマーク６から距離ｄ3
（第１のマーク２から距離ｄ1 ）の位置にレジスト４ａ
を描画することができる。エッチングされた薄膜６Ａと
レジスト４ａおよび第１のマーク２の位置関係から薄膜
６Ａのエッチング断面とレジスト４ａまでの距離ｄ3 を
算出し描画する。この第２のマーク６の形成により、２
回の重ね合せ精度は、電子ビーム露光装置自体が持つ偏
向歪みの誤差分の３σ≦０．０５μｍを得ることができ
る。
【０００９】
【発明の効果】以上説明したように、本発明によれば、
連続して２回以上の重ね合せを行う一連の工程におい
て、次工程での重ね合せのためのアライメントマークを
その直前の工程で形成するようにしたので、アライメン
トマークの消耗，汚染を防ぐことができ、また、重ね合
せ精度の高いもの、つまり、電子ビーム露光装置のビー
ムの偏向歪みだけの高い重ね合せ精度が得られる効果が
ある。
連続して２回以上の重ね合せを行う一連の工程におい
て、次工程での重ね合せのためのアライメントマークを
その直前の工程で形成するようにしたので、アライメン
トマークの消耗，汚染を防ぐことができ、また、重ね合
せ精度の高いもの、つまり、電子ビーム露光装置のビー
ムの偏向歪みだけの高い重ね合せ精度が得られる効果が
ある。
【図１】本発明の一実施例による重ね合せ工程を示す断
面図である。
面図である。
【図２】従来の重ね合せ工程を示す断面図である。
１ 半導体基板 ２ 第１のアライメントマーク ３ 薄膜 ４ａ レジスト ４ｂ レジスト ５ レジスト残り ６ 第２のアライメントマーク ６Ａ 薄膜
Claims (1)
- 【請求項１】ＥＢ直接描画法により、連続して２回以上
重ね合せを行う一連の工程において、半導体基板上に第
１のアライメントマークを形成する工程と、次工程での
重ね合せのための第２のアライメントマークが形成され
る領域のみにエッチング可能な薄膜を形成する工程と、
前記第１のアライメントマークを用いて加工用のレジス
トパターンを形成するのと同時に前記第１のアライメン
トマークを利用して前記薄膜上に所望のレジストパター
ンを形成する工程と、前記薄膜上のレジストパターンを
マスクにして、この薄膜をエッチングして第２のアライ
メントマークを形成する工程を含むことを特徴とするア
ライメントマークの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197670A JPH0547620A (ja) | 1991-08-07 | 1991-08-07 | アライメントマークの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197670A JPH0547620A (ja) | 1991-08-07 | 1991-08-07 | アライメントマークの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547620A true JPH0547620A (ja) | 1993-02-26 |
Family
ID=16378384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3197670A Pending JPH0547620A (ja) | 1991-08-07 | 1991-08-07 | アライメントマークの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547620A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774384A (ja) * | 1993-07-08 | 1995-03-17 | Sumitomo Electric Ind Ltd | 光電子集積回路及びその製造方法 |
| WO2012086130A1 (ja) | 2010-12-21 | 2012-06-28 | オイレス工業株式会社 | 円筒状ガスケット及びその製造方法並びに該円筒状ガスケットを使用した差し込み型排気管継手 |
| WO2013073159A1 (ja) | 2011-11-17 | 2013-05-23 | オイレス工業株式会社 | 円筒状ガスケット及びその製造方法並びに該円筒状ガスケットを使用した差し込み型排気管継手 |
-
1991
- 1991-08-07 JP JP3197670A patent/JPH0547620A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774384A (ja) * | 1993-07-08 | 1995-03-17 | Sumitomo Electric Ind Ltd | 光電子集積回路及びその製造方法 |
| WO2012086130A1 (ja) | 2010-12-21 | 2012-06-28 | オイレス工業株式会社 | 円筒状ガスケット及びその製造方法並びに該円筒状ガスケットを使用した差し込み型排気管継手 |
| WO2013073159A1 (ja) | 2011-11-17 | 2013-05-23 | オイレス工業株式会社 | 円筒状ガスケット及びその製造方法並びに該円筒状ガスケットを使用した差し込み型排気管継手 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753538B2 (en) | Electron beam processing | |
| EP1518150B1 (en) | Method of reticle fabrication using an amorphous carbon layer | |
| JPH0945633A (ja) | 半導体集積回路装置の微細ホールの形成方法 | |
| US6872663B1 (en) | Method for reworking a multi-layer photoresist following an underlayer development | |
| JPH09321023A (ja) | 金属配線の形成方法 | |
| US6030731A (en) | Method for removing the carbon halo caused by FIB clear defect repair of a photomask | |
| JPH0547620A (ja) | アライメントマークの形成方法 | |
| US10859906B2 (en) | Extreme ultraviolet alignment marks | |
| JP3287333B2 (ja) | 電子線露光用マスク、その製造方法及び半導体装置の製造方法 | |
| JP3732118B2 (ja) | 開口部用フォトマスクの不透明欠陥修理方法 | |
| JP3353121B2 (ja) | シフター凸欠陥修正方法 | |
| JPS5885532A (ja) | 電子ビ−ムによる位置決め方法 | |
| JP3318847B2 (ja) | シフターの残留欠陥修正方法 | |
| JPH0121616B2 (ja) | ||
| KR20030049940A (ko) | 위상반전 마스크 제작방법 | |
| JPH06295053A (ja) | 位相シフトマスクの形成方法 | |
| JPH0789535B2 (ja) | 粒子ビ−ム露光用位置合せマ−ク | |
| JPS59161024A (ja) | 位置合せマ−クの形成方法 | |
| JP2004095623A (ja) | レジストパターン形成方法およびそれを用いた半導体装置の製造方法ならびに半導体製造装置 | |
| JPH09246155A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH02114624A (ja) | 半導体装置の製造方法 | |
| KR19990055139A (ko) | 마스크 얼라인 키 보호를 위한 반도체 장치 제조 방법 | |
| JPS59148334A (ja) | 位置合せ用マ−ク検出方法 | |
| JPS61161739A (ja) | 配線パタ−ンの形成方法 | |
| JPS62247526A (ja) | 位置合せマ−ク |