JP2004095623A - レジストパターン形成方法およびそれを用いた半導体装置の製造方法ならびに半導体製造装置 - Google Patents
レジストパターン形成方法およびそれを用いた半導体装置の製造方法ならびに半導体製造装置 Download PDFInfo
- Publication number
- JP2004095623A JP2004095623A JP2002251160A JP2002251160A JP2004095623A JP 2004095623 A JP2004095623 A JP 2004095623A JP 2002251160 A JP2002251160 A JP 2002251160A JP 2002251160 A JP2002251160 A JP 2002251160A JP 2004095623 A JP2004095623 A JP 2004095623A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- resist pattern
- resist
- film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】半導体基板上の所望領域のレジストパターンを、寸法精度を精度良く制御する。
【解決手段】半導体基板１上に形成されたレジスト膜３をリソグラフィー技術によりパターニングした後、このレジストパターン３ａに真空雰囲気にて電子ビーム５を照射し、レジストパターン３ａの膜表面に、電子ビーム照射によって乖離したレジスト乖離成分からなる堆積物３ｂを形成して枠付けする。これにより、寸法補正された枠付けレジストパターン３ｃを得ることができるので、リソグラフィーの限界を超えて、容易に制御性良く寸法補正できる。また、電子ビーム５が、レジストパターン３ａに照射されたことにより発生した２次電子４から算出された寸法情報を、寸法補正制御に使用できる。
【選択図】 図１
【解決手段】半導体基板１上に形成されたレジスト膜３をリソグラフィー技術によりパターニングした後、このレジストパターン３ａに真空雰囲気にて電子ビーム５を照射し、レジストパターン３ａの膜表面に、電子ビーム照射によって乖離したレジスト乖離成分からなる堆積物３ｂを形成して枠付けする。これにより、寸法補正された枠付けレジストパターン３ｃを得ることができるので、リソグラフィーの限界を超えて、容易に制御性良く寸法補正できる。また、電子ビーム５が、レジストパターン３ａに照射されたことにより発生した２次電子４から算出された寸法情報を、寸法補正制御に使用できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体素子等を製造する時に用いられるマスク、パターニング、およびプロセス技術で、露光光源として、波長４５０ｎｍ以下の紫外線、Ｘ線、荷電ビーム、特にＧ線（４３６ｎｍ）、ｉ線（３６５ｎｍ）、ＫｒＦエキシマレーザ（２４８ｎｍ）、Ａｒｆエキシマレーザ（１９３ｎｍ）、電子ビーム、Ｘ線、ＶＵＶ光、ＥＵＶ光を用いるリソグラフィー工程で用いられるマスク、パターニング、及びプロセス技術であるレジストパターン形成方法およびそれを用いた半導体装置の製造方法ならびに半導体製造装置に関するものである。
【０００２】
【従来の技術】
半導体装置における一般的なパターン形成方法を以下に説明する。まず、半導体基板上の全面に、パターン形成したい被加工膜を成膜し、その上の全面にフォトレジスト膜を塗布する。次に、公知のフォトリソグラフィー技術により、フォトレジスト膜をパターニングし、このレジストパターンをマスクとして、下地の被加工膜をエッチング加工し、その後レジストパターンを除去する。これにより、半導体基板上に被加工膜のパターンが得られる。
【０００３】
このような方法における微細パターンの形成では、厳密に寸法制御されたレジストパターンを形成することが重要であるが、レジストパターンの寸法制御に影響を与える要因としては、下地膜の反射率のばらつきを主とするロット間差とマスクの寸法加工精度を主とするマスク間差、レジスト材料の感度性能と主とするレジストバッチ間差等があり、それを露光ドーズ量のみで補正制御する公知の手法では、今以上の寸法精度の厳格化要求には応えられないものがあった。
【０００４】
しかも、測長検査工程はパターニング工程の後にあるため、測長検査結果が不合格の場合、再生するしか仕方が無く、再生率との兼合いで寸法精度の厳格化要求には応えられないものがあった。
【０００５】
上記の問題点を改善するために利用できる方法として、特開平１１−１９３９７８号公報に記載される従来のレジストパターンの形成方法を以下に示す。
【０００６】
リソグラフィー技術によりレジストパターンを形成した後、有機ガス雰囲気中で電子ビームを照射し、レジストパターンの膜表面に上記有機ガス成分による０．２μｍ程度の厚みの堆積物を、形成して枠付けすることにより、該レジストパターン寸法を変更するというものである。
【０００７】
【発明が解決しようとする課題】
まず、この発明は、リソグラフィーの限界を超えた微細パターンの形成を主目的においており、０．０１μｍという薄い枠付けによる寸法制御を全く念頭においていない。
【０００８】
しかも、このような従来のレジストパターンの形成方式は、有機ガス雰囲気での電子ビーム照射による有機ガス成分の堆積であるため、電子ビームの照射された場所に、一様の膜厚の有機堆積物が形成されてしまう。
【０００９】
つまり、本来レジストパターンの枠付けを意図しても、該抜きパターンの底辺部にも同時に有機堆積物が形成されてしまい、下地の被加工膜のエッチング加工がしにくい問題があった。
【００１０】
また、真空雰囲気ではなく有機ガス雰囲気下を想定しており、寸法情報を得られる程の質の良い２次電子ビームを確保できないため、寸法測長と堆積物枠付けを平行してできず、おのずと寸法制御性能にも限界があった。
【００１１】
付け加えて、この方法では、パターニング形成工程の後に、寸法測定工程、枠付け工程、寸法測定工程と３ステップの工程が必要となるため、処理時間と費用が大きくなる問題があった。
【００１２】
したがって、この発明の目的は、上記のような問題点を解消するために成されたものであって、半導体基板上の所望領域のレジストパターンを、露光ドーズ量補正の限界を超えて、容易に寸法精度良く補正制御できるものであり、寸法測定と寸法補正を平行して実施することで、再生を出さずにコストを抑え、寸法精度を精度良く制御できるレジストパターン形成方法およびそれを用いた半導体装置の製造方法ならびに半導体製造装置を提供することである。
【００１３】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項１記載のレジストパターン形成方法は、半導体基板上に形成されたレジスト膜をリソグラフィー技術によりパターニングした後、このレジストパターンに真空雰囲気にて電子ビームを照射し、前記レジストパターンの膜表面に、電子ビーム照射によって乖離したレジスト乖離成分からなる堆積物を形成して枠付けする。
【００１４】
このように、半導体基板上に形成されたレジスト膜をリソグラフィー技術によりパターニングした後、このレジストパターンに真空雰囲気にて電子ビームを照射し、レジストパターンの膜表面に、電子ビーム照射によって乖離したレジスト乖離成分からなる堆積物を形成して枠付けするので、寸法補正された枠付けレジストパターンを得ることができ、リソグラフィーの限界を超えて、容易に制御性良く寸法補正できる。しかも、乖離成分からなる堆積物はレジストパターン近傍にしか存在しないため、枠付けの過程で、抜きパターンの底辺部に堆積物が生成されることがなく、ドライエッチング工程に負荷をかけることもない。
【００１５】
請求項２記載のレジストパターン形成方法は、請求項１記載のレジストパターン形成方法において、電子ビームをレジストパターンに照射することにより生成された２次電子から算出された寸法と、別途与えられた狙い寸法との差分を計算して寸法測定を実施し、電子ビーム照射電流、電子ビーム照射加速電圧、電子ビーム照射時間、電子ビーム照射スポット系、電子ビーム走査速度もしくはステージ走査速度、もしくはこれらの任意の組み合わせの形に変換した制御信号を電子ビーム供給源に与えて堆積物枠付けを実施する工程を含み、前記寸法測定と堆積物枠付けを同時または別々に、またはその組み合わせで実施する。
【００１６】
このように、電子ビームをレジストパターンに照射することにより生成された２次電子から算出された寸法と、別途与えられた狙い寸法との差分を計算して寸法測定を実施し、電子ビーム照射電流、電子ビーム照射加速電圧、電子ビーム照射時間、電子ビーム照射スポット系、電子ビーム走査速度もしくはステージ走査速度、もしくはこれらの任意の組み合わせの形に変換した制御信号を電子ビーム供給源に与えて堆積物枠付けを実施する工程を含み、寸法測定と堆積物枠付けを同時または別々に、またはその組み合わせで実施するので、真空雰囲気下においては寸法情報を得られる程の質の良い２次電子ビームを確保できることにより、２次電子から算出された寸法情報を寸法補正制御に使用することができる。このため、寸法測定と堆積物枠付けを平行してできるため、測長検査工程がパターニング工程の後にあると、測長検査結果が不合格の場合、再生するしか仕方がなかったが、再生することなく、精度良く寸法補正できる。
【００１７】
請求項３記載の半導体装置の製造方法は、請求項１または２記載のレジストパターン形成方法を用いて枠付けされたレジストパターンをマスクとして、その下地となる半導体基板上に形成された被加工膜をパターニングした後、前記レジストパターンを除去して前記被加工膜をパターン形成する。
【００１８】
このように、請求項１または２記載のレジストパターン形成方法を用いて枠付けされたレジストパターンをマスクとして、その下地となる半導体基板上に形成された被加工膜をパターニングした後、レジストパターンを除去して被加工膜をパターン形成するので、レジストパターンの枠付け層であるレジスト乖離成分による堆積物が被加工膜のエッチングに対し耐性を有することにより、制御性良く被加工膜をパターニングできる。また、枠付けレジストパターンを用いることにより、被加工膜パターンも、リソグラフィーの限界を超えて、寸法精度を厳格に補正制御することができる。
【００１９】
請求項４記載の半導体製造装置は、処理室と、この処理室の真空度を制御する排気手段と、電子ビーム発生手段と、前記処理室内で被処理基板を載置するステージと、前記電子ビーム発生手段からの電子ビームを前記被処理基板表面の所定の照射領域に照射して前記被処理基板に形成されたレジスト膜表面に堆積物を形成する走査手段と、前記レジスト膜に前記電子ビームが照射されたことにより発生した２次電子を計測する手段と、前記２次電子から算出された寸法情報を寸法補正制御に使用して前記電子ビーム発生手段および前記走査手段を制御する制御回路とを備えた。
【００２０】
このように、処理室と、この処理室の真空度を制御する排気手段と、電子ビーム発生手段と、処理室内で被処理基板を載置するステージと、電子ビーム発生手段からの電子ビームを被処理基板表面の所定の照射領域に照射して被処理基板に形成されたレジスト膜表面に堆積物を形成する走査手段と、レジスト膜に電子ビームが照射されたことにより発生した２次電子を計測する手段と、２次電子から算出された寸法情報を寸法補正制御に使用して電子ビーム発生手段および走査手段を制御する制御回路とを備えたので、被処理基板の所望の場所に、容易で確実に、精度良く寸法補正されたレジストパターンの枠付けが可能となる。
【００２１】
【発明の実施の形態】
この発明の第１の実施の形態を図１に基づいて説明する。図１はこの発明の第１の実施の形態によるレジストパターンの形成方法を示す断面図である。
【００２２】
図１に示すように、半導体基板１上に形成されたレジスト膜３をリソグラフィー技術によりパターニングした後、このレジストパターン３ａに真空雰囲気にて電子ビーム５を照射し、レジストパターン３ａの膜表面に、電子ビーム照射によって乖離したレジスト乖離成分からなる堆積物３ｂを形成して枠付けする。
【００２３】
この場合、まず、図１（ａ）に示すように、例えば半導体基板１上の全面に、例えばゲート配線膜等、パターン加工したい被加工膜２を全面に形成し、さらにその上の全面にレジスト膜３を約０．４〜１．０μｍの膜厚で塗布する。
【００２４】
次に、図１（ｂ）に示すように、公知のリソグラフィー技術によりレジスト膜３をパターニングしてレジストパターン３ａを形成する。このとき、リソグラフィー工程で例えば、Ｋｒｆエキシマレーザを用いて露光し、Ｋｒｆエキシマレーザを使用したパターニングでの限界露光ピッチであるＰ＝０．４μｍのピッチで、Ｌ１＝０．１０μｍのパターンを形成を目的とし、Ｌ１＝０．０９μｍが得られたとする。
【００２５】
次に真空雰囲気中で、図１（ｃ）に示すように、レジストパターン３ａに電子ビーム５を照射する。これにより、図１（ｄ），（ｅ）に示すように、レジストパターン３ａ表面のレジストが乖離し、剥離した近傍にあるレジストパターン３ａ表面に、該レジスト乖離成分による堆積物３ｂが形成されて、レジストパターン３ａに約０．０１μｍの枠で枠付けされる。
【００２６】
即ち、この枠付けレジストパターン３ｃは、Ｌ２＝０．１０μｍの微細化パターンへと精度良く寸法補正されたこととなる。この時、乖離成分は、レジストパターン近傍にしか存在しないので、堆積物はレジストパターン上部もしくは側壁にのみ生成され、抜きパターン底部には生成されない。
【００２７】
以上のように、公知のリソグラフィー技術により形成されたレジストパターン３ａに真空雰囲気中で電子ビーム５を照射することにより、レジストパターン３ａを枠付けし、リソグラフィーの限界を超えてパターンの寸法精度を精度良く補正制御できる。また、このように形成された枠付けレジストパターン３ｃは、半導体基板１等の被加工基板上にマスターとして形成することにより、上記被加工基板表面に精度良く寸法補正された微細パターン形成が可能となる。
【００２８】
この発明の第２の実施の形態を図２および図３に基づいて説明する。図２はこの発明の第２の実施の形態によるレジストパターン形成方法を示す説明図、図３はこの発明の第２の実施の形態によるレジストパターン形成方法の別の例を示す説明図である。
【００２９】
この実施の形態では、上記第１の実施の形態で形成された枠付けパターン３ｃのパターン形成方法について示す。すなわち、電子ビーム５をレジストパターン３ｃに照射することにより生成された２次電子４から算出された寸法と、別途与えられた狙い寸法との差分を計算して寸法測定を実施し、電子ビーム照射電流、電子ビーム照射加速電圧、電子ビーム照射時間、電子ビーム照射スポット系、電子ビーム走査速度もしくはステージ走査速度、もしくはこれらの任意の組み合わせの形に変換した制御信号を電子ビーム供給源に与えて堆積物枠付けを実施する工程を含み、寸法測定と堆積物枠付けを同時または別々に、またはその組み合わせで実施する。
【００３０】
この場合、図２に示すように、例えば、Ｌ１＝０．１０μｍを要求されているパターンがあったとする。電子ビーム５を、電子ビーム照射電流２ｐＡ、電子ビーム照射加速電圧８００Ｖ、電子ビーム照射スポット系１μｍφ、電子ビーム照射時間１秒の条件で、寸法検査パターンに照射し、発生した２次電子４からＬ１＝０．０９μｍの寸法データを得たとする。次に、電子ビーム５を、電子ビーム照射電流１Ａ、電子ビーム照射加速電圧１５００Ｖ，電子ビーム照射スポット系２μｍφ、電子ビーム照射時間６０秒の条件で、チップ全面（２０ｍｍ角）に、１回だけ走査照射する。
【００３１】
そして、電子ビーム５を、電子ビーム照射電流２ｐＡ、電子ビーム照射加速電圧８００Ｖ、電子ビーム照射スポット系１μｍφ、電子ビーム照射時間１秒の条件で、寸法検査パターンに照射し、発生した２次電子４からＬ２＝０．１０μｍの寸法データを得る。
【００３２】
また、図３に示すように、例えば、Ｌ１＝０．１０μｍを要求されているパターンがあったとする。電子ビーム５を、電子ビーム照射電流２ｐＡ、電子ビーム照射加速電圧８００Ｖ、電子ビーム照射スポット１μｍφ、電子ビーム照射時間１秒の条件で、寸法検査パターンに照射し、発生した２次電子４からＬ１＝０．０９μｍの寸法データを得たとする。次に、電子ビーム５を、電子ビーム照射電流０．１Ａ、電子ビーム照射加速電圧１５００Ｖ，電子ビーム照射スポット系２μｍφの条件で、チップ全面（２０ｍｍ角）に、電子ビーム走査照射を数回にわけて実施する。
【００３３】
そして、電子ビーム走査照射の合間に、電子ビーム５を、電子ビーム照射電流２ｐＡ、電子ビーム加速電圧８００Ｖ、電子ビーム照射スポット系１μｍφ、電子ビーム照射時間１秒の条件で、検査パターンに照射し、発生した２次電子４からＬ２＝０．１０μｍの寸法データを得た時点で、電子ビーム走査照射を停止する。
【００３４】
また、電子ビーム走査回数ごとに、電子ビーム照射電流に重みをつけることも可能であることは言うまでもない。
【００３５】
また、電子ビーム照射電流のかわりに、電子ビーム照射スポット系を変えたり、電子ビーム走査速度を変えたり、電子ビーム照射加速電圧を変えたりすることも可能である。
【００３６】
この発明の第３の実施の形態を図４に基づいて説明する。図４はこの発明の第３の実施の形態の半導体装置のパターン形成方法を示す断面図である。
【００３７】
この実施の形態では、上記第２の実施の形態で形成された枠付けパターン３ｃを用いたパターン形成方法について示す。まず、第１の実施の形態と同様に、半導体基板１上の全面に形成された被加工膜２上の全面にレジスト膜３を形成する（図１（ａ））。次に上記第１または２の実施の形態に示す方法を用いて、枠付けされたレジストパターン３ｃを形成する（図１（ｅ））。
【００３８】
次に、図４（ａ）に示すように、枠付けされたレジストパターン３ｃをマスクとして下地の上記被加工膜２を異方性エッチングし、被加工膜パターン２ａを形成する。このとき、枠付け層であるレジスト乖離成分による堆積物３ｂは、被加工膜２のエッチングに対し耐性を有するため、制御性良く被加工膜２をパターニングできる。
【００３９】
その後、図４（ｂ）に示すように、レジスト膜３を除去する。枠付け層であるレジスト乖離成分による堆積物３ｂも、通常のレジスト膜３除去により同時に除去される。これにより、Ｌ２＝０．１０μｍの微細な被加工膜パターン２ａが形成される。
【００４０】
このように、枠付けレジストパターン３ｃを用いることにより、被加工膜パターン２ａも、リソグラフィーの限界を超えて、寸法精度を厳格に補正制御することができる。また、パターン寸法の厳格補正制御は、例えば、ゲートのライン寸法制御、活性層のスペース寸法制御、コンタクトホールなどのホール系寸法制御や、配線のライン・スペース寸法制御に特に有効である。
【００４１】
この発明の第４の実施の形態を図５および図６に基づいて説明する。図５はこの発明の第４の実施の形態による半導体製造装置の概略構成図である。
【００４２】
この実施の形態では、上記第２の実施の形態で示したレジストパターン形成におけるレジストパターン３ａの枠付けを実施する半導体製造装置を示す。
【００４３】
図５に示すように、この半導体製造装置は、処理室としての真空チャンバ６と、この真空チャンバ６の真空度を制御する排気手段（図示せず）と、電子ビーム発生手段としての電子銃９と、真空チャンバ６内で被処理基板８を載置するステージ７と、電子銃９からの電子ビームを被処理基板８表面の所定の照射領域に照射して被処理基板８に形成されたレジスト膜表面に堆積物を形成する走査手段（図示せず）と、レジスト膜に電子ビーム５が照射されたことにより発生した２次電子４を計測する手段（２次電子検出器１０）と、２次電子４から算出された寸法情報を寸法補正制御に使用して電子銃９および走査手段を制御する制御回路１１とを備えている。
【００４４】
次に半導体製造装置の動作について説明する。上記のように排気手段を備えた真空チャンバ６内のステージ７上に、リソグラフィー技術によりレジストパターン３ａが形成された被処理基板８を載置し、次に、真空雰囲気中で、電子銃９から電子ビーム５を走査することにより、電子ビーム５が照射された領域のレジストパターン３ａに、上記第１の実施の形態で示したようなレジスト乖離成分による堆積物３ｂが形成されて枠付けされ、パターン寸法が補正された枠付けレジストパターン３ｃが形成される。
【００４５】
照射された電子ビーム５が照射された領域のレジストパターン３ａの表面から２次電子４が発生する。その２次電子４を２次電子検出器１０で検出し、制御回路１１で寸法情報の抽出及び電子銃制御信号の発生を行い、電子銃９にフィードバックすることで、寸法測定しながら枠付けを実施ができるので、寸法精度を格段に向上する補正制御を実現している。
【００４６】
また、図６はこの発明の第４の実施の形態の半導体製造装置によるレジストパターン形成過程を示す断面図である。図６（ａ）に示すように、チップ内に密なＬ／Ｓパターン領域１２と、その周囲に粗な孤立ラインパターン領域１３があり、密と疎のパターン共にＬ１，Ｌ３＝０．１０μｍが要求されており、疎なパターンではＬ３＝０．１０μｍの寸法で仕上がっているが、密のパターン１２ではＬ１＝０．０９μｍの寸法であったとする。Ｐ１はＰ（図１）と同寸法とする。
【００４７】
図６（ｂ）に示すように、真空雰囲気中での電子ビーム５の照射は、密のパターン領域１２のみ行う。
【００４８】
この照射領域において、図６（ｃ）に示すように、０．０１μｍの枠付けが実施され、密のパターン１２、疎のパターン１３共にＬ２，Ｌ３＝０．１０μｍの寸法を得ることができる。
【００４９】
このように、電子ビーム５を走査することにより、被処理基板８表面の所望の領域のみを電子ビーム照射できるため、所望の領域のみレジストパターンの枠付けによるパターン寸法の微調整が行える。
【００５０】
なお、被処理基板８表面の全領域に電子ビーム５を照射することも、もちろん可能である。
【００５１】
また電子ビームを走査する代わりに、被処理基板８を載置するステージを走査しても良く、また双方の走査を行っても良い。これらにより、容易に照射領域を可変にでき、所望の領域のみへ確実に照射できる。
【００５２】
【発明の効果】
この発明の請求項１記載のレジストパターン形成方法によれば、半導体基板上に形成されたレジスト膜をリソグラフィー技術によりパターニングした後、このレジストパターンに真空雰囲気にて電子ビームを照射し、レジストパターンの膜表面に、電子ビーム照射によって乖離したレジスト乖離成分からなる堆積物を形成して枠付けするので、寸法補正された枠付けレジストパターンを得ることができ、リソグラフィーの限界を超えて、容易に制御性良く寸法補正できる。しかも、乖離成分からなる堆積物はレジストパターン近傍にしか存在しないため、枠付けの過程で、抜きパターンの底辺部に堆積物が生成されることがなく、ドライエッチング工程に負荷をかけることもない。
【００５３】
請求項２では、電子ビームをレジストパターンに照射することにより生成された２次電子から算出された寸法と、別途与えられた狙い寸法との差分を計算して寸法測定を実施し、電子ビーム照射電流、電子ビーム照射加速電圧、電子ビーム照射時間、電子ビーム照射スポット系、電子ビーム走査速度もしくはステージ走査速度、もしくはこれらの任意の組み合わせの形に変換した制御信号を電子ビーム供給源に与えて堆積物枠付けを実施する工程を含み、寸法測定と堆積物枠付けを同時または別々に、またはその組み合わせで実施するので、真空雰囲気下においては寸法情報を得られる程の質の良い２次電子ビームを確保できることにより、２次電子から算出された寸法情報を寸法補正制御に使用することができる。このため、寸法測定と堆積物枠付けを平行してできるため、測長検査工程がパターニング工程の後にあると、測長検査結果が不合格の場合、再生するしか仕方がなかったが、再生することなく、精度良く寸法補正できる。
【００５４】
この発明の請求項３記載の半導体装置の製造方法によれば、請求項１または２記載のレジストパターン形成方法を用いて枠付けされたレジストパターンをマスクとして、その下地となる半導体基板上に形成された被加工膜をパターニングした後、レジストパターンを除去して被加工膜をパターン形成するので、レジストパターンの枠付け層であるレジスト乖離成分による堆積物が被加工膜のエッチングに対し耐性を有することにより、制御性良く被加工膜をパターニングできる。また、枠付けレジストパターンを用いることにより、被加工膜パターンも、リソグラフィーの限界を超えて、寸法精度を厳格に補正制御することができる。
【００５５】
この発明の請求項４記載の半導体製造装置によれば、処理室と、この処理室の真空度を制御する排気手段と、電子ビーム発生手段と、処理室内で被処理基板を載置するステージと、電子ビーム発生手段からの電子ビームを被処理基板表面の所定の照射領域に照射して被処理基板に形成されたレジスト膜表面に堆積物を形成する走査手段と、レジスト膜に電子ビームが照射されたことにより発生した２次電子を計測する手段と、２次電子から算出された寸法情報を寸法補正制御に使用して電子ビーム発生手段および走査手段を制御する制御回路とを備えたので、被処理基板の所望の場所に、容易で確実に、精度良く寸法補正されたレジストパターンの枠付けが可能となる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態によるレジストパターンの形成方法を示す断面図である。
【図２】この発明の第２の実施の形態によるレジストパターン形成方法を示す説明図である。
【図３】この発明の第２の実施の形態によるレジストパターン形成方法の別の例を示す説明図である。
【図４】この発明の第３の実施の形態の半導体装置のパターン形成方法を示す断面図である。
【図５】この発明の第４の実施の形態による半導体製造装置の概略構成図である。
【図６】この発明の第４の実施の形態の半導体製造装置によるレジストパターン形成過程を示す断面図である。
【符号の説明】
１ 半導体基板
２ 被加工膜
２ａ 被加工膜パターン
３ レジスト膜
３ａ レジストパターン
３ｂ レジスト剥離成分の再堆積物
３ｃ 枠付けレジストパターン
４ ２次電子
５ 電子ビーム
６ 処理室としての真空チャンバ
７ ステージ
８ 被処理基板
９ 電子ビーム発生手段としての電子銃
１０ ２次電子検出器
１１ 制御回路
１２ 密なパターン
１３ 疎なパターン
【発明の属する技術分野】
この発明は、半導体素子等を製造する時に用いられるマスク、パターニング、およびプロセス技術で、露光光源として、波長４５０ｎｍ以下の紫外線、Ｘ線、荷電ビーム、特にＧ線（４３６ｎｍ）、ｉ線（３６５ｎｍ）、ＫｒＦエキシマレーザ（２４８ｎｍ）、Ａｒｆエキシマレーザ（１９３ｎｍ）、電子ビーム、Ｘ線、ＶＵＶ光、ＥＵＶ光を用いるリソグラフィー工程で用いられるマスク、パターニング、及びプロセス技術であるレジストパターン形成方法およびそれを用いた半導体装置の製造方法ならびに半導体製造装置に関するものである。
【０００２】
【従来の技術】
半導体装置における一般的なパターン形成方法を以下に説明する。まず、半導体基板上の全面に、パターン形成したい被加工膜を成膜し、その上の全面にフォトレジスト膜を塗布する。次に、公知のフォトリソグラフィー技術により、フォトレジスト膜をパターニングし、このレジストパターンをマスクとして、下地の被加工膜をエッチング加工し、その後レジストパターンを除去する。これにより、半導体基板上に被加工膜のパターンが得られる。
【０００３】
このような方法における微細パターンの形成では、厳密に寸法制御されたレジストパターンを形成することが重要であるが、レジストパターンの寸法制御に影響を与える要因としては、下地膜の反射率のばらつきを主とするロット間差とマスクの寸法加工精度を主とするマスク間差、レジスト材料の感度性能と主とするレジストバッチ間差等があり、それを露光ドーズ量のみで補正制御する公知の手法では、今以上の寸法精度の厳格化要求には応えられないものがあった。
【０００４】
しかも、測長検査工程はパターニング工程の後にあるため、測長検査結果が不合格の場合、再生するしか仕方が無く、再生率との兼合いで寸法精度の厳格化要求には応えられないものがあった。
【０００５】
上記の問題点を改善するために利用できる方法として、特開平１１−１９３９７８号公報に記載される従来のレジストパターンの形成方法を以下に示す。
【０００６】
リソグラフィー技術によりレジストパターンを形成した後、有機ガス雰囲気中で電子ビームを照射し、レジストパターンの膜表面に上記有機ガス成分による０．２μｍ程度の厚みの堆積物を、形成して枠付けすることにより、該レジストパターン寸法を変更するというものである。
【０００７】
【発明が解決しようとする課題】
まず、この発明は、リソグラフィーの限界を超えた微細パターンの形成を主目的においており、０．０１μｍという薄い枠付けによる寸法制御を全く念頭においていない。
【０００８】
しかも、このような従来のレジストパターンの形成方式は、有機ガス雰囲気での電子ビーム照射による有機ガス成分の堆積であるため、電子ビームの照射された場所に、一様の膜厚の有機堆積物が形成されてしまう。
【０００９】
つまり、本来レジストパターンの枠付けを意図しても、該抜きパターンの底辺部にも同時に有機堆積物が形成されてしまい、下地の被加工膜のエッチング加工がしにくい問題があった。
【００１０】
また、真空雰囲気ではなく有機ガス雰囲気下を想定しており、寸法情報を得られる程の質の良い２次電子ビームを確保できないため、寸法測長と堆積物枠付けを平行してできず、おのずと寸法制御性能にも限界があった。
【００１１】
付け加えて、この方法では、パターニング形成工程の後に、寸法測定工程、枠付け工程、寸法測定工程と３ステップの工程が必要となるため、処理時間と費用が大きくなる問題があった。
【００１２】
したがって、この発明の目的は、上記のような問題点を解消するために成されたものであって、半導体基板上の所望領域のレジストパターンを、露光ドーズ量補正の限界を超えて、容易に寸法精度良く補正制御できるものであり、寸法測定と寸法補正を平行して実施することで、再生を出さずにコストを抑え、寸法精度を精度良く制御できるレジストパターン形成方法およびそれを用いた半導体装置の製造方法ならびに半導体製造装置を提供することである。
【００１３】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項１記載のレジストパターン形成方法は、半導体基板上に形成されたレジスト膜をリソグラフィー技術によりパターニングした後、このレジストパターンに真空雰囲気にて電子ビームを照射し、前記レジストパターンの膜表面に、電子ビーム照射によって乖離したレジスト乖離成分からなる堆積物を形成して枠付けする。
【００１４】
このように、半導体基板上に形成されたレジスト膜をリソグラフィー技術によりパターニングした後、このレジストパターンに真空雰囲気にて電子ビームを照射し、レジストパターンの膜表面に、電子ビーム照射によって乖離したレジスト乖離成分からなる堆積物を形成して枠付けするので、寸法補正された枠付けレジストパターンを得ることができ、リソグラフィーの限界を超えて、容易に制御性良く寸法補正できる。しかも、乖離成分からなる堆積物はレジストパターン近傍にしか存在しないため、枠付けの過程で、抜きパターンの底辺部に堆積物が生成されることがなく、ドライエッチング工程に負荷をかけることもない。
【００１５】
請求項２記載のレジストパターン形成方法は、請求項１記載のレジストパターン形成方法において、電子ビームをレジストパターンに照射することにより生成された２次電子から算出された寸法と、別途与えられた狙い寸法との差分を計算して寸法測定を実施し、電子ビーム照射電流、電子ビーム照射加速電圧、電子ビーム照射時間、電子ビーム照射スポット系、電子ビーム走査速度もしくはステージ走査速度、もしくはこれらの任意の組み合わせの形に変換した制御信号を電子ビーム供給源に与えて堆積物枠付けを実施する工程を含み、前記寸法測定と堆積物枠付けを同時または別々に、またはその組み合わせで実施する。
【００１６】
このように、電子ビームをレジストパターンに照射することにより生成された２次電子から算出された寸法と、別途与えられた狙い寸法との差分を計算して寸法測定を実施し、電子ビーム照射電流、電子ビーム照射加速電圧、電子ビーム照射時間、電子ビーム照射スポット系、電子ビーム走査速度もしくはステージ走査速度、もしくはこれらの任意の組み合わせの形に変換した制御信号を電子ビーム供給源に与えて堆積物枠付けを実施する工程を含み、寸法測定と堆積物枠付けを同時または別々に、またはその組み合わせで実施するので、真空雰囲気下においては寸法情報を得られる程の質の良い２次電子ビームを確保できることにより、２次電子から算出された寸法情報を寸法補正制御に使用することができる。このため、寸法測定と堆積物枠付けを平行してできるため、測長検査工程がパターニング工程の後にあると、測長検査結果が不合格の場合、再生するしか仕方がなかったが、再生することなく、精度良く寸法補正できる。
【００１７】
請求項３記載の半導体装置の製造方法は、請求項１または２記載のレジストパターン形成方法を用いて枠付けされたレジストパターンをマスクとして、その下地となる半導体基板上に形成された被加工膜をパターニングした後、前記レジストパターンを除去して前記被加工膜をパターン形成する。
【００１８】
このように、請求項１または２記載のレジストパターン形成方法を用いて枠付けされたレジストパターンをマスクとして、その下地となる半導体基板上に形成された被加工膜をパターニングした後、レジストパターンを除去して被加工膜をパターン形成するので、レジストパターンの枠付け層であるレジスト乖離成分による堆積物が被加工膜のエッチングに対し耐性を有することにより、制御性良く被加工膜をパターニングできる。また、枠付けレジストパターンを用いることにより、被加工膜パターンも、リソグラフィーの限界を超えて、寸法精度を厳格に補正制御することができる。
【００１９】
請求項４記載の半導体製造装置は、処理室と、この処理室の真空度を制御する排気手段と、電子ビーム発生手段と、前記処理室内で被処理基板を載置するステージと、前記電子ビーム発生手段からの電子ビームを前記被処理基板表面の所定の照射領域に照射して前記被処理基板に形成されたレジスト膜表面に堆積物を形成する走査手段と、前記レジスト膜に前記電子ビームが照射されたことにより発生した２次電子を計測する手段と、前記２次電子から算出された寸法情報を寸法補正制御に使用して前記電子ビーム発生手段および前記走査手段を制御する制御回路とを備えた。
【００２０】
このように、処理室と、この処理室の真空度を制御する排気手段と、電子ビーム発生手段と、処理室内で被処理基板を載置するステージと、電子ビーム発生手段からの電子ビームを被処理基板表面の所定の照射領域に照射して被処理基板に形成されたレジスト膜表面に堆積物を形成する走査手段と、レジスト膜に電子ビームが照射されたことにより発生した２次電子を計測する手段と、２次電子から算出された寸法情報を寸法補正制御に使用して電子ビーム発生手段および走査手段を制御する制御回路とを備えたので、被処理基板の所望の場所に、容易で確実に、精度良く寸法補正されたレジストパターンの枠付けが可能となる。
【００２１】
【発明の実施の形態】
この発明の第１の実施の形態を図１に基づいて説明する。図１はこの発明の第１の実施の形態によるレジストパターンの形成方法を示す断面図である。
【００２２】
図１に示すように、半導体基板１上に形成されたレジスト膜３をリソグラフィー技術によりパターニングした後、このレジストパターン３ａに真空雰囲気にて電子ビーム５を照射し、レジストパターン３ａの膜表面に、電子ビーム照射によって乖離したレジスト乖離成分からなる堆積物３ｂを形成して枠付けする。
【００２３】
この場合、まず、図１（ａ）に示すように、例えば半導体基板１上の全面に、例えばゲート配線膜等、パターン加工したい被加工膜２を全面に形成し、さらにその上の全面にレジスト膜３を約０．４〜１．０μｍの膜厚で塗布する。
【００２４】
次に、図１（ｂ）に示すように、公知のリソグラフィー技術によりレジスト膜３をパターニングしてレジストパターン３ａを形成する。このとき、リソグラフィー工程で例えば、Ｋｒｆエキシマレーザを用いて露光し、Ｋｒｆエキシマレーザを使用したパターニングでの限界露光ピッチであるＰ＝０．４μｍのピッチで、Ｌ１＝０．１０μｍのパターンを形成を目的とし、Ｌ１＝０．０９μｍが得られたとする。
【００２５】
次に真空雰囲気中で、図１（ｃ）に示すように、レジストパターン３ａに電子ビーム５を照射する。これにより、図１（ｄ），（ｅ）に示すように、レジストパターン３ａ表面のレジストが乖離し、剥離した近傍にあるレジストパターン３ａ表面に、該レジスト乖離成分による堆積物３ｂが形成されて、レジストパターン３ａに約０．０１μｍの枠で枠付けされる。
【００２６】
即ち、この枠付けレジストパターン３ｃは、Ｌ２＝０．１０μｍの微細化パターンへと精度良く寸法補正されたこととなる。この時、乖離成分は、レジストパターン近傍にしか存在しないので、堆積物はレジストパターン上部もしくは側壁にのみ生成され、抜きパターン底部には生成されない。
【００２７】
以上のように、公知のリソグラフィー技術により形成されたレジストパターン３ａに真空雰囲気中で電子ビーム５を照射することにより、レジストパターン３ａを枠付けし、リソグラフィーの限界を超えてパターンの寸法精度を精度良く補正制御できる。また、このように形成された枠付けレジストパターン３ｃは、半導体基板１等の被加工基板上にマスターとして形成することにより、上記被加工基板表面に精度良く寸法補正された微細パターン形成が可能となる。
【００２８】
この発明の第２の実施の形態を図２および図３に基づいて説明する。図２はこの発明の第２の実施の形態によるレジストパターン形成方法を示す説明図、図３はこの発明の第２の実施の形態によるレジストパターン形成方法の別の例を示す説明図である。
【００２９】
この実施の形態では、上記第１の実施の形態で形成された枠付けパターン３ｃのパターン形成方法について示す。すなわち、電子ビーム５をレジストパターン３ｃに照射することにより生成された２次電子４から算出された寸法と、別途与えられた狙い寸法との差分を計算して寸法測定を実施し、電子ビーム照射電流、電子ビーム照射加速電圧、電子ビーム照射時間、電子ビーム照射スポット系、電子ビーム走査速度もしくはステージ走査速度、もしくはこれらの任意の組み合わせの形に変換した制御信号を電子ビーム供給源に与えて堆積物枠付けを実施する工程を含み、寸法測定と堆積物枠付けを同時または別々に、またはその組み合わせで実施する。
【００３０】
この場合、図２に示すように、例えば、Ｌ１＝０．１０μｍを要求されているパターンがあったとする。電子ビーム５を、電子ビーム照射電流２ｐＡ、電子ビーム照射加速電圧８００Ｖ、電子ビーム照射スポット系１μｍφ、電子ビーム照射時間１秒の条件で、寸法検査パターンに照射し、発生した２次電子４からＬ１＝０．０９μｍの寸法データを得たとする。次に、電子ビーム５を、電子ビーム照射電流１Ａ、電子ビーム照射加速電圧１５００Ｖ，電子ビーム照射スポット系２μｍφ、電子ビーム照射時間６０秒の条件で、チップ全面（２０ｍｍ角）に、１回だけ走査照射する。
【００３１】
そして、電子ビーム５を、電子ビーム照射電流２ｐＡ、電子ビーム照射加速電圧８００Ｖ、電子ビーム照射スポット系１μｍφ、電子ビーム照射時間１秒の条件で、寸法検査パターンに照射し、発生した２次電子４からＬ２＝０．１０μｍの寸法データを得る。
【００３２】
また、図３に示すように、例えば、Ｌ１＝０．１０μｍを要求されているパターンがあったとする。電子ビーム５を、電子ビーム照射電流２ｐＡ、電子ビーム照射加速電圧８００Ｖ、電子ビーム照射スポット１μｍφ、電子ビーム照射時間１秒の条件で、寸法検査パターンに照射し、発生した２次電子４からＬ１＝０．０９μｍの寸法データを得たとする。次に、電子ビーム５を、電子ビーム照射電流０．１Ａ、電子ビーム照射加速電圧１５００Ｖ，電子ビーム照射スポット系２μｍφの条件で、チップ全面（２０ｍｍ角）に、電子ビーム走査照射を数回にわけて実施する。
【００３３】
そして、電子ビーム走査照射の合間に、電子ビーム５を、電子ビーム照射電流２ｐＡ、電子ビーム加速電圧８００Ｖ、電子ビーム照射スポット系１μｍφ、電子ビーム照射時間１秒の条件で、検査パターンに照射し、発生した２次電子４からＬ２＝０．１０μｍの寸法データを得た時点で、電子ビーム走査照射を停止する。
【００３４】
また、電子ビーム走査回数ごとに、電子ビーム照射電流に重みをつけることも可能であることは言うまでもない。
【００３５】
また、電子ビーム照射電流のかわりに、電子ビーム照射スポット系を変えたり、電子ビーム走査速度を変えたり、電子ビーム照射加速電圧を変えたりすることも可能である。
【００３６】
この発明の第３の実施の形態を図４に基づいて説明する。図４はこの発明の第３の実施の形態の半導体装置のパターン形成方法を示す断面図である。
【００３７】
この実施の形態では、上記第２の実施の形態で形成された枠付けパターン３ｃを用いたパターン形成方法について示す。まず、第１の実施の形態と同様に、半導体基板１上の全面に形成された被加工膜２上の全面にレジスト膜３を形成する（図１（ａ））。次に上記第１または２の実施の形態に示す方法を用いて、枠付けされたレジストパターン３ｃを形成する（図１（ｅ））。
【００３８】
次に、図４（ａ）に示すように、枠付けされたレジストパターン３ｃをマスクとして下地の上記被加工膜２を異方性エッチングし、被加工膜パターン２ａを形成する。このとき、枠付け層であるレジスト乖離成分による堆積物３ｂは、被加工膜２のエッチングに対し耐性を有するため、制御性良く被加工膜２をパターニングできる。
【００３９】
その後、図４（ｂ）に示すように、レジスト膜３を除去する。枠付け層であるレジスト乖離成分による堆積物３ｂも、通常のレジスト膜３除去により同時に除去される。これにより、Ｌ２＝０．１０μｍの微細な被加工膜パターン２ａが形成される。
【００４０】
このように、枠付けレジストパターン３ｃを用いることにより、被加工膜パターン２ａも、リソグラフィーの限界を超えて、寸法精度を厳格に補正制御することができる。また、パターン寸法の厳格補正制御は、例えば、ゲートのライン寸法制御、活性層のスペース寸法制御、コンタクトホールなどのホール系寸法制御や、配線のライン・スペース寸法制御に特に有効である。
【００４１】
この発明の第４の実施の形態を図５および図６に基づいて説明する。図５はこの発明の第４の実施の形態による半導体製造装置の概略構成図である。
【００４２】
この実施の形態では、上記第２の実施の形態で示したレジストパターン形成におけるレジストパターン３ａの枠付けを実施する半導体製造装置を示す。
【００４３】
図５に示すように、この半導体製造装置は、処理室としての真空チャンバ６と、この真空チャンバ６の真空度を制御する排気手段（図示せず）と、電子ビーム発生手段としての電子銃９と、真空チャンバ６内で被処理基板８を載置するステージ７と、電子銃９からの電子ビームを被処理基板８表面の所定の照射領域に照射して被処理基板８に形成されたレジスト膜表面に堆積物を形成する走査手段（図示せず）と、レジスト膜に電子ビーム５が照射されたことにより発生した２次電子４を計測する手段（２次電子検出器１０）と、２次電子４から算出された寸法情報を寸法補正制御に使用して電子銃９および走査手段を制御する制御回路１１とを備えている。
【００４４】
次に半導体製造装置の動作について説明する。上記のように排気手段を備えた真空チャンバ６内のステージ７上に、リソグラフィー技術によりレジストパターン３ａが形成された被処理基板８を載置し、次に、真空雰囲気中で、電子銃９から電子ビーム５を走査することにより、電子ビーム５が照射された領域のレジストパターン３ａに、上記第１の実施の形態で示したようなレジスト乖離成分による堆積物３ｂが形成されて枠付けされ、パターン寸法が補正された枠付けレジストパターン３ｃが形成される。
【００４５】
照射された電子ビーム５が照射された領域のレジストパターン３ａの表面から２次電子４が発生する。その２次電子４を２次電子検出器１０で検出し、制御回路１１で寸法情報の抽出及び電子銃制御信号の発生を行い、電子銃９にフィードバックすることで、寸法測定しながら枠付けを実施ができるので、寸法精度を格段に向上する補正制御を実現している。
【００４６】
また、図６はこの発明の第４の実施の形態の半導体製造装置によるレジストパターン形成過程を示す断面図である。図６（ａ）に示すように、チップ内に密なＬ／Ｓパターン領域１２と、その周囲に粗な孤立ラインパターン領域１３があり、密と疎のパターン共にＬ１，Ｌ３＝０．１０μｍが要求されており、疎なパターンではＬ３＝０．１０μｍの寸法で仕上がっているが、密のパターン１２ではＬ１＝０．０９μｍの寸法であったとする。Ｐ１はＰ（図１）と同寸法とする。
【００４７】
図６（ｂ）に示すように、真空雰囲気中での電子ビーム５の照射は、密のパターン領域１２のみ行う。
【００４８】
この照射領域において、図６（ｃ）に示すように、０．０１μｍの枠付けが実施され、密のパターン１２、疎のパターン１３共にＬ２，Ｌ３＝０．１０μｍの寸法を得ることができる。
【００４９】
このように、電子ビーム５を走査することにより、被処理基板８表面の所望の領域のみを電子ビーム照射できるため、所望の領域のみレジストパターンの枠付けによるパターン寸法の微調整が行える。
【００５０】
なお、被処理基板８表面の全領域に電子ビーム５を照射することも、もちろん可能である。
【００５１】
また電子ビームを走査する代わりに、被処理基板８を載置するステージを走査しても良く、また双方の走査を行っても良い。これらにより、容易に照射領域を可変にでき、所望の領域のみへ確実に照射できる。
【００５２】
【発明の効果】
この発明の請求項１記載のレジストパターン形成方法によれば、半導体基板上に形成されたレジスト膜をリソグラフィー技術によりパターニングした後、このレジストパターンに真空雰囲気にて電子ビームを照射し、レジストパターンの膜表面に、電子ビーム照射によって乖離したレジスト乖離成分からなる堆積物を形成して枠付けするので、寸法補正された枠付けレジストパターンを得ることができ、リソグラフィーの限界を超えて、容易に制御性良く寸法補正できる。しかも、乖離成分からなる堆積物はレジストパターン近傍にしか存在しないため、枠付けの過程で、抜きパターンの底辺部に堆積物が生成されることがなく、ドライエッチング工程に負荷をかけることもない。
【００５３】
請求項２では、電子ビームをレジストパターンに照射することにより生成された２次電子から算出された寸法と、別途与えられた狙い寸法との差分を計算して寸法測定を実施し、電子ビーム照射電流、電子ビーム照射加速電圧、電子ビーム照射時間、電子ビーム照射スポット系、電子ビーム走査速度もしくはステージ走査速度、もしくはこれらの任意の組み合わせの形に変換した制御信号を電子ビーム供給源に与えて堆積物枠付けを実施する工程を含み、寸法測定と堆積物枠付けを同時または別々に、またはその組み合わせで実施するので、真空雰囲気下においては寸法情報を得られる程の質の良い２次電子ビームを確保できることにより、２次電子から算出された寸法情報を寸法補正制御に使用することができる。このため、寸法測定と堆積物枠付けを平行してできるため、測長検査工程がパターニング工程の後にあると、測長検査結果が不合格の場合、再生するしか仕方がなかったが、再生することなく、精度良く寸法補正できる。
【００５４】
この発明の請求項３記載の半導体装置の製造方法によれば、請求項１または２記載のレジストパターン形成方法を用いて枠付けされたレジストパターンをマスクとして、その下地となる半導体基板上に形成された被加工膜をパターニングした後、レジストパターンを除去して被加工膜をパターン形成するので、レジストパターンの枠付け層であるレジスト乖離成分による堆積物が被加工膜のエッチングに対し耐性を有することにより、制御性良く被加工膜をパターニングできる。また、枠付けレジストパターンを用いることにより、被加工膜パターンも、リソグラフィーの限界を超えて、寸法精度を厳格に補正制御することができる。
【００５５】
この発明の請求項４記載の半導体製造装置によれば、処理室と、この処理室の真空度を制御する排気手段と、電子ビーム発生手段と、処理室内で被処理基板を載置するステージと、電子ビーム発生手段からの電子ビームを被処理基板表面の所定の照射領域に照射して被処理基板に形成されたレジスト膜表面に堆積物を形成する走査手段と、レジスト膜に電子ビームが照射されたことにより発生した２次電子を計測する手段と、２次電子から算出された寸法情報を寸法補正制御に使用して電子ビーム発生手段および走査手段を制御する制御回路とを備えたので、被処理基板の所望の場所に、容易で確実に、精度良く寸法補正されたレジストパターンの枠付けが可能となる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態によるレジストパターンの形成方法を示す断面図である。
【図２】この発明の第２の実施の形態によるレジストパターン形成方法を示す説明図である。
【図３】この発明の第２の実施の形態によるレジストパターン形成方法の別の例を示す説明図である。
【図４】この発明の第３の実施の形態の半導体装置のパターン形成方法を示す断面図である。
【図５】この発明の第４の実施の形態による半導体製造装置の概略構成図である。
【図６】この発明の第４の実施の形態の半導体製造装置によるレジストパターン形成過程を示す断面図である。
【符号の説明】
１ 半導体基板
２ 被加工膜
２ａ 被加工膜パターン
３ レジスト膜
３ａ レジストパターン
３ｂ レジスト剥離成分の再堆積物
３ｃ 枠付けレジストパターン
４ ２次電子
５ 電子ビーム
６ 処理室としての真空チャンバ
７ ステージ
８ 被処理基板
９ 電子ビーム発生手段としての電子銃
１０ ２次電子検出器
１１ 制御回路
１２ 密なパターン
１３ 疎なパターン
Claims (4)
- 半導体基板上に形成されたレジスト膜をリソグラフィー技術によりパターニングした後、このレジストパターンに真空雰囲気にて電子ビームを照射し、前記レジストパターンの膜表面に、電子ビーム照射によって乖離したレジスト乖離成分からなる堆積物を形成して枠付けすることを特徴とするレジストパターン形成方法。
- 電子ビームをレジストパターンに照射することにより生成された２次電子から算出された寸法と、別途与えられた狙い寸法との差分を計算して寸法測定を実施し、電子ビーム照射電流、電子ビーム照射加速電圧、電子ビーム照射時間、電子ビーム照射スポット系、電子ビーム走査速度もしくはステージ走査速度、もしくはこれらの任意の組み合わせの形に変換した制御信号を電子ビーム供給源に与えて堆積物枠付けを実施する工程を含み、前記寸法測定と堆積物枠付けを同時または別々に、またはその組み合わせで実施する請求項１記載のレジストパターン形成方法。
- 請求項１または２記載のレジストパターン形成方法を用いて枠付けされたレジストパターンをマスクとして、その下地となる半導体基板上に形成された被加工膜をパターニングした後、前記レジストパターンを除去して前記被加工膜をパターン形成することを特徴とする半導体装置の製造方法。
- 処理室と、この処理室の真空度を制御する排気手段と、電子ビーム発生手段と、前記処理室内で被処理基板を載置するステージと、前記電子ビーム発生手段からの電子ビームを前記被処理基板表面の所定の照射領域に照射して前記被処理基板に形成されたレジスト膜表面に堆積物を形成する走査手段と、前記レジスト膜に前記電子ビームが照射されたことにより発生した２次電子を計測する手段と、前記２次電子から算出された寸法情報を寸法補正制御に使用して前記電子ビーム発生手段および前記走査手段を制御する制御回路とを備えた半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002251160A JP2004095623A (ja) | 2002-08-29 | 2002-08-29 | レジストパターン形成方法およびそれを用いた半導体装置の製造方法ならびに半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002251160A JP2004095623A (ja) | 2002-08-29 | 2002-08-29 | レジストパターン形成方法およびそれを用いた半導体装置の製造方法ならびに半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004095623A true JP2004095623A (ja) | 2004-03-25 |
Family
ID=32057816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002251160A Pending JP2004095623A (ja) | 2002-08-29 | 2002-08-29 | レジストパターン形成方法およびそれを用いた半導体装置の製造方法ならびに半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004095623A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7553606B2 (en) | 2006-02-21 | 2009-06-30 | Samsung Electronics Co., Ltd. | Methods of forming patterns in semiconductor devices using photo resist patterns |
| JP2015115524A (ja) * | 2013-12-13 | 2015-06-22 | 大日本印刷株式会社 | インプリントモールドの製造方法 |
-
2002
- 2002-08-29 JP JP2002251160A patent/JP2004095623A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7553606B2 (en) | 2006-02-21 | 2009-06-30 | Samsung Electronics Co., Ltd. | Methods of forming patterns in semiconductor devices using photo resist patterns |
| JP2015115524A (ja) * | 2013-12-13 | 2015-06-22 | 大日本印刷株式会社 | インプリントモールドの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100590575B1 (ko) | 새로운 물질을 이용한 전자빔 리소그래피 방법 | |
| US20050085085A1 (en) | Composite patterning with trenches | |
| JPH05281752A (ja) | 集束イオンビームによる加工方法 | |
| US6872663B1 (en) | Method for reworking a multi-layer photoresist following an underlayer development | |
| US6365326B1 (en) | Pattern density tailoring for etching of advanced lithographic mask | |
| JP2001312045A (ja) | マスクの形成方法 | |
| JP2004095623A (ja) | レジストパターン形成方法およびそれを用いた半導体装置の製造方法ならびに半導体製造装置 | |
| TWI232495B (en) | Manufacturing method of transfer mask substrate and transfer mask | |
| TW201823847A (zh) | 遠紫外線對準標記的形成方法及具有對準標記的裝置 | |
| JPH08339985A (ja) | 微細加工用のパターンの形成方法およびこの方法を用いた微細加工方法 | |
| JP2000286182A (ja) | 位相シフトマスクの製造方法 | |
| JPH02165616A (ja) | 露光装置 | |
| JP2007142433A (ja) | 露光線量決定方法及び露光装置 | |
| US7938907B2 (en) | Device for fabricating a mask by plasma etching a semiconductor substrate | |
| Sasaki et al. | UV NIL template making and imprint evaluation | |
| JP3737193B2 (ja) | パターン修正方法 | |
| JP2001102296A (ja) | レチクルパターン欠陥修正方法 | |
| JP2000058413A (ja) | 電子ビーム露光方法と電子ビーム描画装置 | |
| JP4601941B2 (ja) | 荷電粒子線用転写マスクの製造方法と荷電粒子線用転写マスク | |
| JP3961345B2 (ja) | Ｅｐｌマスクの加工方法及びその装置 | |
| JP2003347197A (ja) | マスク検査方法、マスク作成方法およびマスク | |
| JP2003318093A (ja) | マスクの製造方法および半導体装置の製造方法 | |
| JP2623109B2 (ja) | マスク修正方法 | |
| JP2001274076A (ja) | マーク検出方法、露光方法及びパターン検査方法 | |
| JP2004335649A (ja) | 露光装置及び露光方法、露光用マスク、半導体装置 |