JPH0545411A - バーンインボード - Google Patents
バーンインボードInfo
- Publication number
- JPH0545411A JPH0545411A JP3224989A JP22498991A JPH0545411A JP H0545411 A JPH0545411 A JP H0545411A JP 3224989 A JP3224989 A JP 3224989A JP 22498991 A JP22498991 A JP 22498991A JP H0545411 A JPH0545411 A JP H0545411A
- Authority
- JP
- Japan
- Prior art keywords
- board
- burn
- 4mdram
- pin
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 多品種に適応可能なバーンインボードを得る
ことを目的とする。 【構成】 出力ピン１にあたる位置からの配線１１ａ〜
１１ｃをフローディング状態とする場合は４ＭＤＲＡＭ
（×１）のバーインボードとして使用可能であり、治工
具１３を用いて上記配線１１ａ〜１１ｃとコネクタピン
７ｂとを電気的に接続する場合は４ＭＤＲＡＭ（×１）
のバーインボードを４ＭＤＲＡＭ（×４）のバーインボ
ードとして使用できるようにした。 【効果】 １枚のバーンインボードで多品種のバーンイ
ンが可能となり、ボード製造コストを低減させることが
できる。
ことを目的とする。 【構成】 出力ピン１にあたる位置からの配線１１ａ〜
１１ｃをフローディング状態とする場合は４ＭＤＲＡＭ
（×１）のバーインボードとして使用可能であり、治工
具１３を用いて上記配線１１ａ〜１１ｃとコネクタピン
７ｂとを電気的に接続する場合は４ＭＤＲＡＭ（×１）
のバーインボードを４ＭＤＲＡＭ（×４）のバーインボ
ードとして使用できるようにした。 【効果】 １枚のバーンインボードで多品種のバーンイ
ンが可能となり、ボード製造コストを低減させることが
できる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置のテストに
使用するバーンインボードに関し、特に多品種に適応可
能なバーンインボードに関するものである。
使用するバーンインボードに関し、特に多品種に適応可
能なバーンインボードに関するものである。
【０００２】
【従来の技術】半導体製造の過程において、高温，高電
圧を半導体装置に加え、初期故障を除く工程をバーンイ
ンという。また、この時半導体装置の各ピンに電圧を加
えられるように配線を施したボードをバーンインボード
といい、このボード上に半導体を設置し、バーンインを
行う。
圧を半導体装置に加え、初期故障を除く工程をバーンイ
ンという。また、この時半導体装置の各ピンに電圧を加
えられるように配線を施したボードをバーンインボード
といい、このボード上に半導体を設置し、バーンインを
行う。
【０００３】図３は４ＭＤＲＡＭ（×１）の平面図であ
り、図において、１は出力ピンである。図４は４ＭＤＲ
ＡＭ（×４）の平面図であり、２ａ〜２ｄは入出力ピン
である。また図５は上記４ＭＤＲＡＭ（×１）に使用す
るバーンインボードを簡略化して示した平面図であり、
図６は上記４ＭＤＲＡＭ（×４）に使用するバーンイン
ボードを簡略化して示した平面図である。図において、
４ａ〜４ｃはソケット、５ａ〜５ｃ，６ａ〜６ｃ，９ａ
〜９ｃはボード上の配線、７ａ，７ｂはコネクタピンで
ある。
り、図において、１は出力ピンである。図４は４ＭＤＲ
ＡＭ（×４）の平面図であり、２ａ〜２ｄは入出力ピン
である。また図５は上記４ＭＤＲＡＭ（×１）に使用す
るバーンインボードを簡略化して示した平面図であり、
図６は上記４ＭＤＲＡＭ（×４）に使用するバーンイン
ボードを簡略化して示した平面図である。図において、
４ａ〜４ｃはソケット、５ａ〜５ｃ，６ａ〜６ｃ，９ａ
〜９ｃはボード上の配線、７ａ，７ｂはコネクタピンで
ある。
【０００４】次に動作について説明する。図３に示す４
ＭＤＲＡＭ（×１）はデータが入力されるピンと、デー
タが出力されるピンとが異なっており、各々１本ずつあ
る。また、上記４ＭＤＲＡＭ（×１）の出力ピン１だけ
は配線６ａ〜６ｃが示すようにコネクタピン７ａ，７ｂ
とは接続せず、フローティング状態で使用する。
ＭＤＲＡＭ（×１）はデータが入力されるピンと、デー
タが出力されるピンとが異なっており、各々１本ずつあ
る。また、上記４ＭＤＲＡＭ（×１）の出力ピン１だけ
は配線６ａ〜６ｃが示すようにコネクタピン７ａ，７ｂ
とは接続せず、フローティング状態で使用する。
【０００５】図４に示す４ＭＤＲＡＭ（×４）はデータ
を入力するピンと、データを出力するピンとが共用され
ており、この入出力ピン２ａ〜２ｄが４本ある。通常、
ソケットのそれぞれの入出力ピン２ａ〜２ｄは配線５ａ
〜５ｃが示すように、各ソケット４ａ〜４ｃが並列につ
ながるように、配線９ａ〜９ｃによりコネクタピン７
ａ，７ｂと接続している。
を入力するピンと、データを出力するピンとが共用され
ており、この入出力ピン２ａ〜２ｄが４本ある。通常、
ソケットのそれぞれの入出力ピン２ａ〜２ｄは配線５ａ
〜５ｃが示すように、各ソケット４ａ〜４ｃが並列につ
ながるように、配線９ａ〜９ｃによりコネクタピン７
ａ，７ｂと接続している。
【０００６】
【発明が解決しようとする課題】従来のバーンインボー
ドは以上のように構成されているので、品種毎に違うボ
ードを準備しなければならず、コストが大きいという問
題点があった。また従来の４ＭＤＲＡＭ（×４）ボード
を４ＭＤＲＡＭ（×１）で用いると各ソケット４ａ〜４
ｃ上に接続されたＩＣチップのうちどれかが不良で逆デ
ータが出力された場合には、良品と不良品との間で電位
差が生じ、出力ピン１を通じて良品に過剰電流が流れ込
み、良品を破壊する恐れがあるという問題点があった。
ドは以上のように構成されているので、品種毎に違うボ
ードを準備しなければならず、コストが大きいという問
題点があった。また従来の４ＭＤＲＡＭ（×４）ボード
を４ＭＤＲＡＭ（×１）で用いると各ソケット４ａ〜４
ｃ上に接続されたＩＣチップのうちどれかが不良で逆デ
ータが出力された場合には、良品と不良品との間で電位
差が生じ、出力ピン１を通じて良品に過剰電流が流れ込
み、良品を破壊する恐れがあるという問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、４ＭＤＲＡＭ（×１）と４ＭＤ
ＲＡＭ（×４）とで共通のボードが使用でき、またそれ
によって良品にダメージを与えることのないバーンイン
ボードを得ることを目的としている。
ためになされたもので、４ＭＤＲＡＭ（×１）と４ＭＤ
ＲＡＭ（×４）とで共通のボードが使用でき、またそれ
によって良品にダメージを与えることのないバーンイン
ボードを得ることを目的としている。
【０００８】
【課題を解決するための手段】この発明に係るバーンイ
ンボードは、出力ピン１にあたる位置からの配線をフロ
ーティング状態とし、かつ治工具を用いてコネクタピン
と電気的に接続するようにしたものである。
ンボードは、出力ピン１にあたる位置からの配線をフロ
ーティング状態とし、かつ治工具を用いてコネクタピン
と電気的に接続するようにしたものである。
【０００９】
【作用】この発明においては、取り付け，取り外し可能
な治工具によって各ソケットの信号ラインを接続、また
は切断するようにしたので、１枚のバーインボードで多
品種のバーインを行うことができる。
な治工具によって各ソケットの信号ラインを接続、また
は切断するようにしたので、１枚のバーインボードで多
品種のバーインを行うことができる。
【００１０】
【実施例】以下、この発明の一実施例を図について説明
する。図１は本発明の一実施例によるバーンインボード
の平面図であり、図において、ソケット４ａ〜４ｃ，ボ
ード上の配線５ａ〜５ｃ，コネクタ７ａ，７ｂは従来の
ものと同一である。１０はバーンインボード、１１ａ〜
１１ｃは出力ピン１からの配線、１２はコネクタピン７
ｂからの配線、１４ａ〜１４ｄは端子である。
する。図１は本発明の一実施例によるバーンインボード
の平面図であり、図において、ソケット４ａ〜４ｃ，ボ
ード上の配線５ａ〜５ｃ，コネクタ７ａ，７ｂは従来の
ものと同一である。１０はバーンインボード、１１ａ〜
１１ｃは出力ピン１からの配線、１２はコネクタピン７
ｂからの配線、１４ａ〜１４ｄは端子である。
【００１１】次に動作について説明する。４ＭＤＲＡＭ
（×１）でこのボードを使用する場合には、出力ピン１
からの配線１１ａ〜１１ｃはフローティング状態であ
り、各々独立しているため、他のソケット上のＩＣから
電流が流れ込むことはない。つまり、従来の４ＭＤＲＡ
Ｍ（×１）用バーンインボード３と同様の働きをするこ
とができる。
（×１）でこのボードを使用する場合には、出力ピン１
からの配線１１ａ〜１１ｃはフローティング状態であ
り、各々独立しているため、他のソケット上のＩＣから
電流が流れ込むことはない。つまり、従来の４ＭＤＲＡ
Ｍ（×１）用バーンインボード３と同様の働きをするこ
とができる。
【００１２】また図２は上記４ＭＤＲＡＭ（×１）のボ
ードを４ＭＤＲＡＭ（×４）で使用する場合の平面図で
ある。図において、１３は各信号ライン１１ａ〜１１
ｄ，１２を共通接続する共通接続体として機能する治工
具であり、これは各信号ラインを電気的に接続できる材
質，形状を有し、また簡単に取り付け，取り外しができ
るものである。
ードを４ＭＤＲＡＭ（×４）で使用する場合の平面図で
ある。図において、１３は各信号ライン１１ａ〜１１
ｄ，１２を共通接続する共通接続体として機能する治工
具であり、これは各信号ラインを電気的に接続できる材
質，形状を有し、また簡単に取り付け，取り外しができ
るものである。
【００１３】次に動作について説明する。４ＭＤＲＡＭ
（×４）でこのボードを使用する場合は、図２に示す治
工具１３を取り付けた状態で使用する。この時、配線１
１ａ〜１１ｃは４ＭＤＲＡＭ（×１）の出力ピン１と同
じ位置のピン、つまり図４における入出力ピン２ｄにつ
ながっている。治工具１３を取り付けた状態ではコネク
タピン７ｂからの配線１２と出力ピン１の配線１１ａ〜
１１ｃとは電気的に接続されている。
（×４）でこのボードを使用する場合は、図２に示す治
工具１３を取り付けた状態で使用する。この時、配線１
１ａ〜１１ｃは４ＭＤＲＡＭ（×１）の出力ピン１と同
じ位置のピン、つまり図４における入出力ピン２ｄにつ
ながっている。治工具１３を取り付けた状態ではコネク
タピン７ｂからの配線１２と出力ピン１の配線１１ａ〜
１１ｃとは電気的に接続されている。
【００１４】したがって、コネクタピン７ｂから各ソケ
ットの入出力ピン２ｄに電圧を加えることができる。つ
まり、この発明によるバーンインボード１０は従来の４
ＭＤＲＡＭ（×４）用のバーンインボード８の働きも兼
ね備えることができる。
ットの入出力ピン２ｄに電圧を加えることができる。つ
まり、この発明によるバーンインボード１０は従来の４
ＭＤＲＡＭ（×４）用のバーンインボード８の働きも兼
ね備えることができる。
【００１５】このような本実施例では、出力ピン１から
の配線１１ａ〜１１ｃをフローティング状態とする場合
は４ＭＤＲＡＭ（×１）のバーンインボードとして使用
でき、治工具１３を用いて出力ピン１からの配線１１ａ
〜１１ｃとコネクタピン７ａ，７ｂとを電機的に接続す
る場合は４ＭＤＲＡＭ（×４）のバーンインボードとし
て使用できるようにしたので、１枚のバーンインボード
８で多品種のバーンインが可能となる。
の配線１１ａ〜１１ｃをフローティング状態とする場合
は４ＭＤＲＡＭ（×１）のバーンインボードとして使用
でき、治工具１３を用いて出力ピン１からの配線１１ａ
〜１１ｃとコネクタピン７ａ，７ｂとを電機的に接続す
る場合は４ＭＤＲＡＭ（×４）のバーンインボードとし
て使用できるようにしたので、１枚のバーンインボード
８で多品種のバーンインが可能となる。
【００１６】なお上記実施例では、図３に示す４ＭＤＲ
ＡＭ（×１）の出力ピン１と図４に示す４ＭＤＲＡＭ
（×４）の入出力ピン２ｄとが同じ位置にあたる２品種
のデバイスのバーンインボード共通化したものを例にと
って説明したが、図３に示す４ＭＤＲＡＭ（×１）の出
力ピン１と同じ位置にあたるピンが、例えば／ＲＡＳあ
るいは／ＣＡＳ等の入力ピンであってもよく、上記実施
例と同様のことを行えば、共通のバーンインボードを使
用できる。つまり、パッケージが同じで、電源ピン（Ｖ
CC）とＧＮＤピン（ＶSS）の位置が同じである品種同士
は共通のボードを使用することができる。
ＡＭ（×１）の出力ピン１と図４に示す４ＭＤＲＡＭ
（×４）の入出力ピン２ｄとが同じ位置にあたる２品種
のデバイスのバーンインボード共通化したものを例にと
って説明したが、図３に示す４ＭＤＲＡＭ（×１）の出
力ピン１と同じ位置にあたるピンが、例えば／ＲＡＳあ
るいは／ＣＡＳ等の入力ピンであってもよく、上記実施
例と同様のことを行えば、共通のバーンインボードを使
用できる。つまり、パッケージが同じで、電源ピン（Ｖ
CC）とＧＮＤピン（ＶSS）の位置が同じである品種同士
は共通のボードを使用することができる。
【００１７】
【発明の効果】以上のように、この発明に係るバーンイ
ンボードによれば、取り付け，取り外し可能な治工具に
よって信号ラインを電気的に接続，切断できるようにし
たので、１枚のバーンインボードで多品種のバーンイン
が可能となり、ボード製造コストを低減させることがで
きる効果がある。
ンボードによれば、取り付け，取り外し可能な治工具に
よって信号ラインを電気的に接続，切断できるようにし
たので、１枚のバーンインボードで多品種のバーンイン
が可能となり、ボード製造コストを低減させることがで
きる効果がある。
【図１】この発明の一実施例によるバーンインボードを
示す平面図である。
示す平面図である。
【図２】この発明の一実施例によるＤＲＡＭ（×１）の
バーンインボードをＤＲＡＭ（×４）で使用するときの
平面図である。
バーンインボードをＤＲＡＭ（×４）で使用するときの
平面図である。
【図３】４ＭＤＲＡＭ（×１）の平面を示す平面図であ
る。
る。
【図４】４ＭＤＲＡＭ（×４）の平面を示す平面図であ
る。
る。
【図５】従来のＤＲＡＭ（×１）用バーンインボードの
構成を示す構成図である。
構成を示す構成図である。
【図６】従来のＤＲＡＭ（×４）用バーンインボードの
構成を示す構成図である。
構成を示す構成図である。
１ 出力ピン ２ａ〜２ｄ 入出力ピン ４ａ〜４ｃ ソケット ５ａ〜５ｃ 入力ピンからの配線 ７ａ，７ｂ コネクタピン １０ バーンインボード １１ａ〜１１ｃ 出力ピンからの配線 １２ コネクタピンからの配線 １３ 治工具 １４ａ〜１４ｄ 端子
【手続補正書】
【提出日】平成４年２月１９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】図４に示す４ＭＤＲＡＭ（×４）はデータ
を入力するピンと、データを出力するピンとが共用され
ており、この入出力ピン２ａ〜２ｄが４本ある。通常、
ソケットのそれぞれの入出力ピン２ａ〜２ｄは図６に示
すように、各ソケット４ａ〜４ｃが並列につながるよう
に、配線９ａ〜９ｃによりコネクタピン７ｂと接続して
いる。
を入力するピンと、データを出力するピンとが共用され
ており、この入出力ピン２ａ〜２ｄが４本ある。通常、
ソケットのそれぞれの入出力ピン２ａ〜２ｄは図６に示
すように、各ソケット４ａ〜４ｃが並列につながるよう
に、配線９ａ〜９ｃによりコネクタピン７ｂと接続して
いる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】また図２は上記４ＭＤＲＡＭ（×１）のボ
ードを４ＭＤＲＡＭ（×４）で使用する場合の平面図で
ある。図において、１３は各信号ライン１１ａ〜１１
ｃ，１２を共通接続する共通接続体として機能する治工
具であり、これは各信号ラインを電気的に接続できる材
質，形状を有し、また簡単に取り付け，取り外しができ
るものである。
ードを４ＭＤＲＡＭ（×４）で使用する場合の平面図で
ある。図において、１３は各信号ライン１１ａ〜１１
ｃ，１２を共通接続する共通接続体として機能する治工
具であり、これは各信号ラインを電気的に接続できる材
質，形状を有し、また簡単に取り付け，取り外しができ
るものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】このような本実施例では、出力ピン１から
の配線１１ａ〜１１ｃをフローティング状態とする場合
は４ＭＤＲＡＭ（×１）のバーンインボードとして使用
でき、治工具１３を用いて出力ピン１からの配線１１ａ
〜１１ｃとコネクタピン７ｂとを電気的に接続する場合
は４ＭＤＲＡＭ（×４）のバーンインボードとして使用
できるようにしたので、１枚のバーンインボード８で多
品種のバーンインが可能となる。
の配線１１ａ〜１１ｃをフローティング状態とする場合
は４ＭＤＲＡＭ（×１）のバーンインボードとして使用
でき、治工具１３を用いて出力ピン１からの配線１１ａ
〜１１ｃとコネクタピン７ｂとを電気的に接続する場合
は４ＭＤＲＡＭ（×４）のバーンインボードとして使用
できるようにしたので、１枚のバーンインボード８で多
品種のバーンインが可能となる。
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
Claims (1)
- 【請求項１】 絶縁基板と，該絶縁基板上に設けられ
た、試験される半導体記憶装置を接続するための複数の
ソケットとを備えたバーンインボードにおいて、 上記絶縁基板の端部に設けた複数の端子と、 上記複数のソケットの一端をそれぞれ共通接続し、他端
を上記複数の端子に接続する複数の配線と、 上記複数の端子を必要に応じ共通接続するための共通接
続体とを備えたことを特徴とするバーンインボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3224989A JPH0545411A (ja) | 1991-08-08 | 1991-08-08 | バーンインボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3224989A JPH0545411A (ja) | 1991-08-08 | 1991-08-08 | バーンインボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0545411A true JPH0545411A (ja) | 1993-02-23 |
Family
ID=16822353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3224989A Pending JPH0545411A (ja) | 1991-08-08 | 1991-08-08 | バーンインボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0545411A (ja) |
-
1991
- 1991-08-08 JP JP3224989A patent/JPH0545411A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5400003A (en) | Inherently impedance matched integrated circuit module | |
| US6360433B1 (en) | Universal package and method of forming the same | |
| KR100192575B1 (ko) | 유니버셜 번-인 보오드 | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| US5461544A (en) | Structure and method for connecting leads from multiple chips | |
| JPH0545411A (ja) | バーンインボード | |
| US6507205B1 (en) | Load board with matrix card for interfacing to test device | |
| JP2959542B2 (ja) | 半導体装置 | |
| US6912170B1 (en) | Method and apparatus for permanent electrical removal of an integrated circuit output after packaging | |
| US6867479B2 (en) | Method for rewiring pads in a wafer-level package | |
| JP2621766B2 (ja) | 半導体装置試験用ユニバーサルバーンインボード | |
| TW494521B (en) | Test load board capable of testing different package types sequentially | |
| JPH0541429A (ja) | 半導体ｉｃウエーハおよび半導体ｉｃの製造方法 | |
| JPH08201476A (ja) | 半導体装置試験用テストボード | |
| JP2002184825A (ja) | 半導体装置およびテスト方法 | |
| KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
| JP2609591B2 (ja) | 集積回路装置の製造方法 | |
| KR20010026381A (ko) | 세라믹 보드 | |
| JPH01307243A (ja) | 半導体集積回路装置 | |
| JP3067849U (ja) | Ｉｃテスト用基板装置 | |
| JPH03233952A (ja) | 半導体試験装置 | |
| JPH0344580A (ja) | 半導体装置用バイアステスト基板 | |
| JPS5839424Y2 (ja) | テスト用プリント板 | |
| JPS6225437A (ja) | 多層配線基板 | |
| JPH0661297A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |