JPH0541638A - セツトリセツト型フリツプフロツプ回路 - Google Patents
セツトリセツト型フリツプフロツプ回路Info
- Publication number
- JPH0541638A JPH0541638A JP3196362A JP19636291A JPH0541638A JP H0541638 A JPH0541638 A JP H0541638A JP 3196362 A JP3196362 A JP 3196362A JP 19636291 A JP19636291 A JP 19636291A JP H0541638 A JPH0541638 A JP H0541638A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- negative value
- inverter
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】トランジスタ数を減らし、出力を駆動する論理
ゲートをインバータにすることにより、集積回路のチッ
プサイズを小さくする。 【構成】セット優先回路１Ａを設ける。保持回路１Ｂを
設ける。トランジスタ数が減らせ、出力Ｑの駆動能力を
上げた時のトランジスタ領域の増加を抑える。
ゲートをインバータにすることにより、集積回路のチッ
プサイズを小さくする。 【構成】セット優先回路１Ａを設ける。保持回路１Ｂを
設ける。トランジスタ数が減らせ、出力Ｑの駆動能力を
上げた時のトランジスタ領域の増加を抑える。
Description
【０００１】
【産業上の利用分野】本発明はセットリセット型フリッ
プフロップ回路に関し、特にセット優先のセットリセッ
ト型フリップフロップに関する。
プフロップ回路に関し、特にセット優先のセットリセッ
ト型フリップフロップに関する。
【０００２】
【従来の技術】従来のセット優先型フリップフロップ
（以下Ｓ−ＲＦＦと称す）は、図４に示すように、Ｐチ
ャンネルトランジスタ（以下ＰｃｈＴｒと称す）４７１
と、Ｎチャンネルトランジスタ（以下ＮｃｈＴｒと称
す）４７２とで構成されるインバータ４７と、ＰｃｈＴ
ｒ４６１，４６２とＮｃｈ４６３，４６４とで構成され
るＮＯＲゲート４６とで構成されるセット優先回路４Ａ
と、ＰｃｈＴｒ４４１，４４２とＮｃｈＴｒ４４３，４
４４とで構成されるＮＯＲゲート４４とＰｃｈＴｒ４５
１，４５２とＮｃｈＴｒ４５３，４５４とで構成される
ＮＯＲゲート４５とで構成されるセットリセット型フリ
ップフロップ４Ｂとを有している。
（以下Ｓ−ＲＦＦと称す）は、図４に示すように、Ｐチ
ャンネルトランジスタ（以下ＰｃｈＴｒと称す）４７１
と、Ｎチャンネルトランジスタ（以下ＮｃｈＴｒと称
す）４７２とで構成されるインバータ４７と、ＰｃｈＴ
ｒ４６１，４６２とＮｃｈ４６３，４６４とで構成され
るＮＯＲゲート４６とで構成されるセット優先回路４Ａ
と、ＰｃｈＴｒ４４１，４４２とＮｃｈＴｒ４４３，４
４４とで構成されるＮＯＲゲート４４とＰｃｈＴｒ４５
１，４５２とＮｃｈＴｒ４５３，４５４とで構成される
ＮＯＲゲート４５とで構成されるセットリセット型フリ
ップフロップ４Ｂとを有している。
【０００３】図４の回路構成において、Ｓ（否定値）に
低（Ｌｏｗ）レベル（以下“Ｌ”と称す），Ｒ（否定
値）＝“Ｌ”が入力されると、インバータ４７の出力は
高レベル（以下“Ｈ”と称す）が出力され、この“Ｈ”
によりＮＯＲゲート４４，ＮＯＲゲート４６の出力は
“Ｌ”となる。ＮＯＲゲート４５の入力は“Ｌ”と
“Ｌ”のため、ＮＯＲゲート４５の出力Ｑは“Ｈ”とな
る。Ｓ（否定値）とＲ（否定値）共にアクティブレベル
の“Ｌ”の時、Ｓ（否定値）が優先され、出力は“Ｈ”
となる。
低（Ｌｏｗ）レベル（以下“Ｌ”と称す），Ｒ（否定
値）＝“Ｌ”が入力されると、インバータ４７の出力は
高レベル（以下“Ｈ”と称す）が出力され、この“Ｈ”
によりＮＯＲゲート４４，ＮＯＲゲート４６の出力は
“Ｌ”となる。ＮＯＲゲート４５の入力は“Ｌ”と
“Ｌ”のため、ＮＯＲゲート４５の出力Ｑは“Ｈ”とな
る。Ｓ（否定値）とＲ（否定値）共にアクティブレベル
の“Ｌ”の時、Ｓ（否定値）が優先され、出力は“Ｈ”
となる。
【０００４】Ｓ（否定値）＝“Ｌ”，Ｒ（否定値）＝
“Ｈ”が入力されると、インバータ４７の出力は
“Ｈ”，ＮＯＲゲート４４とＮＯＲゲート４６の出力は
“Ｌ”，ＮＯＲゲート４５の出力Ｑは“Ｈ”となる。
“Ｈ”が入力されると、インバータ４７の出力は
“Ｈ”，ＮＯＲゲート４４とＮＯＲゲート４６の出力は
“Ｌ”，ＮＯＲゲート４５の出力Ｑは“Ｈ”となる。
【０００５】Ｓ（否定値）＝“Ｈ”，Ｒ（否定値）＝
“Ｌ”が入力されると、インバータ４７の出力は
“Ｌ”，ＮＯＲゲート４５の出力Ｑは“Ｌ”となる。
“Ｌ”が入力されると、インバータ４７の出力は
“Ｌ”，ＮＯＲゲート４５の出力Ｑは“Ｌ”となる。
【０００６】Ｓ（否定値）＝“Ｈ”，Ｒ（否定値）＝
“Ｈ”が入力されると、インバータ４７の出力は
“Ｌ”，ＮＯＲゲート４６の出力は“Ｌ”となり、セッ
トリセット型フリップフロップ４Ｂは、Ｓ（否定値）ま
たはＲ（否定値）またはＳ（否定値）とＲ（否定値）が
変化する直前の値を保持している。すなわち図５の真理
値表の様になる。
“Ｈ”が入力されると、インバータ４７の出力は
“Ｌ”，ＮＯＲゲート４６の出力は“Ｌ”となり、セッ
トリセット型フリップフロップ４Ｂは、Ｓ（否定値）ま
たはＲ（否定値）またはＳ（否定値）とＲ（否定値）が
変化する直前の値を保持している。すなわち図５の真理
値表の様になる。
【０００７】
【発明が解決しようとする課題】従来のＳ−ＲＦＦで
は、各論理ゲートをＭＯＳトランジスタで構成した場
合、少なくとも１４個のトランジスタが必要であるた
め、トランジスタ領域の面積が大きくなる。
は、各論理ゲートをＭＯＳトランジスタで構成した場
合、少なくとも１４個のトランジスタが必要であるた
め、トランジスタ領域の面積が大きくなる。
【０００８】また、Ｓ−ＲＦＦの出力の駆動能力を上げ
る場合は、出力をＮＯＲゲート４５で駆動しているた
め、このＮＯＲゲート４５を構成している少なくとも４
個のトランジスタの電流供給能力を上げることにより、
トランジスタ領域の面積が、さらに大きくなるという問
題点がある。
る場合は、出力をＮＯＲゲート４５で駆動しているた
め、このＮＯＲゲート４５を構成している少なくとも４
個のトランジスタの電流供給能力を上げることにより、
トランジスタ領域の面積が、さらに大きくなるという問
題点がある。
【０００９】本発明の目的は、前記問題点を解決し、ト
ランジスタ数を少なくすることにより面積を小さくし、
駆動能力を上げた時の面積の増加を少なくしたフリップ
フロップ回路を提供することにある。
ランジスタ数を少なくすることにより面積を小さくし、
駆動能力を上げた時の面積の増加を少なくしたフリップ
フロップ回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明のセットリセット
型フリップフロップ回路の構成は、セット信号を優先す
る単一出力の回路と、前記回路の出力信号を入力とする
複数のインバータで構成される保持回路とを備えること
を特徴とする。
型フリップフロップ回路の構成は、セット信号を優先す
る単一出力の回路と、前記回路の出力信号を入力とする
複数のインバータで構成される保持回路とを備えること
を特徴とする。
【００１１】
【実施例】図１は本発明の第１の実施例のセットリセッ
ト型フリップフロップ回路を示す回路図である。
ト型フリップフロップ回路を示す回路図である。
【００１２】図１において、本発明の第１の実施例のＳ
−ＲＦＦは、ＰｃｈＴｒ１１，１３とＮｃｈＴｒ１２と
で構成されたセット優先回路１Ａと、このセット優先回
路１Ａの出力を入力とするＰｃｈＴｒ１４１，ＮｃｈＴ
ｒ１４２で構成されるインバータ１４とＰｃｈＴｒ１５
１，ＮｃｈＴｒ１５２で構成されるインバータ１５とで
構成される保持回路１Ｂとを備えている。
−ＲＦＦは、ＰｃｈＴｒ１１，１３とＮｃｈＴｒ１２と
で構成されたセット優先回路１Ａと、このセット優先回
路１Ａの出力を入力とするＰｃｈＴｒ１４１，ＮｃｈＴ
ｒ１４２で構成されるインバータ１４とＰｃｈＴｒ１５
１，ＮｃｈＴｒ１５２で構成されるインバータ１５とで
構成される保持回路１Ｂとを備えている。
【００１３】ここで、インバータ１４の電流供給能力は
ＰｃｈＴｒ１１とＮｃｈＴｒ１２の縦積みトランジスタ
及びＰｃｈＴｒ１３の電流供給能力より小さく設定して
いる。
ＰｃｈＴｒ１１とＮｃｈＴｒ１２の縦積みトランジスタ
及びＰｃｈＴｒ１３の電流供給能力より小さく設定して
いる。
【００１４】次に図１の動作について説明する。Ｓ（否
定値）＝“Ｌ”，Ｒ（否定値）＝“Ｌ”が入力される
と、ＰｃｈＴｒ１１は導通（ＯＮ），ＮｃｈＴｒ１２は
非導通（ＯＦＦ）、ＰｃｈＴｒ１３はＯＮするため、イ
ンバータ１４の出力が“Ｈ”であっても、ＰｃｈＴｒ１
３とインバータ１４の電流供給能力の違いにより、セッ
ト優先回路１Ａの出力１６は“Ｌ”となり、インバータ
１５にこの“Ｌ”が入力され、インバータ１５の出力Ｑ
は“Ｈ”となり、セットとリセットが共にアクティブレ
ベルの時は、セットが優先されている。
定値）＝“Ｌ”，Ｒ（否定値）＝“Ｌ”が入力される
と、ＰｃｈＴｒ１１は導通（ＯＮ），ＮｃｈＴｒ１２は
非導通（ＯＦＦ）、ＰｃｈＴｒ１３はＯＮするため、イ
ンバータ１４の出力が“Ｈ”であっても、ＰｃｈＴｒ１
３とインバータ１４の電流供給能力の違いにより、セッ
ト優先回路１Ａの出力１６は“Ｌ”となり、インバータ
１５にこの“Ｌ”が入力され、インバータ１５の出力Ｑ
は“Ｈ”となり、セットとリセットが共にアクティブレ
ベルの時は、セットが優先されている。
【００１５】Ｓ（否定値）＝“Ｌ”，Ｒ（否定値）＝
“Ｈ”が入力されると、ＮｃｈＴｒ１２はＯＦＦ，Ｐｃ
ｈＴｒ１３はＯＮするため、Ｓ（否定値）＝“Ｌ”，Ｒ
（否定値）＝“Ｌ”と同様に、インバータ１５の出力は
“Ｈ”となる。
“Ｈ”が入力されると、ＮｃｈＴｒ１２はＯＦＦ，Ｐｃ
ｈＴｒ１３はＯＮするため、Ｓ（否定値）＝“Ｌ”，Ｒ
（否定値）＝“Ｌ”と同様に、インバータ１５の出力は
“Ｈ”となる。
【００１６】Ｓ（否定値）＝“Ｈ”，Ｒ（否定値）＝
“Ｌ”が入力されると、ＰｃｈＴｒ１１はＯＮ，Ｎｃｈ
Ｔｒ１２はＯＮ，ＰｃｈＴｒ１３がＯＦＦするため、イ
ンバータ１４の出力が“Ｌ”であっても、ＰｃｈＴｒ１
１，ＮｃｈＴｒ１２とインバータ１４の電流供給能力の
違いにより、セット優先回路１Ａの出力１６は“Ｈ”と
なる。この“Ｈ”がインバータ１５に入力され、このイ
ンバータ１５の出力は“Ｌ”となる。
“Ｌ”が入力されると、ＰｃｈＴｒ１１はＯＮ，Ｎｃｈ
Ｔｒ１２はＯＮ，ＰｃｈＴｒ１３がＯＦＦするため、イ
ンバータ１４の出力が“Ｌ”であっても、ＰｃｈＴｒ１
１，ＮｃｈＴｒ１２とインバータ１４の電流供給能力の
違いにより、セット優先回路１Ａの出力１６は“Ｈ”と
なる。この“Ｈ”がインバータ１５に入力され、このイ
ンバータ１５の出力は“Ｌ”となる。
【００１７】Ｓ（否定値）＝“Ｈ”，Ｒ（否定値）＝
“Ｈ”が入力されると、ＰｃｈＴｒ１１はＯＦＦ、Ｎｃ
ｈＴｒ１２はＯＮ、ＰｃｈＴｒ１３はＯＦＦするため、
保持回路１Ｂには影響を与えず、保持回路１Ｂは、Ｓ
（否定値）＝Ｒ（否定値）＝“Ｈ”になる直前の値を保
持している。
“Ｈ”が入力されると、ＰｃｈＴｒ１１はＯＦＦ、Ｎｃ
ｈＴｒ１２はＯＮ、ＰｃｈＴｒ１３はＯＦＦするため、
保持回路１Ｂには影響を与えず、保持回路１Ｂは、Ｓ
（否定値）＝Ｒ（否定値）＝“Ｈ”になる直前の値を保
持している。
【００１８】この様に、従来少なくとも１４個のトラン
ジスタで構成されていたＳ−ＲＦＦと同様の動作を、７
個のトランジスタで実現できる。
ジスタで構成されていたＳ−ＲＦＦと同様の動作を、７
個のトランジスタで実現できる。
【００１９】また、出力Ｑを駆動しているトランジスタ
は、４個のトランジスタであり、本実施例では２個のト
ランジスタであるため、従来の出力Ｑを駆動しているＮ
ＯＲゲートの面積をＸ，本実施例の出力Ｑを駆動してい
るインバータの面積をＹとすると、出力Ｑを駆動するト
ランジスタ数の違いにより、Ｘ＞Ｙの関係が成り立つ。
は、４個のトランジスタであり、本実施例では２個のト
ランジスタであるため、従来の出力Ｑを駆動しているＮ
ＯＲゲートの面積をＸ，本実施例の出力Ｑを駆動してい
るインバータの面積をＹとすると、出力Ｑを駆動するト
ランジスタ数の違いにより、Ｘ＞Ｙの関係が成り立つ。
【００２０】ここで、出力Ｑの駆動能力をｎ倍にする
と、出力Ｑを駆動する論理ゲートのトランジスタ領域の
面積の差は、（ｎＸ−ｎＹ）となり、ｎが大きくなれば
なる程、（ｎＸ−ｎＹ）は大きくなり、本実施例では駆
動能力を上げる時の面積の増加を抑える事ができる。
と、出力Ｑを駆動する論理ゲートのトランジスタ領域の
面積の差は、（ｎＸ−ｎＹ）となり、ｎが大きくなれば
なる程、（ｎＸ−ｎＹ）は大きくなり、本実施例では駆
動能力を上げる時の面積の増加を抑える事ができる。
【００２１】図２は本発明の第２の実施例のＳ−ＲＦＦ
を示す回路図である。
を示す回路図である。
【００２２】図２において、ＮｃｈＴｒ２１，２３とＰ
ｃｈＴｒ２２とで構成されたセット優先回路２Ａと、こ
のセット優先回路２Ａの出力を入力とする保持回路２Ｂ
とを備えている。インバータ２４の電流供給能力は、Ｎ
ｃｈＴｒ２１とＰｃｈＴｒ２２の縦積みトランジスタ及
びＮｃｈＴｒ２３の電流供給能力より小さく設定してい
る。
ｃｈＴｒ２２とで構成されたセット優先回路２Ａと、こ
のセット優先回路２Ａの出力を入力とする保持回路２Ｂ
とを備えている。インバータ２４の電流供給能力は、Ｎ
ｃｈＴｒ２１とＰｃｈＴｒ２２の縦積みトランジスタ及
びＮｃｈＴｒ２３の電流供給能力より小さく設定してい
る。
【００２３】次に図２の動作について説明する。ＳとＲ
に共にアクティブレベルの“Ｈ”が入力されると、保持
回路２Ｂの出力は“Ｈ”となり、セットが優先される。
に共にアクティブレベルの“Ｈ”が入力されると、保持
回路２Ｂの出力は“Ｈ”となり、セットが優先される。
【００２４】Ｓ＝“Ｈ”，Ｒ＝“Ｌ”の時は保持回路２
Ｂの出力は“Ｈ”となり、Ｓ＝“Ｌ”，Ｒ＝“Ｈ”の時
は保持回路２Ｂの出力は“Ｌ”となり、Ｓ＝“Ｌ”，Ｒ
＝“Ｌ”の時は、Ｓ＝Ｒ＝“Ｌ”になる直前の値（図
６）を、保持回路２Ｂは出力する。
Ｂの出力は“Ｈ”となり、Ｓ＝“Ｌ”，Ｒ＝“Ｈ”の時
は保持回路２Ｂの出力は“Ｌ”となり、Ｓ＝“Ｌ”，Ｒ
＝“Ｌ”の時は、Ｓ＝Ｒ＝“Ｌ”になる直前の値（図
６）を、保持回路２Ｂは出力する。
【００２５】図２においても図１と同様に、トランジス
タ数が少なく、出力Ｑの駆動能力を上げた時の面積の増
加を抑える事ができる。
タ数が少なく、出力Ｑの駆動能力を上げた時の面積の増
加を抑える事ができる。
【００２６】図３は本発明の第３の実施例のＳ−ＲＦＦ
を示す回路図である。図３において、ＮｃｈＴｒ３３，
３７２とＰｃｈＴｒ３１，３２，３７１とで構成された
セット優先回路３Ａと、このセット優先回路３Ａの出力
を入力とする保持回路３Ｂとを備えている。
を示す回路図である。図３において、ＮｃｈＴｒ３３，
３７２とＰｃｈＴｒ３１，３２，３７１とで構成された
セット優先回路３Ａと、このセット優先回路３Ａの出力
を入力とする保持回路３Ｂとを備えている。
【００２７】ここで、インバータ３４の電流供給能力
は、ＰｃｈＴｒ３１，３２の縦積みトランジスタ及びＮ
ｃｈＴｒ３３の電流供給能力より小さく設定している。
は、ＰｃｈＴｒ３１，３２の縦積みトランジスタ及びＮ
ｃｈＴｒ３３の電流供給能力より小さく設定している。
【００２８】次に、図３の動作について説明する。図１
の動作と同様に、Ｓ（否定値）＝“Ｌ”，Ｒ（否定値）
＝“Ｌ”が入力されると、セット信号が優先され、保持
回路３１３の出力Ｑは“Ｈ”となる。
の動作と同様に、Ｓ（否定値）＝“Ｌ”，Ｒ（否定値）
＝“Ｌ”が入力されると、セット信号が優先され、保持
回路３１３の出力Ｑは“Ｈ”となる。
【００２９】Ｓ（否定値）＝“Ｌ”，Ｒ（否定値）＝
“Ｈ”が入力されると、Ｓ（否定値）＝“Ｌ”，Ｒ（否
定値）＝“Ｌ”と同様に保持回路３Ｂの出力Ｑは“Ｈ”
となる。
“Ｈ”が入力されると、Ｓ（否定値）＝“Ｌ”，Ｒ（否
定値）＝“Ｌ”と同様に保持回路３Ｂの出力Ｑは“Ｈ”
となる。
【００３０】Ｓ（否定値）＝“Ｈ”，Ｒ（否定値）＝
“Ｌ”が入力されると、保持回路３Ｂの出力Ｑは“Ｌ”
となる。
“Ｌ”が入力されると、保持回路３Ｂの出力Ｑは“Ｌ”
となる。
【００３１】Ｓ（否定値）＝“Ｈ”，Ｒ（否定値）＝
“Ｈ”が入力されると、Ｓ（否定値）＝Ｒ（否定値）＝
“Ｈ”になる直前の値を、保持回路３Ｂの出力Ｑは出力
し続ける。
“Ｈ”が入力されると、Ｓ（否定値）＝Ｒ（否定値）＝
“Ｈ”になる直前の値を、保持回路３Ｂの出力Ｑは出力
し続ける。
【００３２】図１の構成であると、ＭＯＳトランジスタ
の特性上セット優先回路１Ａの出力１６は、“Ｌ”の時
グランドレベル＋｜ＰｃｈＴｒのしきい値電圧｜とな
り、“Ｈ”の時は電源電圧−ＮｃｈＴｒのしきい値電圧
となる。
の特性上セット優先回路１Ａの出力１６は、“Ｌ”の時
グランドレベル＋｜ＰｃｈＴｒのしきい値電圧｜とな
り、“Ｈ”の時は電源電圧−ＮｃｈＴｒのしきい値電圧
となる。
【００３３】同様に図２の構成では、セット優先回路の
出力１６が“Ｈ”の時電源電圧−ＮｃｈＴｒのしきい値
電圧となる。
出力１６が“Ｈ”の時電源電圧−ＮｃｈＴｒのしきい値
電圧となる。
【００３４】図３の構成では、セット優先回路の出力３
６は、グランド及び電源電圧となる。
６は、グランド及び電源電圧となる。
【００３５】
【発明の効果】以上説明した様に、本発明は、トランジ
スタ数を削減し、出力の駆動能力を上げた時のトランジ
スタ領域の面積の増加を抑えることができるため、半導
体集積回路のチップサイズを小さくできるという効果を
有する。
スタ数を削減し、出力の駆動能力を上げた時のトランジ
スタ領域の面積の増加を抑えることができるため、半導
体集積回路のチップサイズを小さくできるという効果を
有する。
【図１】本発明の第１の実施例のセットリセット型フリ
ップフロップ回路を示す回路図である。
ップフロップ回路を示す回路図である。
【図２】本発明の第２の実施例のセットリセット型フリ
ップフロップ回路を示す回路図である。
ップフロップ回路を示す回路図である。
【図３】本発明の第３の実施例の回路図である。
【図４】従来のフリップフロップ回路を示す回路図であ
る。
る。
【図５】低アクティブ型Ｓ／Ｒフリップフロップの真理
値表を示す図である。
値表を示す図である。
【図６】高アクティブ型Ｓ／Ｒフリップフロップの真理
値表を示す図である。
値表を示す図である。
１１，１３，１４１，１５１，２２，２４１，２５１，
３１，３２，３４１，３５１，３７１，４４１，４４
２，４５１，４５２，４６１，４６２，４７１Ｐチャネ
ルトランジスタ １２，１４２，１５２，２１，２３，２４２，２５２，
３３，３４２，３５２，３７２，４４３，４４４，４５
３，４５４，４６３，４６４，４７２ Ｎチャネルト
ランジスタ １Ａ，２Ａ，３Ａ，４Ａ セット優先回路 １Ｂ，２Ｂ，３Ｂ 保持回路 １４，１５，２４，２５，３４，３５，３７，４７
インバータ ４４，４５，４６ ＮＯＲゲート ４Ｂ セットリセット型フリップフロップ
３１，３２，３４１，３５１，３７１，４４１，４４
２，４５１，４５２，４６１，４６２，４７１Ｐチャネ
ルトランジスタ １２，１４２，１５２，２１，２３，２４２，２５２，
３３，３４２，３５２，３７２，４４３，４４４，４５
３，４５４，４６３，４６４，４７２ Ｎチャネルト
ランジスタ １Ａ，２Ａ，３Ａ，４Ａ セット優先回路 １Ｂ，２Ｂ，３Ｂ 保持回路 １４，１５，２４，２５，３４，３５，３７，４７
インバータ ４４，４５，４６ ＮＯＲゲート ４Ｂ セットリセット型フリップフロップ
Claims (1)
- 【請求項１】 セット信号を優先する単一出力の回路
と、前記回路の出力信号を入力とする複数のインバータ
で構成される保持回路とを備えることを特徴とするセッ
トリセット型フリップフロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03196362A JP3080701B2 (ja) | 1991-08-06 | 1991-08-06 | セットリセット型フリップフロップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03196362A JP3080701B2 (ja) | 1991-08-06 | 1991-08-06 | セットリセット型フリップフロップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541638A true JPH0541638A (ja) | 1993-02-19 |
| JP3080701B2 JP3080701B2 (ja) | 2000-08-28 |
Family
ID=16356588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03196362A Expired - Fee Related JP3080701B2 (ja) | 1991-08-06 | 1991-08-06 | セットリセット型フリップフロップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3080701B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100391825B1 (ko) * | 2001-03-12 | 2003-07-16 | 주식회사 케이이씨 | 고속 리셋기능을 갖는 플립플롭 회로 및 플립플롭 회로의 리셋방법 |
| KR100399959B1 (ko) * | 2001-06-30 | 2003-09-29 | 주식회사 하이닉스반도체 | 저전력 및 고속리셋기능을 갖는 데이터 플립플롭 |
| JP2012257188A (ja) * | 2010-08-25 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | ラッチ回路及び半導体装置 |
| JP2018054628A (ja) * | 2012-03-28 | 2018-04-05 | テラダイン・インコーポレーテッドＴｅｒａｄｙｎｅ Ｉｎｃｏｒｐｏｒａｔｅｄ | エッジトリガ較正 |
-
1991
- 1991-08-06 JP JP03196362A patent/JP3080701B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100391825B1 (ko) * | 2001-03-12 | 2003-07-16 | 주식회사 케이이씨 | 고속 리셋기능을 갖는 플립플롭 회로 및 플립플롭 회로의 리셋방법 |
| KR100399959B1 (ko) * | 2001-06-30 | 2003-09-29 | 주식회사 하이닉스반도체 | 저전력 및 고속리셋기능을 갖는 데이터 플립플롭 |
| JP2012257188A (ja) * | 2010-08-25 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | ラッチ回路及び半導体装置 |
| JP2018054628A (ja) * | 2012-03-28 | 2018-04-05 | テラダイン・インコーポレーテッドＴｅｒａｄｙｎｅ Ｉｎｃｏｒｐｏｒａｔｅｄ | エッジトリガ較正 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3080701B2 (ja) | 2000-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| JPH0541638A (ja) | セツトリセツト型フリツプフロツプ回路 | |
| JPH0389624A (ja) | 半導体集積回路 | |
| JPH0690163A (ja) | Ｃｍｏｓオフチップ・ドライバ回路 | |
| US4467455A (en) | Buffer circuit | |
| JPH0684345A (ja) | デコーダ−ドライバ回路 | |
| JP2563570B2 (ja) | セット・リセット式フリップフロップ回路 | |
| JPH07142968A (ja) | 半導体集積回路 | |
| JP2734531B2 (ja) | 論理回路 | |
| JP2830244B2 (ja) | トライステートバッファ回路 | |
| US5619153A (en) | Fast swing-limited pullup circuit | |
| JPH04307809A (ja) | Ｒｓフリップフロップ | |
| JPS62231521A (ja) | 半導体集積回路 | |
| JPH0677805A (ja) | 出力バッファ回路 | |
| JP2752778B2 (ja) | 半導体集積回路 | |
| JPH04306910A (ja) | セットリセット型フリップフロップ回路 | |
| US6225828B1 (en) | Decoder for saving power consumption in semiconductor device | |
| JPH0774620A (ja) | バツフア回路 | |
| JPS5849952B2 (ja) | アドレスバツフア回路 | |
| JPH01188023A (ja) | 半導体集積回路装置 | |
| JPH01268313A (ja) | 出力回路 | |
| JPH0258925A (ja) | 出力回路 | |
| JP3016266B2 (ja) | 化合物半導体の論理回路 | |
| JPH06104404A (ja) | 半導体記憶装置 | |
| JPS61269544A (ja) | バスタ−ミネ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000606 |
|
| LAPS | Cancellation because of no payment of annual fees |