JPH0541375A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0541375A JPH0541375A JP19634291A JP19634291A JPH0541375A JP H0541375 A JPH0541375 A JP H0541375A JP 19634291 A JP19634291 A JP 19634291A JP 19634291 A JP19634291 A JP 19634291A JP H0541375 A JPH0541375 A JP H0541375A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- element isolation
- film
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】フィールド酸化膜の下側の酸化膜を厚くして素
子分離特性を向上させる。 【構成】素子分離酸化膜６の直下に、あらかじめ酸素イ
オン注入による析出シリコン酸化物層７を形成し、熱処
理を加えることによりこの析出シリコン酸化物層７を成
長・凝集させ、素子分離酸化膜６と合体させることによ
り、深さ方向にさらに厚い酸化膜を形成する。
子分離特性を向上させる。 【構成】素子分離酸化膜６の直下に、あらかじめ酸素イ
オン注入による析出シリコン酸化物層７を形成し、熱処
理を加えることによりこの析出シリコン酸化物層７を成
長・凝集させ、素子分離酸化膜６と合体させることによ
り、深さ方向にさらに厚い酸化膜を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
素子分離領域の構造に関する。
素子分離領域の構造に関する。
【０００２】
【従来の技術】従来、半導体集積回路における素子分離
技術としていわゆる選択酸化法であるＬＯＣＯＳ法や、
ＬＯＣＯＳ法で問題となるバーズビークを抑制した改良
ＬＯＣＯＳ法などが知られている。
技術としていわゆる選択酸化法であるＬＯＣＯＳ法や、
ＬＯＣＯＳ法で問題となるバーズビークを抑制した改良
ＬＯＣＯＳ法などが知られている。
【０００３】図４はＬＯＣＯＳ法で形成した素子分離領
域の断面図である。通常のＬＯＣＯＳ法では半導体基板
１上に熱酸化膜２を形成した後、この上に耐酸化性の高
い膜、例えば、シリコン窒化膜（Ｓｉ3 Ｎ4 膜）を形成
し、パターニングを施したのち、チャネルストッパ領域
８を形成するためにボロンイオンの注入を行い、次にこ
のシリコン窒化膜をマスクとして選択酸化を行うことに
より、厚い素子分離酸化膜６を形成する。このＬＯＣＯ
Ｓ法は量産性に優れ集積回路を製造する上で極めて重要
な技術である。
域の断面図である。通常のＬＯＣＯＳ法では半導体基板
１上に熱酸化膜２を形成した後、この上に耐酸化性の高
い膜、例えば、シリコン窒化膜（Ｓｉ3 Ｎ4 膜）を形成
し、パターニングを施したのち、チャネルストッパ領域
８を形成するためにボロンイオンの注入を行い、次にこ
のシリコン窒化膜をマスクとして選択酸化を行うことに
より、厚い素子分離酸化膜６を形成する。このＬＯＣＯ
Ｓ法は量産性に優れ集積回路を製造する上で極めて重要
な技術である。
【０００４】一方、改良ＬＯＣＯＳ法は、通常のＬＯＣ
ＯＳ法で問題となる、いわゆるバーズビークの低減を図
る目的で開発されたものである。例えばＳＥＰＯＸ（Ｓ
ｅｌｅｃｔｉｖｅ Ｐｏｌｙｓｉｌｉｃｏｎ Ｏｘｉｄ
ａｔｉｏｎ）法では、半導体基板上に熱酸化膜，ポリシ
リコン膜，シリコン窒化膜を順次形成し、シリコン窒化
膜をパターニングしたのちに、選択酸化を行う。酸素の
拡散係数は、シリコン酸化膜中よりポリシリコン膜中の
方が小さいため、ＳＥＰＯＸ法では、このポリシリコン
膜により酸素の横方行拡散が抑えられるため、バーズビ
ークを大幅に抑制した素子分離領域を形成することがで
きる。
ＯＳ法で問題となる、いわゆるバーズビークの低減を図
る目的で開発されたものである。例えばＳＥＰＯＸ（Ｓ
ｅｌｅｃｔｉｖｅ Ｐｏｌｙｓｉｌｉｃｏｎ Ｏｘｉｄ
ａｔｉｏｎ）法では、半導体基板上に熱酸化膜，ポリシ
リコン膜，シリコン窒化膜を順次形成し、シリコン窒化
膜をパターニングしたのちに、選択酸化を行う。酸素の
拡散係数は、シリコン酸化膜中よりポリシリコン膜中の
方が小さいため、ＳＥＰＯＸ法では、このポリシリコン
膜により酸素の横方行拡散が抑えられるため、バーズビ
ークを大幅に抑制した素子分離領域を形成することがで
きる。
【０００５】
【発明が解決しようとする課題】しかしながら従来のＬ
ＯＣＯＳ法や改良ＬＯＣＯＳ法では、サブミクロンルー
ルの半導体装置の製造において、素子分離酸化膜の横方
向への拡がり、いわゆるバーズバーク量が無視できなく
なるため、微細化には適さないという問題があった。ま
た、素子分離酸化膜が、半導体基板表面より下方向にあ
まり入りこまないため、素子分離領域の微細化が進むと
素子分離能力が低下して、パンチスルー耐圧が著しく低
下し、半導体装置の信頼性及び歩留りが低下するという
問題点があった。
ＯＣＯＳ法や改良ＬＯＣＯＳ法では、サブミクロンルー
ルの半導体装置の製造において、素子分離酸化膜の横方
向への拡がり、いわゆるバーズバーク量が無視できなく
なるため、微細化には適さないという問題があった。ま
た、素子分離酸化膜が、半導体基板表面より下方向にあ
まり入りこまないため、素子分離領域の微細化が進むと
素子分離能力が低下して、パンチスルー耐圧が著しく低
下し、半導体装置の信頼性及び歩留りが低下するという
問題点があった。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に形成された素子分離酸化膜と、この素子
分離酸化膜直下のチャネルストッパ領域に形成された析
出酸化物層とを含むものである。
半導体基板上に形成された素子分離酸化膜と、この素子
分離酸化膜直下のチャネルストッパ領域に形成された析
出酸化物層とを含むものである。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１の実施例を示す素子分離領域の
断面図、図２（ａ）〜（ｃ）は、その主要な製造過程を
示す断面図である。以下製造工程に従って説明する。
る。図１は本発明の第１の実施例を示す素子分離領域の
断面図、図２（ａ）〜（ｃ）は、その主要な製造過程を
示す断面図である。以下製造工程に従って説明する。
【０００８】まず図２（ａ）に示すように、半導体基板
１の表面上に熱酸化膜２を、例えば５０ｎｍ程形成す
る。続いてシリコン窒化膜３を３００ｎｍ程と、シリコ
ン酸化膜４を５００ｎｍ程形成し、次にフォトレジスト
膜５を形成しパターニングを施す。次に、このフォトレ
ジスト膜５をマスクとしてシリコン酸化膜４とシリコン
窒化膜３を異方性エッチング法を用いてエッチングす
る。次にチャネルストッパ用のイオンとして、例えばボ
ロンを加速エネルギー１００〜２００ｋｅｖ，注入量１
×１０13〜２×１０13ｃｍ-2の条件でイオン注入し、続
いて酸素イオンを加速エネルギー８０〜２００ｋｅｖ，
注入量１×１０18ｃｍ-2程度でイオン注入を行う。な
お、上記ボロンと酸素のイオン注入はどちらを先に行っ
てもよい。
１の表面上に熱酸化膜２を、例えば５０ｎｍ程形成す
る。続いてシリコン窒化膜３を３００ｎｍ程と、シリコ
ン酸化膜４を５００ｎｍ程形成し、次にフォトレジスト
膜５を形成しパターニングを施す。次に、このフォトレ
ジスト膜５をマスクとしてシリコン酸化膜４とシリコン
窒化膜３を異方性エッチング法を用いてエッチングす
る。次にチャネルストッパ用のイオンとして、例えばボ
ロンを加速エネルギー１００〜２００ｋｅｖ，注入量１
×１０13〜２×１０13ｃｍ-2の条件でイオン注入し、続
いて酸素イオンを加速エネルギー８０〜２００ｋｅｖ，
注入量１×１０18ｃｍ-2程度でイオン注入を行う。な
お、上記ボロンと酸素のイオン注入はどちらを先に行っ
てもよい。
【０００９】次に図２（ｂ）に示すように、フォトレジ
スト膜５とシリコン酸化膜４を順次とり除く。
スト膜５とシリコン酸化膜４を順次とり除く。
【００１０】続いて図２（ｃ）に示すように、約１００
℃のスチーム雰囲気中で酸化することにより素子分離酸
化膜６を形成する。あらかじめイオン注入しておいた酸
素原子は、素子分離酸化膜６の直下において、この酸化
処理中にグレイン状の析出シリコン酸化物層７として、
シリコン基板表面より０．２〜０．５μｍの深さを中心
にして高密度に析出する。最後にシリコン窒化膜３を取
り除くことにより図１に示す第１の実施例の半導体装置
が得られる。
℃のスチーム雰囲気中で酸化することにより素子分離酸
化膜６を形成する。あらかじめイオン注入しておいた酸
素原子は、素子分離酸化膜６の直下において、この酸化
処理中にグレイン状の析出シリコン酸化物層７として、
シリコン基板表面より０．２〜０．５μｍの深さを中心
にして高密度に析出する。最後にシリコン窒化膜３を取
り除くことにより図１に示す第１の実施例の半導体装置
が得られる。
【００１１】次に図３を用いて本発明の第２の実施例を
説明する。まず第１の実施例と同様の方法を用いて図２
（ｃ）に示される半導体装置を製作する。次に１３００
℃程度の温度で１０〜３０分、乾燥Ｎ2 ガスに微量の０
2ガスを添加した雰囲気中で熱処理を加える。このとき
図２（ｃ）に示されるグレイン状の析出シリコン酸化物
層７はこの熱処理によって成長し、互い凝集しあうた
め、析出シリコン酸化物層７の一部、あるいは全部がシ
リコン酸化物層９となり、図２（ｃ）に示される素子分
離酸化膜６と合体する。次にシリコン窒化膜３を取り除
くことにより、図３に示す第２の実施例の構造が得られ
る。
説明する。まず第１の実施例と同様の方法を用いて図２
（ｃ）に示される半導体装置を製作する。次に１３００
℃程度の温度で１０〜３０分、乾燥Ｎ2 ガスに微量の０
2ガスを添加した雰囲気中で熱処理を加える。このとき
図２（ｃ）に示されるグレイン状の析出シリコン酸化物
層７はこの熱処理によって成長し、互い凝集しあうた
め、析出シリコン酸化物層７の一部、あるいは全部がシ
リコン酸化物層９となり、図２（ｃ）に示される素子分
離酸化膜６と合体する。次にシリコン窒化膜３を取り除
くことにより、図３に示す第２の実施例の構造が得られ
る。
【００１２】なお上記実施例において、シリコン酸化膜
４は酸素イオンの注入を行う際、加速されたイオンが半
導体基板上に形成した膜をつきぬけて、素子形成領域の
半導体基板中に打ち込まれるのを防止するために用いた
ものであり、シリコン酸化膜以外の適当な膜を用いても
よい。
４は酸素イオンの注入を行う際、加速されたイオンが半
導体基板上に形成した膜をつきぬけて、素子形成領域の
半導体基板中に打ち込まれるのを防止するために用いた
ものであり、シリコン酸化膜以外の適当な膜を用いても
よい。
【００１３】また、図３では析出シリコン酸化物層７と
接続され一体化した素子分離酸化膜の構造を例として挙
げたが、熱処理工程を制御することにより、第１と第２
の実施例の中間状態、すなわち一部の析出シリコン酸化
物層７が素子分離酸化膜６と接続されない構造を形成す
ることも可能である。
接続され一体化した素子分離酸化膜の構造を例として挙
げたが、熱処理工程を制御することにより、第１と第２
の実施例の中間状態、すなわち一部の析出シリコン酸化
物層７が素子分離酸化膜６と接続されない構造を形成す
ることも可能である。
【００１４】逆に言えば、熱処理を操作することによ
り、素子分離酸化膜６との接続，合体に関与する析出シ
リコン酸化物層７の量を制御することができ、それはす
なわち、析出シリコン酸化物層７が素子分離酸化膜６と
合体して達成される、一体化した素子分離酸化膜の膜厚
増加量を制御することができるということである。
り、素子分離酸化膜６との接続，合体に関与する析出シ
リコン酸化物層７の量を制御することができ、それはす
なわち、析出シリコン酸化物層７が素子分離酸化膜６と
合体して達成される、一体化した素子分離酸化膜の膜厚
増加量を制御することができるということである。
【００１５】本発明の第１と第２の実施例で素子分離素
化膜６を形成するのにＬＯＣＯＳ法を用いたが、本発明
ではＬＯＣＯＳ法に限らず、他のＬＯＣＯＳ系素子分
離、例えばすでに報告されているＯＳＥＬＯ法、ＳＥＰ
ＯＸ法等を用いてもよいしＣＶＤ法により形成したシリ
コン酸化膜などを用いる方法によって素子分離領域の酸
化膜を形成してもよい。
化膜６を形成するのにＬＯＣＯＳ法を用いたが、本発明
ではＬＯＣＯＳ法に限らず、他のＬＯＣＯＳ系素子分
離、例えばすでに報告されているＯＳＥＬＯ法、ＳＥＰ
ＯＸ法等を用いてもよいしＣＶＤ法により形成したシリ
コン酸化膜などを用いる方法によって素子分離領域の酸
化膜を形成してもよい。
【００１６】次に本実施例で用いた素子分離酸化膜６直
下のイオン注入による酸素原子によるシリコン酸化物の
絶縁性について図を用いて詳しく説明する。図５（ａ）
〜（ｃ）は、注入した酸素原子の基板の深さ方向に対す
る酸素濃度のグラフと約１００℃での熱処理後のシリコ
ン酸化物の状態を対応させた図である。
下のイオン注入による酸素原子によるシリコン酸化物の
絶縁性について図を用いて詳しく説明する。図５（ａ）
〜（ｃ）は、注入した酸素原子の基板の深さ方向に対す
る酸素濃度のグラフと約１００℃での熱処理後のシリコ
ン酸化物の状態を対応させた図である。
【００１７】図５（ａ）における破線Ｂに示すイオン注
入条件は、投影ＲPでの酸素原子濃度がシリコン基板中
のシリコン原子と二酸化シリコンを形成する組成比にな
るように設定したものである。この条件で酸素をイオン
注入したものに約１０００℃の熱処理を加えると、酸素
濃度がｍ１〜ｍ２の領域ではシリコン酸化膜が形成され
酸素濃度がｍ１以下の領域では析出シリコン酸化物７Ａ
が高密度にグレイン状に析出した析出シリコン酸化物層
７が形成される。このシリコン酸化膜では二酸化シリコ
ンによる体積膨張によるストレスが大きく、欠陥が発生
しやすいと考えられる。しかしながら析出シリコン酸化
物層７では欠陥を生じさせるほど大きなストレスはかか
らない。
入条件は、投影ＲPでの酸素原子濃度がシリコン基板中
のシリコン原子と二酸化シリコンを形成する組成比にな
るように設定したものである。この条件で酸素をイオン
注入したものに約１０００℃の熱処理を加えると、酸素
濃度がｍ１〜ｍ２の領域ではシリコン酸化膜が形成され
酸素濃度がｍ１以下の領域では析出シリコン酸化物７Ａ
が高密度にグレイン状に析出した析出シリコン酸化物層
７が形成される。このシリコン酸化膜では二酸化シリコ
ンによる体積膨張によるストレスが大きく、欠陥が発生
しやすいと考えられる。しかしながら析出シリコン酸化
物層７では欠陥を生じさせるほど大きなストレスはかか
らない。
【００１８】本発明はストレスによる欠陥が少ないと考
えられるこの析出シリコン酸化物層７を利用するもので
ある。図６（ａ）〜（ｃ）は、この析出シリコン酸化物
層の絶縁性を説明するための拡大断面図であり、図５
（ａ）の実線Ａにおける酸素濃度ｍ１付近からそれ以下
における析出シリコン酸化物層を示している。
えられるこの析出シリコン酸化物層７を利用するもので
ある。図６（ａ）〜（ｃ）は、この析出シリコン酸化物
層の絶縁性を説明するための拡大断面図であり、図５
（ａ）の実線Ａにおける酸素濃度ｍ１付近からそれ以下
における析出シリコン酸化物層を示している。
【００１９】図６（ａ）に示すように、酸素濃度がｍ１
に近接する領域では、析出シリコン酸化物７Ａのグレイ
ンは密につまっており、グレインとグレインの間にシリ
コンは存在せず絶縁性が期待できる。また図６（ｂ）に
示すように、それよりわずかに遠ざかった領域では、析
出シリコン酸化物７Ａのグレインとグレインの間に未反
応のシリコンが存在するものの図６（ｂ）の中の矢印に
示されるように、電流の通り道は防がれており、絶縁性
が期待できる領域が存在する。しかしながらそれ以上遠
ざかると図６（ｃ）に示されるように、析出シリコン酸
化物７Ａのグレイン間の距離が大きくなり絶縁性はなく
なる。
に近接する領域では、析出シリコン酸化物７Ａのグレイ
ンは密につまっており、グレインとグレインの間にシリ
コンは存在せず絶縁性が期待できる。また図６（ｂ）に
示すように、それよりわずかに遠ざかった領域では、析
出シリコン酸化物７Ａのグレインとグレインの間に未反
応のシリコンが存在するものの図６（ｂ）の中の矢印に
示されるように、電流の通り道は防がれており、絶縁性
が期待できる領域が存在する。しかしながらそれ以上遠
ざかると図６（ｃ）に示されるように、析出シリコン酸
化物７Ａのグレイン間の距離が大きくなり絶縁性はなく
なる。
【００２０】本発明は上記説明中の図６（ａ），（ｂ）
に示される領域を利用し、図６（ａ）における析出シリ
コン酸化物層７が素子分離酸化膜の底部に接続する構造
を用いるものである。図５（ａ），（ｂ）は本発明の所
望するシリコン酸化物を析出するために用いる条件の注
入酸素原子の基板深さ方向に対する濃度のグラフと、約
１０００℃の熱処理後の析出シリコン酸化物の状態を対
応させた図である。図５（ａ）における実線Ａの酸素濃
度のピーク（ｍ１）に対応する析出シリコン酸化物７Ａ
は図６（ａ）に示したように密につまっており、グレイ
ン間にすきまはない。上記理由により酸素イオンの注入
条件を注入エネルギー８０〜２００ｋｅＶ，注入量１×
１０17〜１×１０18ｃｍ-2とした。注入エネルギーは、
素子分離酸化膜底部の基板表面からの距離に合わせる。
ＲP は、注入エネルギー８０〜２００ｋｅＶで０．２μ
ｍ〜０．５μｍである。この条件により、ストレスによ
る欠陥を抑制し、絶縁性の期待できる析出シリコン酸化
物を形成することができる。以上、本発明の第１の実施
例で用いた析出シリコン酸化物についての説明である。
に示される領域を利用し、図６（ａ）における析出シリ
コン酸化物層７が素子分離酸化膜の底部に接続する構造
を用いるものである。図５（ａ），（ｂ）は本発明の所
望するシリコン酸化物を析出するために用いる条件の注
入酸素原子の基板深さ方向に対する濃度のグラフと、約
１０００℃の熱処理後の析出シリコン酸化物の状態を対
応させた図である。図５（ａ）における実線Ａの酸素濃
度のピーク（ｍ１）に対応する析出シリコン酸化物７Ａ
は図６（ａ）に示したように密につまっており、グレイ
ン間にすきまはない。上記理由により酸素イオンの注入
条件を注入エネルギー８０〜２００ｋｅＶ，注入量１×
１０17〜１×１０18ｃｍ-2とした。注入エネルギーは、
素子分離酸化膜底部の基板表面からの距離に合わせる。
ＲP は、注入エネルギー８０〜２００ｋｅＶで０．２μ
ｍ〜０．５μｍである。この条件により、ストレスによ
る欠陥を抑制し、絶縁性の期待できる析出シリコン酸化
物を形成することができる。以上、本発明の第１の実施
例で用いた析出シリコン酸化物についての説明である。
【００２１】本発明の第２の実施例では、上記析出シリ
コン酸化物７Ａに約１３００℃の熱処理を加えたものを
使用する。図５（ｃ）は、酸素原子をイオン注入し、約
１０００℃の熱処理にひき続き、約１３００℃の熱処理
を加えた状態のものを図５（ａ），（ｂ）に対応させた
図である。析出シリコン酸化物７Ａは約１３００℃の熱
処理を加えると、図７に示すように、ある程度の大きさ
を持つグレインは成長し、他のグレインと合体して大き
くなるが、小さなグレインは消減してゆく性質を持つた
め、析出シリコン酸化物層７は、シリコン酸化物層を形
成し、絶縁性が得られる。
コン酸化物７Ａに約１３００℃の熱処理を加えたものを
使用する。図５（ｃ）は、酸素原子をイオン注入し、約
１０００℃の熱処理にひき続き、約１３００℃の熱処理
を加えた状態のものを図５（ａ），（ｂ）に対応させた
図である。析出シリコン酸化物７Ａは約１３００℃の熱
処理を加えると、図７に示すように、ある程度の大きさ
を持つグレインは成長し、他のグレインと合体して大き
くなるが、小さなグレインは消減してゆく性質を持つた
め、析出シリコン酸化物層７は、シリコン酸化物層を形
成し、絶縁性が得られる。
【００２２】このように第２の実施例では、析出シリコ
ン酸化物７Ａに約１３００℃の熱処理を加えることによ
り、シリコン酸化物グレインを成長させ、素子分離酸化
膜と合体したシリコン酸化物層９を形成し絶縁膜とす
る。
ン酸化物７Ａに約１３００℃の熱処理を加えることによ
り、シリコン酸化物グレインを成長させ、素子分離酸化
膜と合体したシリコン酸化物層９を形成し絶縁膜とす
る。
【００２３】以上、本発明の第１の実施例により素子分
離酸化膜直下に高密度に存在する析出シリコン酸化物の
絶縁性により、集積度を損なうことなく素子分離特性、
特にパンチスルー耐圧と素子分離領域反転電圧を向上さ
せることができる。
離酸化膜直下に高密度に存在する析出シリコン酸化物の
絶縁性により、集積度を損なうことなく素子分離特性、
特にパンチスルー耐圧と素子分離領域反転電圧を向上さ
せることができる。
【００２４】また本発明の第２の実施例においては、第
１の実施例における析出シリコン酸化物を成長させ凝集
させることにより、素子分離酸化膜と合体した構造を達
成し、バーズビーク量を増加させることなく、素子分離
酸化膜の深さ方向の膜厚を大幅に増加することができる
ため、さらに優れた素子分離特性を有する微細素子分離
領域を備えた半導体装置が得られる。
１の実施例における析出シリコン酸化物を成長させ凝集
させることにより、素子分離酸化膜と合体した構造を達
成し、バーズビーク量を増加させることなく、素子分離
酸化膜の深さ方向の膜厚を大幅に増加することができる
ため、さらに優れた素子分離特性を有する微細素子分離
領域を備えた半導体装置が得られる。
【００２５】
【発明の効果】以上説明したように本発明によれば、イ
オン注入により酸素イオンを半導体基板に打ち込み、形
成したシリコン酸化物を利用するため、半導体基板表面
からの酸素原子の拡散のみにより形成される熱酸化技術
では得難い深さにバーズビークフリーの素子分離酸化膜
を容易に形成できる結果、素子分離特性が大幅に向上し
た微細な素子分離領域を有する半導体装置が得られる。
オン注入により酸素イオンを半導体基板に打ち込み、形
成したシリコン酸化物を利用するため、半導体基板表面
からの酸素原子の拡散のみにより形成される熱酸化技術
では得難い深さにバーズビークフリーの素子分離酸化膜
を容易に形成できる結果、素子分離特性が大幅に向上し
た微細な素子分離領域を有する半導体装置が得られる。
【図１】本発明の第１の実施例の断面図。
【図２】第１の実施例の製造方法を説明するための半導
体チップの断面図。
体チップの断面図。
【図３】本発明の第２の実施例の断面図。
【図４】従来の半導体装置の一例の断面図。
【図５】シリコン基板の深さ方向に対する酸素濃度と、
形成される析出シリコン酸化物層の分布を示す図。
形成される析出シリコン酸化物層の分布を示す図。
【図６】析出したシリコン酸化物の絶縁性を説明するた
めの図。
めの図。
【図７】析出したシリコン酸化物の成長を説明するため
の図。
の図。
１ 半導体基板 ２ 熱酸化膜 ３ シリコン窒化膜 ４ シリコン酸化膜 ５ フォトレジスト膜 ６ 素子分離酸化膜 ７ 析出シリコン酸化物層 ７Ａ 析出シリコン酸化物 ８ チャネルストッパ領域 ９ シリコン酸化物層
Claims (2)
- 【請求項１】 半導体基板上に形成された素子分離酸化
膜と、この素子分離酸化膜直下のチャネルストッパ領域
に形成された析出酸化物層とを含むことを特徴とする半
導体装置。 - 【請求項２】 析出酸化物層の少くとも一部は素子分離
酸化膜と合体している請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19634291A JPH0541375A (ja) | 1991-08-06 | 1991-08-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19634291A JPH0541375A (ja) | 1991-08-06 | 1991-08-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541375A true JPH0541375A (ja) | 1993-02-19 |
Family
ID=16356240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19634291A Pending JPH0541375A (ja) | 1991-08-06 | 1991-08-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541375A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990004595A (ko) * | 1997-06-28 | 1999-01-15 | 김영환 | 반도체 소자의 소자분리 방법 |
| KR20000004405A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 소자 분리막 형성방법 |
-
1991
- 1991-08-06 JP JP19634291A patent/JPH0541375A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990004595A (ko) * | 1997-06-28 | 1999-01-15 | 김영환 | 반도체 소자의 소자분리 방법 |
| KR20000004405A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 소자 분리막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| US6222250B1 (en) | Bipolar transistor device and method for manufacturing the same | |
| JPH1022397A (ja) | 半導体装置の製造方法 | |
| US5937310A (en) | Reduced bird's beak field oxidation process using nitrogen implanted into active region | |
| JPH073813B2 (ja) | 電界効果トランジスタ及びバイポーラトランジスタ構造の製造方法、集積回路製造方法、半導体デバイス製造方法、及び半導体構造の製造方法 | |
| JPH1012716A (ja) | 半導体装置の製造方法 | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| JP3064994B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0541375A (ja) | 半導体装置 | |
| JPH0324727A (ja) | 半導体装置の製造方法 | |
| JP2538830B2 (ja) | セラミックのバリヤ層を利用したシリコンの部分的酸化方法 | |
| US5962914A (en) | Reduced bird's beak field oxidation process using nitrogen implanted into active region | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPH0855906A (ja) | 半導体素子の隔離方法 | |
| JP3328600B2 (ja) | バイポーラ及びｂｉｃｍｏｓデバイスの作製プロセス | |
| JPH0897202A (ja) | 半導体装置の製造方法 | |
| JPH0763072B2 (ja) | 半導体デバイスの分離方法 | |
| JP2000243961A (ja) | 半導体素子のゲート酸化膜の形成方法 | |
| JPH065588A (ja) | 半導体装置の製造方法 | |
| JPH07321102A (ja) | 半導体装置の製造方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US5175129A (en) | Method of fabricating a semiconductor structure having an improved polysilicon layer | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JP2533141B2 (ja) | 半導体装置の製造方法 |