JPH0538937U - プリント配線基板 - Google Patents

プリント配線基板

Info

Publication number
JPH0538937U
JPH0538937U JP8776191U JP8776191U JPH0538937U JP H0538937 U JPH0538937 U JP H0538937U JP 8776191 U JP8776191 U JP 8776191U JP 8776191 U JP8776191 U JP 8776191U JP H0538937 U JPH0538937 U JP H0538937U
Authority
JP
Japan
Prior art keywords
wiring pattern
fuse
lands
substrate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8776191U
Other languages
English (en)
Inventor
博之 井上
伴三 都築
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP8776191U priority Critical patent/JPH0538937U/ja
Publication of JPH0538937U publication Critical patent/JPH0538937U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Fuses (AREA)

Abstract

(57)【要約】 【目的】 低コストでトランジスタ等の焼損を防止でき
るようにする。 【構成】 基板1に設けられた第2の配線パターン5は
ヒューズの役目をしており、第1の配線パターン4a,
4bに接続されたトランジスタ等が過電流により焼損す
る前に第2の配線パターン5が切断される。そして、第
2の配線パターン5が切断した場合は穴部2にヒューズ
を配置して、ヒューズの電極を1対のランド3a,3b
に接続する。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
この考案はプリント配線基板に関する。
【0002】
【従来の技術】
電子キャッシュレジスタのドロアは、ドロアを係止しているラッチ金具がソレ ノイドによって外れることにより開放する。図5は、ドロアの開放に使用される ソレノイド駆動回路を示す図である。同図において、ソレノイド6における一方 の端子には直流電圧DCが接続され、他方の端子にはトランジスタ7を介して接 地レベルGNDが接続されている。そして、図示しないCPUから駆動信号Aが 出力されると、トランジスタ7がONして、ソレノイド6に直流電圧DCが供給 されて大電流が流れる。この場合、駆動信号Aは所定時間(例えば数10ミリ秒 間)だけ出力すればソレノイド6は動作する。
【0003】
【考案が解決しようとする課題】
ところが、CPUが何らかの原因で暴走してしまい、駆動信号Aが所定時間以 上出力され続けた場合、トランジスタ7に過電流が流れて焼損してしまう。この ようなトランジスタ7の焼損を防ぐ方法としては、ソレノイド6とトランジスタ 7との間に外付けのヒューズを挿入する方法があるが、ヒューズの分だけコスト 高となる。 この考案の課題は、低コストでトランジスタ等の焼損を防止できるようにする ことである。
【0004】
【課題を解決するための手段】
この考案の手段は次の通りである。 (1) 基板 例えばフェノール樹脂,エポキシ樹脂等により構成された銅箔貼り基板である 。 (2) 基板に設けられた開口部の両側に対向して形成された1対のランド 上記基板に設けられ、例えば基板の上下面に貫通する穴部或いは凹部により構 成される開口部の両側に対向して形成されている。 (3) 1対のランドに夫々接続された第1の配線パターン 例えば基板上の銅箔をエッチングして形成される。 (4) 1対のランドを上記開口部を跨いで接続し且つ第1の配線パターンより も細く形成された第2の配線パターン 所定時間以上電流が流れると熔解するものでヒューズの役目をする。
【0005】
【作用】
この考案の手段の作用は次の通りである。 基板に設けられた第2の配線パターンはヒューズの役目をしており、第1の配 線パターンに接続されたトランジスタ等が過電流により焼損する前に第2の配線 パターンが切断される。そして、第2の配線パターンが切断した場合は開口部に ヒューズを配置して、ヒューズの電極を1対のランドに接続する。 従って、プリント配線基板の製造段階ではヒューズが不要となり、低コストで トランジスタ等の焼損を防止できる。
【0006】
【実施例】
以下、一実施例を図1ないし図4を参照して説明する。 図1はこの考案を適用したプリント配線基板の斜視図、図2は同じく断面図で ある。基板1はフェノール樹脂,エポキシ樹脂等により構成された銅箔貼り基板 である。基板1には4角形状の穴部2が基板1の上下面に貫通して設けられてい る。なお、穴部2は基板1の上下面に貫通しない凹部でもよい。穴部2の両側に は銅箔をエッチングして形成した1対のランド3a,3bが設けられている。こ のランド3a,3bには同じく銅箔をエッチングして形成した第1の配線パター ン4a,4bが夫々接続されている。さらに、1対のランド3a,3b間は穴部 2を跨ぐように形成された第2の配線パターン5により接続されている。第2の 配線パターン5も同じく銅箔をエッチングして形成したもので、第1の配線パタ ーン4a,4bよりも細いパターン幅で形成されている。
【0007】 次に、上記実施例の動作を説明する。図3は上記プリント配線基板を図5に示 したソレノイド駆動回路に適用した場合の回路構成を示す図である。この場合、 ソレノイド6とトランジスタ7の間は上記プリント配線基板が介在されている。 そして、1対のランド3a,3bを接続する第2の配線パターン5は所定時間以 上電流が流れると発熱し熔解するものでヒューズの役目をしている。従って、プ リント配線基板の製造時には外付けのヒューズが不要なのでコストを低減できる 。
【0008】 そして、CPUの暴走により駆動信号Aが所定時間以上出力され続けて、第2 の配線パターン5が過電流により切断したとする。この場合は、図4に示すよう に、穴部2にヒューズ8を配置し、ヒューズ8の電極を1対のランド3a,3b に半田付けして接続する。
【0009】
【考案の効果】
この考案によれば、プリント配線基板の製造段階ではヒューズが不要となり、 低コストでトランジスタ等の焼損を防止することができる。従って、低コストで 安全性を確保できる利点がある。
【図面の簡単な説明】
【図1】プリント配線基板の斜視図である。
【図2】同じくプリント配線基板の断面図である。
【図3】ソレノイド駆動回路を示す図である。
【図4】ソレノイド駆動回路を示す図である。
【図5】従来のソレノイド駆動回路を示す図である。
【符号の説明】
1…基板 2…穴部 3a,3b…ランド 4a,4b…第1の配線パターン 5…第2の配線パターン 6…ソレノイド 7…トランジスタ 8…ヒューズ

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 基板と、この基板に設けられた開口部の
    両側に対向して形成された1対のランドと、この1対の
    ランドに夫々接続された第1の配線パターンと、上記1
    対のランドを上記開口部を跨いで接続し且つ第1の配線
    パターンよりも細く形成された第2の配線パターンとを
    具備したことを特徴とするプリント配線基板。
JP8776191U 1991-10-25 1991-10-25 プリント配線基板 Pending JPH0538937U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8776191U JPH0538937U (ja) 1991-10-25 1991-10-25 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8776191U JPH0538937U (ja) 1991-10-25 1991-10-25 プリント配線基板

Publications (1)

Publication Number Publication Date
JPH0538937U true JPH0538937U (ja) 1993-05-25

Family

ID=13923937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8776191U Pending JPH0538937U (ja) 1991-10-25 1991-10-25 プリント配線基板

Country Status (1)

Country Link
JP (1) JPH0538937U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258818A (ja) * 2010-06-10 2011-12-22 Ibiden Co Ltd プリント配線板、電子デバイス、及びプリント配線板の製造方法
JP2014220923A (ja) * 2013-05-09 2014-11-20 住友電装株式会社 リレーユニット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258818A (ja) * 2010-06-10 2011-12-22 Ibiden Co Ltd プリント配線板、電子デバイス、及びプリント配線板の製造方法
JP2014220923A (ja) * 2013-05-09 2014-11-20 住友電装株式会社 リレーユニット

Similar Documents

Publication Publication Date Title
EP1041633A4 (en) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, PRINTED CIRCUIT BOARD, ELECTRONIC DEVICE
JPS594873B2 (ja) 印刷配線板
JPH0538937U (ja) プリント配線基板
KR970025320A (ko) 회로기판
JPH0537271A (ja) チツプ部品の電極形成方法
JPH0720940Y2 (ja) 電力型電子回路装置
JPS63157491A (ja) プリント基板
JPH01302792A (ja) 両面配線回路基板の両面回路接続方法
JPS5855668Y2 (ja) 印刷配線基板装置
JPH0611531Y2 (ja) 回路基板装置
JPH02276290A (ja) 電子部品の実装方法
JPH02199856A (ja) Ic用パッケージ
KR960008120Y1 (ko) 트랜스와 보조기판사이에 장착된 방열판
JPH03205814A (ja) 表面実装用電子部品
JPH0247079U (ja)
JPH03109796A (ja) プリント基板
JPH01112076U (ja)
JPS63278294A (ja) 制御基板
JPH0567048U (ja) プリント基板装置
JPS6078157U (ja) 半導体素子の静電破壊防止装置
JPH031469U (ja)
JPH11186713A (ja) プリント基板接続方法
JPS6247189A (ja) プリント配線板の製造方法
JPH01312867A (ja) 集積回路
JPS61111176U (ja)