JPH0538155A - インバータ - Google Patents
インバータInfo
- Publication number
- JPH0538155A JPH0538155A JP3211659A JP21165991A JPH0538155A JP H0538155 A JPH0538155 A JP H0538155A JP 3211659 A JP3211659 A JP 3211659A JP 21165991 A JP21165991 A JP 21165991A JP H0538155 A JPH0538155 A JP H0538155A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- lower arm
- output
- series
- transformers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 多重インバータの上下アーム数を減らし、主
回路、駆動回路等の構成の簡略化、信頼性向上を図る。 【構成】 トランジスタとダイオードからなるＮ（Ｎ≧
３）個の上下アームを直流電源１の両端に並列接続す
る。第１上下アームの直列接続点には変圧器１４，１５
の一次巻線の各一端を接続し、第２，第３上下アームの
直列接続点には各変圧器の一次巻線の各他端を接続して
各二次巻線を直列接続する。第１上下アームはインバー
タ出力基本波周波数の半周期毎にトランジスタ６，７を
交互にオン・オフする。第２，第３上下アームのトラン
ジスタは、夫々第１上下アームの直列接続点と第２，第
３上下アームの直列接続点との各々の差電圧として、周
波数がインバータ出力と等しく、かつ夫々が特定の位相
差を保ってパルス幅制御された方形波交流電圧となるよ
うにオン・オフ制御する。
回路、駆動回路等の構成の簡略化、信頼性向上を図る。 【構成】 トランジスタとダイオードからなるＮ（Ｎ≧
３）個の上下アームを直流電源１の両端に並列接続す
る。第１上下アームの直列接続点には変圧器１４，１５
の一次巻線の各一端を接続し、第２，第３上下アームの
直列接続点には各変圧器の一次巻線の各他端を接続して
各二次巻線を直列接続する。第１上下アームはインバー
タ出力基本波周波数の半周期毎にトランジスタ６，７を
交互にオン・オフする。第２，第３上下アームのトラン
ジスタは、夫々第１上下アームの直列接続点と第２，第
３上下アームの直列接続点との各々の差電圧として、周
波数がインバータ出力と等しく、かつ夫々が特定の位相
差を保ってパルス幅制御された方形波交流電圧となるよ
うにオン・オフ制御する。
Description
【０００１】
【産業上の利用分野】本発明は、主回路構成及びその制
御方法を改良したインバータに関し、特に、高調波成分
の除去や出力容量の増大等を目的として、出力側変圧器
を多重接続して構成されるインバータに関する。
御方法を改良したインバータに関し、特に、高調波成分
の除去や出力容量の増大等を目的として、出力側変圧器
を多重接続して構成されるインバータに関する。
【０００２】
【従来の技術】インバータを多重接続する目的は、イン
バータの出力電圧波形に含まれる低次の高調波成分を除
去し、出力電圧波形を歪みの小さな正弦波形にするため
のＡＣフィルタを小形化すること、このフィルタの小形
化により出力インピーダンスを減少させ、負荷変動など
に対する出力性能を改善すること、装置の出力容量を増
大させること等である。多重インバータの構成法として
は、スイッチング素子とダイオードの逆並列回路からな
るアームを二つ直列接続した回路（上下アーム回路）を
直流電源の正極と負極間に二つ並列接続した単相インバ
ータを複数台用い、各インバータの出力側に変圧器の一
次巻線をそれぞれ接続して各変圧器の二次巻線を直列に
接続する方法がよく知られている。
バータの出力電圧波形に含まれる低次の高調波成分を除
去し、出力電圧波形を歪みの小さな正弦波形にするため
のＡＣフィルタを小形化すること、このフィルタの小形
化により出力インピーダンスを減少させ、負荷変動など
に対する出力性能を改善すること、装置の出力容量を増
大させること等である。多重インバータの構成法として
は、スイッチング素子とダイオードの逆並列回路からな
るアームを二つ直列接続した回路（上下アーム回路）を
直流電源の正極と負極間に二つ並列接続した単相インバ
ータを複数台用い、各インバータの出力側に変圧器の一
次巻線をそれぞれ接続して各変圧器の二次巻線を直列に
接続する方法がよく知られている。
【０００３】図９に従来の直列単相２重インバータの回
路構成を示す。直流電源１の正極と負極との間にトラン
ジスタインバータ３１，３２が接続され、各インバータ
３１，３２の交流出力側にはそれぞれ変圧器１４，１５
の一次巻線が接続されると共に、各変圧器１４，１５の
二次巻線は直列接続された後、ＡＣフィルタ１６を介し
て負荷１７に接続されている。また、各インバータ３
１，３２の運転方式は、図１０に示すように、変圧器１
４，１５の二次巻線電圧ｖ1，ｖ2の波形がそれぞれ位相
差φを持った方形波となるように、各インバータ３１，
３２のスイッチング素子をオン・オフ制御する方式がよ
く知られている（「半導体電力変換回路」（第５版）社
団法人電気学会発行Ｐ９６〜Ｐ１０８参照）。
路構成を示す。直流電源１の正極と負極との間にトラン
ジスタインバータ３１，３２が接続され、各インバータ
３１，３２の交流出力側にはそれぞれ変圧器１４，１５
の一次巻線が接続されると共に、各変圧器１４，１５の
二次巻線は直列接続された後、ＡＣフィルタ１６を介し
て負荷１７に接続されている。また、各インバータ３
１，３２の運転方式は、図１０に示すように、変圧器１
４，１５の二次巻線電圧ｖ1，ｖ2の波形がそれぞれ位相
差φを持った方形波となるように、各インバータ３１，
３２のスイッチング素子をオン・オフ制御する方式がよ
く知られている（「半導体電力変換回路」（第５版）社
団法人電気学会発行Ｐ９６〜Ｐ１０８参照）。
【０００４】次に、従来のインバータにおいて出力性能
を改善するための制御方式を説明する。インバータの直
流入力電圧の急変時や負荷の急変時における出力電圧変
動を小さく抑えるための制御方式として、ＰＷＭ（パル
ス幅変調）方式がある。この方式にはいくつかの種類が
あるが、図１１に示す正弦波・三角波ＰＷＭ方式がよく
知られている。なお、図１１において、信号波と搬送波
の振幅比（＝ｅ1／ｅ2）は０．５、搬送波周波数／信号
波周波数は１５．０、Ｅdは直流電源電圧、Ｅa-0はイン
バータの一方の交流出力端子電圧、Ｅb-0は同じく他方
の交流出力端子電圧、Ｅa-bはこれら各端子間の出力電
圧（インバータの交流出力電圧）である。
を改善するための制御方式を説明する。インバータの直
流入力電圧の急変時や負荷の急変時における出力電圧変
動を小さく抑えるための制御方式として、ＰＷＭ（パル
ス幅変調）方式がある。この方式にはいくつかの種類が
あるが、図１１に示す正弦波・三角波ＰＷＭ方式がよく
知られている。なお、図１１において、信号波と搬送波
の振幅比（＝ｅ1／ｅ2）は０．５、搬送波周波数／信号
波周波数は１５．０、Ｅdは直流電源電圧、Ｅa-0はイン
バータの一方の交流出力端子電圧、Ｅb-0は同じく他方
の交流出力端子電圧、Ｅa-bはこれら各端子間の出力電
圧（インバータの交流出力電圧）である。
【０００５】この方式は信号波として正弦波を、搬送波
（キャリア）として三角波を用いて両信号の比較により
主回路スイッチング素子のオン・オフ信号を作り出す方
式であり、単相インバータの場合、出力電圧波形に含ま
れる高調波は搬送波の２倍の周波数成分となる。この結
果、方形波のパルス列からなるインバータ出力電圧波形
を歪みの小さな正弦波にするためのＡＣフィルタが小形
化される。搬送波の周波数は、ＭＯＳＦＥＴ、ＩＧＢＴ
（絶縁ゲートバイポーラトランジスタ）等の高速スイッ
チング素子の出現により数ＫＨｚ〜数十ＫＨｚと高く選
べるため、ＡＣフィルタは極端に小形化され、遅れ時間
も小さくなる。このことはインバータの制御応答時間を
短くすることを可能とし、インバータ直流入力電圧の急
変や負荷の急変時においても出力電圧変動は小さくなる
（「富士時報」１９７８年６月号 Ｐ３０７〜Ｐ３１１
参照）。また、三相インバータにおいては信号波として
台形波を用いる等の方式もあるが、いずれにせよインバ
ータの応答性はよくなり、性能が向上する（「富士時
報」１９９０年６月号 Ｐ３９９〜Ｐ４０５参照）。
（キャリア）として三角波を用いて両信号の比較により
主回路スイッチング素子のオン・オフ信号を作り出す方
式であり、単相インバータの場合、出力電圧波形に含ま
れる高調波は搬送波の２倍の周波数成分となる。この結
果、方形波のパルス列からなるインバータ出力電圧波形
を歪みの小さな正弦波にするためのＡＣフィルタが小形
化される。搬送波の周波数は、ＭＯＳＦＥＴ、ＩＧＢＴ
（絶縁ゲートバイポーラトランジスタ）等の高速スイッ
チング素子の出現により数ＫＨｚ〜数十ＫＨｚと高く選
べるため、ＡＣフィルタは極端に小形化され、遅れ時間
も小さくなる。このことはインバータの制御応答時間を
短くすることを可能とし、インバータ直流入力電圧の急
変や負荷の急変時においても出力電圧変動は小さくなる
（「富士時報」１９７８年６月号 Ｐ３０７〜Ｐ３１１
参照）。また、三相インバータにおいては信号波として
台形波を用いる等の方式もあるが、いずれにせよインバ
ータの応答性はよくなり、性能が向上する（「富士時
報」１９９０年６月号 Ｐ３９９〜Ｐ４０５参照）。
【０００６】次いで、従来のインバータにおける損失低
減のための制御方式を説明する。一般に、高速スイッチ
ング素子は低速スイッチング素子に比べて、スイッチン
グ損失は小さいが飽和電圧（オン電圧）が大きくなる欠
点を持っている。このためインバータ装置の損失が大き
く変換効率が低下するといった問題が生じる。この問題
を解決するため、図１２及び図１３に示す方式が提案さ
れている。この方式は、インバータの主回路を構成する
スイッチング素子として、スイッチング損失は大きいが
飽和電圧が小さな低速スイッチング素子（バイポーラト
ランジスタ６，７）と、スイッチング損失は小さいが飽
和電圧が大きい高速スイッチング素子（ＭＯＳＦＥＴ２
１，２２）とを組み合わせて主回路を構成し、低速スイ
ッチング素子はインバータの出力周波数と同じ周波数
で、高速スイッチング素子はＰＷＭ制御回路で決まる高
周波数で各々スイッチングさせることにより、図１３に
示すような出力電圧ｖ0を作り出す方式である。なお、
図１２において、１８は変圧器、１２，１３，２３，２
４はダイオードである。この結果、インバータの損失
は、全ての素子に高速スイッチング素子を適用した場合
に比べて小さくなり、変換効率が向上する（特開平２−
２１１０６７号公報参照）。
減のための制御方式を説明する。一般に、高速スイッチ
ング素子は低速スイッチング素子に比べて、スイッチン
グ損失は小さいが飽和電圧（オン電圧）が大きくなる欠
点を持っている。このためインバータ装置の損失が大き
く変換効率が低下するといった問題が生じる。この問題
を解決するため、図１２及び図１３に示す方式が提案さ
れている。この方式は、インバータの主回路を構成する
スイッチング素子として、スイッチング損失は大きいが
飽和電圧が小さな低速スイッチング素子（バイポーラト
ランジスタ６，７）と、スイッチング損失は小さいが飽
和電圧が大きい高速スイッチング素子（ＭＯＳＦＥＴ２
１，２２）とを組み合わせて主回路を構成し、低速スイ
ッチング素子はインバータの出力周波数と同じ周波数
で、高速スイッチング素子はＰＷＭ制御回路で決まる高
周波数で各々スイッチングさせることにより、図１３に
示すような出力電圧ｖ0を作り出す方式である。なお、
図１２において、１８は変圧器、１２，１３，２３，２
４はダイオードである。この結果、インバータの損失
は、全ての素子に高速スイッチング素子を適用した場合
に比べて小さくなり、変換効率が向上する（特開平２−
２１１０６７号公報参照）。
【０００７】
（１）多重インバータの構成について
多重インバータの構成法としては、前述したように上下
アーム回路を直流電源の正極と負極間に二つ並列接続し
た単相インバータを複数台用い、各インバータの出力側
に変圧器の一次巻線をそれぞれ接続して各変圧器の二次
巻線を直列接続する方式であるため、以下のような問題
がある。アーム数の増加に伴い、回路構成が複雑にな
る。スイッチング素子の駆動回路の数が増え、高価に
なる。回路構成の複雑化に伴い、組立や試験の費用が
増大する。制御回路が複雑になり、高価になると共に
信頼性が低下する。
アーム回路を直流電源の正極と負極間に二つ並列接続し
た単相インバータを複数台用い、各インバータの出力側
に変圧器の一次巻線をそれぞれ接続して各変圧器の二次
巻線を直列接続する方式であるため、以下のような問題
がある。アーム数の増加に伴い、回路構成が複雑にな
る。スイッチング素子の駆動回路の数が増え、高価に
なる。回路構成の複雑化に伴い、組立や試験の費用が
増大する。制御回路が複雑になり、高価になると共に
信頼性が低下する。
【０００８】また、多重化により低次の高調波を除去で
きるので、インバータ出力電圧波形を歪みの小さな正弦
波にするためのＡＣフィルタを小形化することはできる
が、各インバータのスイッチング素子は装置の出力周波
数で動作しているため、応答性の改善には限度があり、
出力周波数１サイクル以内での応答性は得られない。
きるので、インバータ出力電圧波形を歪みの小さな正弦
波にするためのＡＣフィルタを小形化することはできる
が、各インバータのスイッチング素子は装置の出力周波
数で動作しているため、応答性の改善には限度があり、
出力周波数１サイクル以内での応答性は得られない。
【０００９】
（２）出力性能改善のための制御方式について
出力性能を改善するための制御方式として、図１１に示
した正弦波・三角波ＰＷＭ方式があるが、この方式では
インバータ主回路に使用するスイッチング素子を全て高
速スイッチング素子にする必要がある。高速スイッチン
グ素子は、スイッチング速度が速くスイッチング損失は
小さいが、導通時の電圧降下が大きく、オン損失が大き
くなって変換効率が低下するという問題がある。従っ
て、特に大容量のインバータ装置においては、ランニン
グコストが増大するという問題が生じる。
した正弦波・三角波ＰＷＭ方式があるが、この方式では
インバータ主回路に使用するスイッチング素子を全て高
速スイッチング素子にする必要がある。高速スイッチン
グ素子は、スイッチング速度が速くスイッチング損失は
小さいが、導通時の電圧降下が大きく、オン損失が大き
くなって変換効率が低下するという問題がある。従っ
て、特に大容量のインバータ装置においては、ランニン
グコストが増大するという問題が生じる。
【００１０】（３）損失低減のための制御方式について
図１２及び図１３に示した方式では、低速スイッチング
素子の低オン損失特性と高速スイッチング素子の高速性
の特長を引き出しており、図１１に示した方式に比べて
損失が低下する。しかし、高速スイッチング素子を通過
する電流は負荷電流相当となるため、大容量化のために
は高速スイッチング素子の電流容量と経済性の点で不都
合がある。すなわち、一般に高速スイッチングは低速ス
イッチング素子に比べて高価であり、また、大電流化し
にくい特質があるためである。
素子の低オン損失特性と高速スイッチング素子の高速性
の特長を引き出しており、図１１に示した方式に比べて
損失が低下する。しかし、高速スイッチング素子を通過
する電流は負荷電流相当となるため、大容量化のために
は高速スイッチング素子の電流容量と経済性の点で不都
合がある。すなわち、一般に高速スイッチングは低速ス
イッチング素子に比べて高価であり、また、大電流化し
にくい特質があるためである。
【００１１】本発明は上記種々の問題を解決するために
なされたもので、その目的とするところは、回路構成の
簡略化、低価格化、信頼性の向上等を可能にし、また、
変換器の発生損失の減少、変換効率の向上及び高速応答
による出力性能の向上を可能にしたインバータを提供す
ることにある。
なされたもので、その目的とするところは、回路構成の
簡略化、低価格化、信頼性の向上等を可能にし、また、
変換器の発生損失の減少、変換効率の向上及び高速応答
による出力性能の向上を可能にしたインバータを提供す
ることにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、スイッチング素子とダイオードとを
逆並列接続してなるアームを二つ直列接続して上下アー
ム回路を構成し、この上下アーム回路を直流電源の正極
と負極との間にＮ（Ｎは３以上の整数）個並列接続し、
第１の上下アーム回路の直列接続点には（Ｎ−１）個の
変圧器の一次巻線の各一端を接続し、第２から第Ｎの上
下アーム回路の直列接続点には前記各変圧器の一次巻線
の各他端をそれぞれ接続し、各変圧器の二次巻線を直列
接続したものである。
め、第１の発明は、スイッチング素子とダイオードとを
逆並列接続してなるアームを二つ直列接続して上下アー
ム回路を構成し、この上下アーム回路を直流電源の正極
と負極との間にＮ（Ｎは３以上の整数）個並列接続し、
第１の上下アーム回路の直列接続点には（Ｎ−１）個の
変圧器の一次巻線の各一端を接続し、第２から第Ｎの上
下アーム回路の直列接続点には前記各変圧器の一次巻線
の各他端をそれぞれ接続し、各変圧器の二次巻線を直列
接続したものである。
【００１３】第２の発明は、上記第１の上下アーム回路
はインバータ出力の基本波周波数の半周期ごとに正極側
及び負極側のスイッチング素子を交互にオン・オフさ
せ、第２から第Ｎの上下アーム回路のスイッチング素子
は、それぞれ第１の上下アーム回路の直列接続点と第２
から第Ｎの上下アーム回路の直列接続点との各々の差電
圧として、周波数がインバータの出力周波数と等しく、
かつそれぞれが特定の位相差を保ちつつ、パルス幅制御
された方形波交流電圧となるようにオン・オフ制御を行
うものである。
はインバータ出力の基本波周波数の半周期ごとに正極側
及び負極側のスイッチング素子を交互にオン・オフさ
せ、第２から第Ｎの上下アーム回路のスイッチング素子
は、それぞれ第１の上下アーム回路の直列接続点と第２
から第Ｎの上下アーム回路の直列接続点との各々の差電
圧として、周波数がインバータの出力周波数と等しく、
かつそれぞれが特定の位相差を保ちつつ、パルス幅制御
された方形波交流電圧となるようにオン・オフ制御を行
うものである。
【００１４】第３の発明は、スイッチング素子とダイオ
ードとを逆並列接続してなるアームを二つ直列接続して
上下アーム回路を構成し、この上下アーム回路を直流電
源の正極と負極との間にＮ（Ｎは３以上の整数）個並列
接続し、第１の上下アーム回路の直列接続点には（Ｎ−
１）個の変圧器の一次巻線の各一端を接続し、第２から
第Ｎの上下アーム回路の直列接続点には前記各変圧器の
一次巻線の各他端をそれぞれ接続し、各変圧器の二次巻
線を直列接続すると共に、Ｎ個の上下アーム回路のうち
１個の上下アーム回路を構成するスイッチング素子とし
て、他の上下アーム回路を構成するスイッチング素子よ
りもスイッチング損失の少ない高速スイッチング素子を
用いるものである。
ードとを逆並列接続してなるアームを二つ直列接続して
上下アーム回路を構成し、この上下アーム回路を直流電
源の正極と負極との間にＮ（Ｎは３以上の整数）個並列
接続し、第１の上下アーム回路の直列接続点には（Ｎ−
１）個の変圧器の一次巻線の各一端を接続し、第２から
第Ｎの上下アーム回路の直列接続点には前記各変圧器の
一次巻線の各他端をそれぞれ接続し、各変圧器の二次巻
線を直列接続すると共に、Ｎ個の上下アーム回路のうち
１個の上下アーム回路を構成するスイッチング素子とし
て、他の上下アーム回路を構成するスイッチング素子よ
りもスイッチング損失の少ない高速スイッチング素子を
用いるものである。
【００１５】第４の発明は、スイッチング素子とダイオ
ードとを逆並列接続してなるアームを二つ直列接続して
上下アーム回路を構成し、この上下アーム回路を直流電
源の正極と負極との間にＮ（Ｎは３以上の整数）個並列
接続し、第１の上下アーム回路の直列接続点には（Ｎ−
１）個の変圧器の一次巻線の各一端を接続し、第２から
第Ｎの上下アーム回路の直列接続点には前記各変圧器の
一次巻線の各他端をそれぞれ接続し、各変圧器の二次巻
線を直列接続し、第１の上下アーム回路はインバータ出
力の基本波周波数の半周期ごとに正極側及び負極側のス
イッチング素子を交互にオン・オフさせ、第２から第
（Ｎ−１）の上下アーム回路のスイッチング素子は、そ
れぞれ第１の上下アーム回路の直列接続点と第２から第
（Ｎ−１）の上下アーム回路の直列接続点との各々の差
電圧として、周波数がインバータの出力周波数と等し
く、かつお互いが特定の位相差を保ちつつ、パルス幅制
御された方形波交流電圧となるようにオン・オフ制御を
行い、かつ、第Ｎの上下アーム回路のスイッチング素子
は、基準正弦波から第１の上下アーム回路の直列接続点
と第２から第（Ｎ−１）の上下アーム回路の直列接続点
とのそれぞれの間に接続した変圧器の二次巻線電圧の和
を差し引いた制御信号を用いてパルス幅変調制御するも
のである。
ードとを逆並列接続してなるアームを二つ直列接続して
上下アーム回路を構成し、この上下アーム回路を直流電
源の正極と負極との間にＮ（Ｎは３以上の整数）個並列
接続し、第１の上下アーム回路の直列接続点には（Ｎ−
１）個の変圧器の一次巻線の各一端を接続し、第２から
第Ｎの上下アーム回路の直列接続点には前記各変圧器の
一次巻線の各他端をそれぞれ接続し、各変圧器の二次巻
線を直列接続し、第１の上下アーム回路はインバータ出
力の基本波周波数の半周期ごとに正極側及び負極側のス
イッチング素子を交互にオン・オフさせ、第２から第
（Ｎ−１）の上下アーム回路のスイッチング素子は、そ
れぞれ第１の上下アーム回路の直列接続点と第２から第
（Ｎ−１）の上下アーム回路の直列接続点との各々の差
電圧として、周波数がインバータの出力周波数と等し
く、かつお互いが特定の位相差を保ちつつ、パルス幅制
御された方形波交流電圧となるようにオン・オフ制御を
行い、かつ、第Ｎの上下アーム回路のスイッチング素子
は、基準正弦波から第１の上下アーム回路の直列接続点
と第２から第（Ｎ−１）の上下アーム回路の直列接続点
とのそれぞれの間に接続した変圧器の二次巻線電圧の和
を差し引いた制御信号を用いてパルス幅変調制御するも
のである。
【００１６】第５の発明は、Ｎ（Ｎは２以上の整数）台
のインバータの出力側に変圧器の一次巻線をそれぞれ接
続し、これらの変圧器の二次巻線を直列接続してなる多
重インバータにおいて、１台のインバータには他の（Ｎ
−１）台のインバータに使用するスイッチング素子より
もスイッチング損失の小さな高速スイッチング素子を使
用するものである。
のインバータの出力側に変圧器の一次巻線をそれぞれ接
続し、これらの変圧器の二次巻線を直列接続してなる多
重インバータにおいて、１台のインバータには他の（Ｎ
−１）台のインバータに使用するスイッチング素子より
もスイッチング損失の小さな高速スイッチング素子を使
用するものである。
【００１７】第６の発明は、Ｎ（Ｎは２以上の整数）台
のインバータの出力側に変圧器の一次巻線をそれぞれ接
続し、これらの変圧器の二次巻線を直列接続してなる多
重インバータにおいて、（Ｎ−１）台のインバータはイ
ンバータ装置出力の基本波周波数により動作させ、１台
のインバータは基準正弦波から（Ｎ−１）台のインバー
タの出力変圧器の二次巻線電圧の和を差し引いた制御信
号を用いてパルス幅変調制御するものである。
のインバータの出力側に変圧器の一次巻線をそれぞれ接
続し、これらの変圧器の二次巻線を直列接続してなる多
重インバータにおいて、（Ｎ−１）台のインバータはイ
ンバータ装置出力の基本波周波数により動作させ、１台
のインバータは基準正弦波から（Ｎ−１）台のインバー
タの出力変圧器の二次巻線電圧の和を差し引いた制御信
号を用いてパルス幅変調制御するものである。
【００１８】第７の発明は、Ｎ（Ｎは２以上の整数）台
のインバータの出力側を直列接続してなる多重インバー
タにおいて、１台のインバータには他の（Ｎ−１）台の
インバータに使用するスイッチング素子よりもスイッチ
ング損失の小さな高速スイッチング素子を使用するもの
である。
のインバータの出力側を直列接続してなる多重インバー
タにおいて、１台のインバータには他の（Ｎ−１）台の
インバータに使用するスイッチング素子よりもスイッチ
ング損失の小さな高速スイッチング素子を使用するもの
である。
【００１９】第８の発明は、Ｎ（Ｎは２以上の整数）台
のインバータの出力側を直列接続してなる多重インバー
タにおいて、（Ｎ−１）台のインバータはインバータ装
置出力の基本波周波数により動作させ、１台のインバー
タは基準正弦波から（Ｎ−１）台のインバータの出力電
圧の和を差し引いた制御信号を用いてパルス幅変調制御
するものである。
のインバータの出力側を直列接続してなる多重インバー
タにおいて、（Ｎ−１）台のインバータはインバータ装
置出力の基本波周波数により動作させ、１台のインバー
タは基準正弦波から（Ｎ−１）台のインバータの出力電
圧の和を差し引いた制御信号を用いてパルス幅変調制御
するものである。
【００２０】
【作用】第１及び第２の発明によれば、多重インバータ
を構成するアーム数が従来より減少するにも関わらず、
変圧器の二次巻線からは従来と同様の交流電圧波形が得
られる。また、インバータ主回路やスイッチング素子の
駆動回路等の構成を簡略化することができる。
を構成するアーム数が従来より減少するにも関わらず、
変圧器の二次巻線からは従来と同様の交流電圧波形が得
られる。また、インバータ主回路やスイッチング素子の
駆動回路等の構成を簡略化することができる。
【００２１】第３及び第４の発明によれば、飽和電圧は
大きいがスイッチング損失が小さい高速スイッチング素
子にて構成された上下アーム回路を流れる電流は負荷電
流の一部となり、図１１ないし図１３に示した従来技術
に比べ発生損失が少なくなって変換効率が向上する。ま
た、高速スイッチング素子にて構成された上下アーム回
路が高周波で動作可能なため、インバータの直流入力電
圧の急変時や負荷急変時の出力電圧変動を小さく抑える
ことができる。
大きいがスイッチング損失が小さい高速スイッチング素
子にて構成された上下アーム回路を流れる電流は負荷電
流の一部となり、図１１ないし図１３に示した従来技術
に比べ発生損失が少なくなって変換効率が向上する。ま
た、高速スイッチング素子にて構成された上下アーム回
路が高周波で動作可能なため、インバータの直流入力電
圧の急変時や負荷急変時の出力電圧変動を小さく抑える
ことができる。
【００２２】第５及び第６の発明によれば、高速スイッ
チング素子にて構成されたインバータを流れる電流は負
荷電流の一部となり、従来のように全てのスイッチング
素子を高速スイッチング素子としたインバータを多重接
続する場合や図１２に示したインバータを多重接続する
場合に比べて発生損失が少なくなり、変換効率が向上す
る。また、高速スイッチング素子にて構成されたインバ
ータが高周波で動作可能なため、インバータの直流入力
電圧の急変時や負荷急変時の出力電圧変動を小さく抑え
ることができる。
チング素子にて構成されたインバータを流れる電流は負
荷電流の一部となり、従来のように全てのスイッチング
素子を高速スイッチング素子としたインバータを多重接
続する場合や図１２に示したインバータを多重接続する
場合に比べて発生損失が少なくなり、変換効率が向上す
る。また、高速スイッチング素子にて構成されたインバ
ータが高周波で動作可能なため、インバータの直流入力
電圧の急変時や負荷急変時の出力電圧変動を小さく抑え
ることができる。
【００２３】第７及び第８の発明によれば、全てのスイ
ッチング素子を高速スイッチング素子としたインバータ
を用いる場合（図１１）や図１２に示したインバータを
多重接続する場合に比べて発生損失が少なくなり、変換
効率が向上する。また、高速スイッチング素子にて構成
されたインバータが高周波で動作可能なため、インバー
タの直流入力電圧の急変時や負荷急変時の出力電圧変動
を小さく抑えることができる。
ッチング素子を高速スイッチング素子としたインバータ
を用いる場合（図１１）や図１２に示したインバータを
多重接続する場合に比べて発生損失が少なくなり、変換
効率が向上する。また、高速スイッチング素子にて構成
されたインバータが高周波で動作可能なため、インバー
タの直流入力電圧の急変時や負荷急変時の出力電圧変動
を小さく抑えることができる。
【００２４】
【実施例】以下、図に沿って本発明の実施例を説明す
る。図１は第１の発明の一実施例の主回路構成を示すも
ので、図９または図１２と同一の構成要素には同一の番
号を付してある。図１において、スイッチング素子とし
てのバイポーラトランジスタ２〜７とダイオード８〜１
３とを逆並列接続したアームを二つ直列接続して上下ア
ーム回路を構成し、この上下アーム回路を直流電源１の
正極と負極間に３個並列接続すると共に、第１の上下ア
ーム回路の直列接続点（トランジスタ６のエミッタとト
ランジスタ７のコレクタとの接続点）には変圧器１４，
１５の一次巻線の一端が、また、第２の上下アーム回路
の直列接続点（トランジスタ４のエミッタとトランジス
タ５のコレクタとの接続点）には変圧器１５の一次巻線
の他端が、第３の上下アーム回路の直列接続点（トラン
ジスタ２のエミッタとトランジスタ３のコレクタとの接
続点）には変圧器１４の一次巻線の他端が接続されてい
る。更に、変圧器１４，１５の二次巻線は直列接続さ
れ、ＡＣフィルタ１６を介して負荷１７に接続されてい
る。
る。図１は第１の発明の一実施例の主回路構成を示すも
ので、図９または図１２と同一の構成要素には同一の番
号を付してある。図１において、スイッチング素子とし
てのバイポーラトランジスタ２〜７とダイオード８〜１
３とを逆並列接続したアームを二つ直列接続して上下ア
ーム回路を構成し、この上下アーム回路を直流電源１の
正極と負極間に３個並列接続すると共に、第１の上下ア
ーム回路の直列接続点（トランジスタ６のエミッタとト
ランジスタ７のコレクタとの接続点）には変圧器１４，
１５の一次巻線の一端が、また、第２の上下アーム回路
の直列接続点（トランジスタ４のエミッタとトランジス
タ５のコレクタとの接続点）には変圧器１５の一次巻線
の他端が、第３の上下アーム回路の直列接続点（トラン
ジスタ２のエミッタとトランジスタ３のコレクタとの接
続点）には変圧器１４の一次巻線の他端が接続されてい
る。更に、変圧器１４，１５の二次巻線は直列接続さ
れ、ＡＣフィルタ１６を介して負荷１７に接続されてい
る。
【００２５】次に、図２は第２の発明の一実施例の制御
回路を示すブロック図である。なお、この制御回路によ
る以下の制御方法を図１の主回路に適用すれば好適であ
るが、図１の主回路の制御方法は、図２の制御回路によ
るものに何ら限定されない。
回路を示すブロック図である。なお、この制御回路によ
る以下の制御方法を図１の主回路に適用すれば好適であ
るが、図１の主回路の制御方法は、図２の制御回路によ
るものに何ら限定されない。
【００２６】図２において、電圧検出回路５１にはイン
バータ出力電圧（Ｖ0）が入力され、その出力信号と電
圧設定器５３の出力信号とは加算器５２において図示の
符号により加算される。加算器５２の出力信号はＰＩ調
節器５４に入力され、その出力信号は位相器５５，５８
の各一方の入力端子に入力されている。一方、発振回路
５６の出力信号が、位相器５５の他方の入力端子と位相
シフター５７及びパルス分配回路５９に入力され、位相
シフター５７の出力信号は位相器５８の他方の入力端子
に入力されている。そして、位相器５５，５８の出力信
号は発振回路５６の出力信号と共にパルス分配回路５９
に入力されている。
バータ出力電圧（Ｖ0）が入力され、その出力信号と電
圧設定器５３の出力信号とは加算器５２において図示の
符号により加算される。加算器５２の出力信号はＰＩ調
節器５４に入力され、その出力信号は位相器５５，５８
の各一方の入力端子に入力されている。一方、発振回路
５６の出力信号が、位相器５５の他方の入力端子と位相
シフター５７及びパルス分配回路５９に入力され、位相
シフター５７の出力信号は位相器５８の他方の入力端子
に入力されている。そして、位相器５５，５８の出力信
号は発振回路５６の出力信号と共にパルス分配回路５９
に入力されている。
【００２７】なお、パルス分配回路５９の出力信号Ｄ〜
Ｆはそれぞれ図１のトランジスタ２，４，６用のオン・
オフ信号となる。一方、トランジスタ３，５，７用のオ
ン・オフ信号は上記出力信号Ｄ〜Ｆの反転信号である
が、これらを得るための回路構成は図示を省略してあ
る。ここで、図２の制御回路は、インバータの出力電圧
Ｖ0を一定値に制御する、いわゆる定電圧制御回路を構
成している。
Ｆはそれぞれ図１のトランジスタ２，４，６用のオン・
オフ信号となる。一方、トランジスタ３，５，７用のオ
ン・オフ信号は上記出力信号Ｄ〜Ｆの反転信号である
が、これらを得るための回路構成は図示を省略してあ
る。ここで、図２の制御回路は、インバータの出力電圧
Ｖ0を一定値に制御する、いわゆる定電圧制御回路を構
成している。
【００２８】本実施例における各部の動作波形を図３に
示す。発振回路５６の出力信号はパルス分配回路５９を
通して直接、トランジスタ６（７）用のオン・オフ信号
となる。ＰＩ調節器５４は、インバータの出力電圧を一
定値に制御するために、電圧検出回路５１の出力信号と
電圧設定器５３の出力信号との偏差が零となるような制
御信号ｖcを作り出すためのもので、この制御信号ｖcと
位相器５５，５８内で作られる鋸歯状波信号１，２をそ
れぞれ比較して、Ｂ点及びＣ点の信号を作り出してい
る。そして、これらの信号は各々パルス分配回路５９を
通してトランジスタ２，４（３，５）用のオン・オフ信
号となる。この時、Ｂ点とＣ点のオン信号の幅θは、鋸
歯状波信号１，２と制御信号ｖcとを比較して決められ
る。また、Ｂ点とＣ点のオン信号の位相差φは、位相シ
フター５７により決められるものである。
示す。発振回路５６の出力信号はパルス分配回路５９を
通して直接、トランジスタ６（７）用のオン・オフ信号
となる。ＰＩ調節器５４は、インバータの出力電圧を一
定値に制御するために、電圧検出回路５１の出力信号と
電圧設定器５３の出力信号との偏差が零となるような制
御信号ｖcを作り出すためのもので、この制御信号ｖcと
位相器５５，５８内で作られる鋸歯状波信号１，２をそ
れぞれ比較して、Ｂ点及びＣ点の信号を作り出してい
る。そして、これらの信号は各々パルス分配回路５９を
通してトランジスタ２，４（３，５）用のオン・オフ信
号となる。この時、Ｂ点とＣ点のオン信号の幅θは、鋸
歯状波信号１，２と制御信号ｖcとを比較して決められ
る。また、Ｂ点とＣ点のオン信号の位相差φは、位相シ
フター５７により決められるものである。
【００２９】上記構成により、第１の上下アーム回路で
はインバータ出力電圧の基本波周波数の半周期ごとに正
極側と負極側のトランジスタ６，７を交互にオン・オフ
させ、第２と第３の上下アーム回路のトランジスタにつ
いては、それぞれ第１の上下アーム回路の直列接続点と
第２と第３の上下アーム回路の直列接続点とのそれぞれ
の差電圧として、周波数がインバータの出力周波数と等
しく、かつそれぞれが特定の位相差を保ちつつパルス幅
制御された方形波交流電圧となるように信号Ｄ，Ｅ及び
これらの反転信号によってオン・オフ制御を行うことに
より、変圧器１４，１５の二次巻線の直列接続部には、
図３に示すような多重接続波形Ｖ0が得られる。この波
形は、図１０に示した従来技術における出力電圧波形ｖ
0と同じであり、電圧波形Ｖ0は、更にＡＣフィルタ１６
を通して波形歪みの小さな正弦波となり負荷１７に供給
される。
はインバータ出力電圧の基本波周波数の半周期ごとに正
極側と負極側のトランジスタ６，７を交互にオン・オフ
させ、第２と第３の上下アーム回路のトランジスタにつ
いては、それぞれ第１の上下アーム回路の直列接続点と
第２と第３の上下アーム回路の直列接続点とのそれぞれ
の差電圧として、周波数がインバータの出力周波数と等
しく、かつそれぞれが特定の位相差を保ちつつパルス幅
制御された方形波交流電圧となるように信号Ｄ，Ｅ及び
これらの反転信号によってオン・オフ制御を行うことに
より、変圧器１４，１５の二次巻線の直列接続部には、
図３に示すような多重接続波形Ｖ0が得られる。この波
形は、図１０に示した従来技術における出力電圧波形ｖ
0と同じであり、電圧波形Ｖ0は、更にＡＣフィルタ１６
を通して波形歪みの小さな正弦波となり負荷１７に供給
される。
【００３０】以上のように図１及び図２の実施例によれ
ば、図９に示したような従来技術よりも少ないアーム数
で変圧器１４，１５の二次巻線に従来と同様の交流電圧
波形を得ることができる。なお、第１及び第２の発明に
おいて、並列接続される上下アーム回路の数は、３以上
の任意の整数であればよい。
ば、図９に示したような従来技術よりも少ないアーム数
で変圧器１４，１５の二次巻線に従来と同様の交流電圧
波形を得ることができる。なお、第１及び第２の発明に
おいて、並列接続される上下アーム回路の数は、３以上
の任意の整数であればよい。
【００３１】次に、第３の発明の一実施例を、図４を参
照しつつ説明する。図において、多重インバータのスイ
ッチング素子としてはバイポーラトランジスタ２〜７と
ＭＯＳＦＥＴ２１，２２とが使用されている。これらの
スイッチング素子は、それぞれダイオード８〜１３、２
３，２４と逆並列接続されてアームを構成し、更にこれ
らのアームを二つ直列接続した上下アーム回路が、直流
電源１の正極と負極間に４個並列接続される。
照しつつ説明する。図において、多重インバータのスイ
ッチング素子としてはバイポーラトランジスタ２〜７と
ＭＯＳＦＥＴ２１，２２とが使用されている。これらの
スイッチング素子は、それぞれダイオード８〜１３、２
３，２４と逆並列接続されてアームを構成し、更にこれ
らのアームを二つ直列接続した上下アーム回路が、直流
電源１の正極と負極間に４個並列接続される。
【００３２】第１の上下アーム回路の直列接続点（トラ
ンジスタ６のエミッタとトランジスタ７のコレクタとの
接続点）には変圧器１４，１５，１８の一次巻線の一端
が接続されている。また、第２の上下アーム回路の直列
接続点（トランジスタ４のエミッタとトランジスタ５の
コレクタとの接続点）には変圧器１５の一次巻線の他端
が接続され、第３の上下アーム回路の直列接続点（トラ
ンジスタ２のエミッタとトランジスタ３のコレクタとの
接続点）には変圧器１４の一次巻線の他端が接続され、
第４の上下アーム回路の直列接続点（ＭＯＳＦＥＴ２１
のソースとＭＯＳＦＥＴ２２のドレインとの接続点）に
は変圧器１８の一次巻線の他端がそれぞれ接続されてい
る。また、変圧器１４，１５，１８の二次巻線は直列接
続され、ＡＣフィルタ１６を介して負荷１７に接続され
ている。すなわち、この発明では、４個の上下アーム回
路のうち１個の上下アーム回路のスイッチング素子とし
て、他の上下アーム回路のスイッチング素子であるバイ
ポーラトランジスタに比べて飽和電圧は大きいがスイッ
チング損失の小さいＭＯＳＦＥＴが使用されている。
ンジスタ６のエミッタとトランジスタ７のコレクタとの
接続点）には変圧器１４，１５，１８の一次巻線の一端
が接続されている。また、第２の上下アーム回路の直列
接続点（トランジスタ４のエミッタとトランジスタ５の
コレクタとの接続点）には変圧器１５の一次巻線の他端
が接続され、第３の上下アーム回路の直列接続点（トラ
ンジスタ２のエミッタとトランジスタ３のコレクタとの
接続点）には変圧器１４の一次巻線の他端が接続され、
第４の上下アーム回路の直列接続点（ＭＯＳＦＥＴ２１
のソースとＭＯＳＦＥＴ２２のドレインとの接続点）に
は変圧器１８の一次巻線の他端がそれぞれ接続されてい
る。また、変圧器１４，１５，１８の二次巻線は直列接
続され、ＡＣフィルタ１６を介して負荷１７に接続され
ている。すなわち、この発明では、４個の上下アーム回
路のうち１個の上下アーム回路のスイッチング素子とし
て、他の上下アーム回路のスイッチング素子であるバイ
ポーラトランジスタに比べて飽和電圧は大きいがスイッ
チング損失の小さいＭＯＳＦＥＴが使用されている。
【００３３】図５は第４の発明の一実施例の制御回路を
示すブロック図である。なお、図２と同一の構成要素に
は同一番号を付して詳述を省略し、以下、異なる部分を
中心に説明する。この制御回路では、発振回路５６の出
力信号が位相シフター５７の他に正弦波発生回路６０に
も加えられ、その出力である正弦波とＰＩ調節器５４の
出力信号とが掛算器６１に入力されている。掛算器６１
の出力信号は、ＰＩ調節器５４の出力信号及び位相器５
５，５８の出力信号と共に信号演算回路６２に入力され
ている。更に、信号演算回路６２の出力信号は三角波発
生回路６３の出力である三角波と共に変調器６４に入力
され、その出力信号がパルス分配回路５９に入力されて
いる。
示すブロック図である。なお、図２と同一の構成要素に
は同一番号を付して詳述を省略し、以下、異なる部分を
中心に説明する。この制御回路では、発振回路５６の出
力信号が位相シフター５７の他に正弦波発生回路６０に
も加えられ、その出力である正弦波とＰＩ調節器５４の
出力信号とが掛算器６１に入力されている。掛算器６１
の出力信号は、ＰＩ調節器５４の出力信号及び位相器５
５，５８の出力信号と共に信号演算回路６２に入力され
ている。更に、信号演算回路６２の出力信号は三角波発
生回路６３の出力である三角波と共に変調器６４に入力
され、その出力信号がパルス分配回路５９に入力されて
いる。
【００３４】パルス分配回路５９の出力信号Ｄ〜Ｆはそ
れぞれ図４のバイポーラトランジスタ２，４，６用のオ
ン・オフ信号となり、また、出力信号ＨはＭＯＳＦＥＴ
２１用のオン・オフ信号となる。なお、バイポーラトラ
ンジスタ３，５，７用のオン・オフ信号は信号Ｄ〜Ｆの
反転信号であり、また、ＭＯＳＦＥＴ２２用のオン・オ
フ信号は信号Ｈの反転信号であるが、これらを得るため
の回路構成は図示を省略してある。なお、この制御回路
も、インバータの出力電圧Ｖ0を一定値に制御するいわ
ゆる定電圧制御回路である。
れぞれ図４のバイポーラトランジスタ２，４，６用のオ
ン・オフ信号となり、また、出力信号ＨはＭＯＳＦＥＴ
２１用のオン・オフ信号となる。なお、バイポーラトラ
ンジスタ３，５，７用のオン・オフ信号は信号Ｄ〜Ｆの
反転信号であり、また、ＭＯＳＦＥＴ２２用のオン・オ
フ信号は信号Ｈの反転信号であるが、これらを得るため
の回路構成は図示を省略してある。なお、この制御回路
も、インバータの出力電圧Ｖ0を一定値に制御するいわ
ゆる定電圧制御回路である。
【００３５】次いで、この実施例の動作を図６を参照し
つつ説明する。なお、バイポーラトランジスタ２〜７用
のオン・オフ信号を生成する部分については図１及び図
２の実施例と同様であるため、重複を避けるために説明
を省略する。本実施例において、ＭＯＳＦＥＴ２１，２
２用のオン・オフ信号は、基準正弦波から変圧器１４，
１５の二次巻線電圧の和を差し引いた信号波（制御信
号）と、搬送波としての三角波を変調器６４により比較
して生成される。具体的には、正弦波発生回路６０の出
力信号とＰＩ調節器５４の出力信号とを掛算器６１で掛
算することにより基準正弦波を生成し、この基準正弦波
とＰＩ調節器５４の出力信号と位相器５５，５８の出力
信号とから、信号演算回路６２によって図６に示す信号
波が演算される。この信号波は変調器６４により三角波
発生回路６３からの三角波と比較されてＭＯＳＦＥＴ用
オン・オフ信号Ｇとなり、パルス分配回路５９を介し信
号Ｈ及びその反転信号としてＭＯＳＦＥＴ２１，２２に
供給される。
つつ説明する。なお、バイポーラトランジスタ２〜７用
のオン・オフ信号を生成する部分については図１及び図
２の実施例と同様であるため、重複を避けるために説明
を省略する。本実施例において、ＭＯＳＦＥＴ２１，２
２用のオン・オフ信号は、基準正弦波から変圧器１４，
１５の二次巻線電圧の和を差し引いた信号波（制御信
号）と、搬送波としての三角波を変調器６４により比較
して生成される。具体的には、正弦波発生回路６０の出
力信号とＰＩ調節器５４の出力信号とを掛算器６１で掛
算することにより基準正弦波を生成し、この基準正弦波
とＰＩ調節器５４の出力信号と位相器５５，５８の出力
信号とから、信号演算回路６２によって図６に示す信号
波が演算される。この信号波は変調器６４により三角波
発生回路６３からの三角波と比較されてＭＯＳＦＥＴ用
オン・オフ信号Ｇとなり、パルス分配回路５９を介し信
号Ｈ及びその反転信号としてＭＯＳＦＥＴ２１，２２に
供給される。
【００３６】すなわち、トランジスタ６，７を有する第
１の上下アーム回路はインバータ出力の基本波周波数の
半周期ごとに正極側及び負極側のトランジスタ６，７を
交互にオン・オフさせ、第２及び第３の上下アーム回路
のトランジスタ４，５及び２，３は、それぞれ第１の上
下アーム回路の直列接続点と第２及び第３の上下アーム
回路の直列接続点とのそれぞれの差電圧として、周波数
がインバータの出力周波数と等しく、かつお互いが特定
の位相差を保ちつつパルス幅制御された方形波交流電圧
となるようにオン・オフ制御を行う。
１の上下アーム回路はインバータ出力の基本波周波数の
半周期ごとに正極側及び負極側のトランジスタ６，７を
交互にオン・オフさせ、第２及び第３の上下アーム回路
のトランジスタ４，５及び２，３は、それぞれ第１の上
下アーム回路の直列接続点と第２及び第３の上下アーム
回路の直列接続点とのそれぞれの差電圧として、周波数
がインバータの出力周波数と等しく、かつお互いが特定
の位相差を保ちつつパルス幅制御された方形波交流電圧
となるようにオン・オフ制御を行う。
【００３７】更に、ＭＯＳＦＥＴ２１，２２を有する第
４の上下アーム回路については、基準正弦波から、第１
の上下アーム回路の直列接続点と第２及び第３の上下ア
ーム回路の直列接続点とのそれぞれの間に接続した変圧
器の二次巻線電圧の和を差し引いた制御信号を用いてパ
ルス幅変調制御することにより、図６に示す出力電圧波
形Ｖ0を得る。この電圧波形は、更にＡＣフィルタ１６
を通して波形歪みの小さな正弦波となり、負荷１７に供
給される。なお、第３及び第４の発明においても、並列
接続される上下アーム回路の数は３以上の任意の整数で
よい。
４の上下アーム回路については、基準正弦波から、第１
の上下アーム回路の直列接続点と第２及び第３の上下ア
ーム回路の直列接続点とのそれぞれの間に接続した変圧
器の二次巻線電圧の和を差し引いた制御信号を用いてパ
ルス幅変調制御することにより、図６に示す出力電圧波
形Ｖ0を得る。この電圧波形は、更にＡＣフィルタ１６
を通して波形歪みの小さな正弦波となり、負荷１７に供
給される。なお、第３及び第４の発明においても、並列
接続される上下アーム回路の数は３以上の任意の整数で
よい。
【００３８】次に、図７は第５及び第６の発明の一実施
例を示している。すなわちこれらの発明は、インバータ
をＮ（Ｎは２以上の整数）台用い、各インバータの出力
側にはそれぞれ変圧器の一次巻線を接続し、各変圧器の
二次巻線を直列接続した多重インバータにおいて、１台
のインバータには他の（Ｎ−１）台のインバータに使用
するスイッチング素子よりもスイッチング損失の小さな
高速スイッチング素子を使用すると共に、前記１台のイ
ンバータは基準正弦波から前記（Ｎ−１）台のインバー
タの出力変圧器の二次巻線電圧の和を差し引いた制御信
号を用いてＰＷＭ制御し、また、前記（Ｎ−１）台のイ
ンバータは、インバータ装置出力の基本波周波数で動作
させるようにしたものである。
例を示している。すなわちこれらの発明は、インバータ
をＮ（Ｎは２以上の整数）台用い、各インバータの出力
側にはそれぞれ変圧器の一次巻線を接続し、各変圧器の
二次巻線を直列接続した多重インバータにおいて、１台
のインバータには他の（Ｎ−１）台のインバータに使用
するスイッチング素子よりもスイッチング損失の小さな
高速スイッチング素子を使用すると共に、前記１台のイ
ンバータは基準正弦波から前記（Ｎ−１）台のインバー
タの出力変圧器の二次巻線電圧の和を差し引いた制御信
号を用いてＰＷＭ制御し、また、前記（Ｎ−１）台のイ
ンバータは、インバータ装置出力の基本波周波数で動作
させるようにしたものである。
【００３９】図７において、直流電源１の出力側には３
台のインバータ３１，３２，３３が並列に接続され、各
インバータ３１，３２，３３の出力側にはそれぞれ変圧
器１４，１５，１８の一次巻線が接続されている。ま
た、各変圧器１４，１５，１８の二次巻線は直列接続さ
れた後、ＡＣフィルタ１６を介して負荷１７に接続され
ている。ここで、インバータ３１，３２はスイッチング
素子としてバイポーラトランジスタを用いたトランジス
タインバータとして構成され、インバータ３３はバイポ
ーラトランジスタよりもスイッチング損失の小さな高速
スイッチング素子であるＭＯＳＦＥＴを用いたＭＯＳＦ
ＥＴインバータとして構成されている。
台のインバータ３１，３２，３３が並列に接続され、各
インバータ３１，３２，３３の出力側にはそれぞれ変圧
器１４，１５，１８の一次巻線が接続されている。ま
た、各変圧器１４，１５，１８の二次巻線は直列接続さ
れた後、ＡＣフィルタ１６を介して負荷１７に接続され
ている。ここで、インバータ３１，３２はスイッチング
素子としてバイポーラトランジスタを用いたトランジス
タインバータとして構成され、インバータ３３はバイポ
ーラトランジスタよりもスイッチング損失の小さな高速
スイッチング素子であるＭＯＳＦＥＴを用いたＭＯＳＦ
ＥＴインバータとして構成されている。
【００４０】このような構成において、トランジスタイ
ンバータ３１，３２はインバータ装置出力の基本波周波
数で動作させ、ＭＯＳＦＥＴインバータ３３は基準正弦
波から変圧器１４，１５の二次巻線電圧の和を差し引い
た制御信号でパルス幅変調したオン・オフ信号により動
作させる。これにより、変圧器１４，１５，１８の二次
巻線電圧の和は図６に示した電圧波形Ｖ0となる。この
電圧波形はＡＣフィルタ１６で波形歪みの小さな正弦波
に波形整形されて負荷１７に供給される。この方式にお
いては、インバータ３３の出力容量は基準正弦波から変
圧器１４，１５の和を差し引いた電圧相当分となる。ま
た、インバータ３３はインバータ装置出力の基本波周波
数よりも十分高い周波数で動作させる。
ンバータ３１，３２はインバータ装置出力の基本波周波
数で動作させ、ＭＯＳＦＥＴインバータ３３は基準正弦
波から変圧器１４，１５の二次巻線電圧の和を差し引い
た制御信号でパルス幅変調したオン・オフ信号により動
作させる。これにより、変圧器１４，１５，１８の二次
巻線電圧の和は図６に示した電圧波形Ｖ0となる。この
電圧波形はＡＣフィルタ１６で波形歪みの小さな正弦波
に波形整形されて負荷１７に供給される。この方式にお
いては、インバータ３３の出力容量は基準正弦波から変
圧器１４，１５の和を差し引いた電圧相当分となる。ま
た、インバータ３３はインバータ装置出力の基本波周波
数よりも十分高い周波数で動作させる。
【００４１】この実施例によれば、スイッチング損失が
小さい高速スイッチング素子であるＭＯＳＦＥＴを用い
たインバータ３３を流れる電流が負荷電流の一部とな
り、全てのインバータを高速スイッチング素子により構
成して多重接続する場合や図１２に示したインバータを
多重接続する場合に比べて発生損失が小さくなり、変換
効率が向上する。また、ＭＯＳＦＥＴインバータ３３は
高周波にて動作可能であるため、インバータの直流入力
電圧の急変時や負荷急変時の出力電圧変動を小さく抑え
ることができる。なお、並列接続されるインバータの台
数は２以上の任意の整数であればよい。
小さい高速スイッチング素子であるＭＯＳＦＥＴを用い
たインバータ３３を流れる電流が負荷電流の一部とな
り、全てのインバータを高速スイッチング素子により構
成して多重接続する場合や図１２に示したインバータを
多重接続する場合に比べて発生損失が小さくなり、変換
効率が向上する。また、ＭＯＳＦＥＴインバータ３３は
高周波にて動作可能であるため、インバータの直流入力
電圧の急変時や負荷急変時の出力電圧変動を小さく抑え
ることができる。なお、並列接続されるインバータの台
数は２以上の任意の整数であればよい。
【００４２】次に、図８は第７及び第８の発明の一実施
例を示している。これらの発明は、第１の直流電源から
絶縁されたＮ個の第２の直流電源を作り、これら第２の
各直流電源にＮ台のインバータをそれぞれ接続して各イ
ンバータの出力側を直列接続すると共に、１台のインバ
ータには他の（Ｎ−１）台のインバータに使用するスイ
ッチング素子よりもスイッチング損失の小さな高速スイ
ッチング素子を使用し、前記１台のインバータは基準正
弦波から（Ｎ−１）台のインバータの出力電圧の和を差
し引いた制御信号によりＰＷＭ制御し、前記（Ｎ−１）
台のインバータはインバータ装置出力の基本波周波数で
動作させるようにしたものである。
例を示している。これらの発明は、第１の直流電源から
絶縁されたＮ個の第２の直流電源を作り、これら第２の
各直流電源にＮ台のインバータをそれぞれ接続して各イ
ンバータの出力側を直列接続すると共に、１台のインバ
ータには他の（Ｎ−１）台のインバータに使用するスイ
ッチング素子よりもスイッチング損失の小さな高速スイ
ッチング素子を使用し、前記１台のインバータは基準正
弦波から（Ｎ−１）台のインバータの出力電圧の和を差
し引いた制御信号によりＰＷＭ制御し、前記（Ｎ−１）
台のインバータはインバータ装置出力の基本波周波数で
動作させるようにしたものである。
【００４３】すなわち、図８において、直流電源１の出
力側には３台の入出力絶縁機能を持つＤＣ／ＤＣコンバ
ータ３５，３６，３７が並列に接続され、各コンバータ
３５，３６，３７の出力側にはインバータ３１，３２，
３３が接続されている。更に、各インバータ３１，３
２，３３の交流出力側は直列接続された後、ＡＣフィル
タ１６を介して負荷１７に接続されている。ここで、イ
ンバータ３１，３２はスイッチング素子としてバイポー
ラトランジスタを用いたトランジスタインバータとして
構成され、インバータ３３はＭＯＳＦＥＴを用いたＭＯ
ＳＦＥＴインバータとして構成されている。
力側には３台の入出力絶縁機能を持つＤＣ／ＤＣコンバ
ータ３５，３６，３７が並列に接続され、各コンバータ
３５，３６，３７の出力側にはインバータ３１，３２，
３３が接続されている。更に、各インバータ３１，３
２，３３の交流出力側は直列接続された後、ＡＣフィル
タ１６を介して負荷１７に接続されている。ここで、イ
ンバータ３１，３２はスイッチング素子としてバイポー
ラトランジスタを用いたトランジスタインバータとして
構成され、インバータ３３はＭＯＳＦＥＴを用いたＭＯ
ＳＦＥＴインバータとして構成されている。
【００４４】このような構成において、インバータ３
１，３２はインバータ装置出力の基本波周波数で動作さ
せ、インバータ３３は基準正弦波からインバータ３１，
３２の交流出力電圧の和を差し引いた制御信号によりパ
ルス幅変調したオン・オフ信号で動作させると、インバ
ータ３１，３２，３３の交流出力電圧の和は図６に示し
た電圧波形Ｖ0となる。この電圧波形はＡＣフィルタ１
６により波形歪みの小さな正弦波に波形整形されて負荷
１７に供給される。この方式では、インバータ３３の出
力容量は基準正弦波からインバータ３１，３２の和を差
し引いた電圧相当分となる。また、インバータ３３はイ
ンバータ装置出力の基本周波数よりも十分に高い周波数
で動作させる。
１，３２はインバータ装置出力の基本波周波数で動作さ
せ、インバータ３３は基準正弦波からインバータ３１，
３２の交流出力電圧の和を差し引いた制御信号によりパ
ルス幅変調したオン・オフ信号で動作させると、インバ
ータ３１，３２，３３の交流出力電圧の和は図６に示し
た電圧波形Ｖ0となる。この電圧波形はＡＣフィルタ１
６により波形歪みの小さな正弦波に波形整形されて負荷
１７に供給される。この方式では、インバータ３３の出
力容量は基準正弦波からインバータ３１，３２の和を差
し引いた電圧相当分となる。また、インバータ３３はイ
ンバータ装置出力の基本周波数よりも十分に高い周波数
で動作させる。
【００４５】この実施例によれば、図７の実施例と同様
の効果が得られるほか、インバータ３１，３２，３３の
直列接続により出力電圧として高電圧が得られ、また、
その場合でも比較的低耐圧の高速スイッチング素子を１
台のインバータに使用できるため、装置の低価格化が可
能である。なお、並列接続されるインバータの台数は２
以上の任意の整数であればよい。
の効果が得られるほか、インバータ３１，３２，３３の
直列接続により出力電圧として高電圧が得られ、また、
その場合でも比較的低耐圧の高速スイッチング素子を１
台のインバータに使用できるため、装置の低価格化が可
能である。なお、並列接続されるインバータの台数は２
以上の任意の整数であればよい。
【００４６】
【発明の効果】以上のように第１の発明では、上下アー
ム回路を直流電源の正極と負極との間にＮ（Ｎは３以上
の整数）個並列接続し、第１の上下アーム回路の直列接
続点には（Ｎ−１）個の変圧器の一次巻線の各一端を接
続し、第２から第Ｎの上下アーム回路の直列接続点には
前記各変圧器の一次巻線の各他端をそれぞれ接続し、各
変圧器の二次巻線を直列接続すると共に、第２の発明に
よれば、第１の上下アーム回路はインバータ出力の基本
波周波数の半周期ごとに正極側及び負極側のスイッチン
グ素子を交互にオン・オフさせ、第２から第Ｎの上下ア
ーム回路のスイッチング素子は、それぞれ第１の上下ア
ーム回路の直列接続点と第２から第Ｎの上下アーム回路
の直列接続点との各々の差電圧として、周波数がインバ
ータの出力周波数と等しく、かつそれぞれが特定の位相
差を保ちつつ、パルス幅制御された方形波交流電圧とな
るようにオン・オフ制御を行うものである。
ム回路を直流電源の正極と負極との間にＮ（Ｎは３以上
の整数）個並列接続し、第１の上下アーム回路の直列接
続点には（Ｎ−１）個の変圧器の一次巻線の各一端を接
続し、第２から第Ｎの上下アーム回路の直列接続点には
前記各変圧器の一次巻線の各他端をそれぞれ接続し、各
変圧器の二次巻線を直列接続すると共に、第２の発明に
よれば、第１の上下アーム回路はインバータ出力の基本
波周波数の半周期ごとに正極側及び負極側のスイッチン
グ素子を交互にオン・オフさせ、第２から第Ｎの上下ア
ーム回路のスイッチング素子は、それぞれ第１の上下ア
ーム回路の直列接続点と第２から第Ｎの上下アーム回路
の直列接続点との各々の差電圧として、周波数がインバ
ータの出力周波数と等しく、かつそれぞれが特定の位相
差を保ちつつ、パルス幅制御された方形波交流電圧とな
るようにオン・オフ制御を行うものである。
【００４７】このため、インバータを構成する上下アー
ム回路の数を減少させることができ（図１の実施例を図
９の従来技術と比較すると、４つの上下アーム回路が３
つに減少する）、また、主回路及び上下アームの駆動回
路、制御回路等の構成を簡略化して製造コストや組立て
及び試験コストの低減、信頼性の向上を図ることができ
る。
ム回路の数を減少させることができ（図１の実施例を図
９の従来技術と比較すると、４つの上下アーム回路が３
つに減少する）、また、主回路及び上下アームの駆動回
路、制御回路等の構成を簡略化して製造コストや組立て
及び試験コストの低減、信頼性の向上を図ることができ
る。
【００４８】第３の発明では、上下アーム回路を直流電
源の正極と負極との間にＮ（Ｎは３以上の整数）個並列
接続し、第１の上下アーム回路の直列接続点には（Ｎ−
１）個の変圧器の一次巻線の各一端を接続し、第２から
第Ｎの上下アーム回路の直列接続点には前記各変圧器の
一次巻線の各他端をそれぞれ接続し、各変圧器の二次巻
線を直列接続すると共に、第４の発明によれば、第Ｎの
上下アーム回路を構成するスイッチング素子としてスイ
ッチング損失の少ない高速スイッチング素子を用い、第
１の上下アーム回路はインバータ出力の基本波周波数の
半周期ごとに正極側及び負極側のスイッチング素子を交
互にオン・オフさせ、第２から第（Ｎ−１）の上下アー
ム回路のスイッチング素子は、それぞれ第１の上下アー
ム回路の直列接続点と第２から第（Ｎ−１）の上下アー
ム回路の直列接続点との各々の差電圧として、周波数が
インバータの出力周波数と等しく、かつお互いが特定の
位相差を保ちつつ、パルス幅制御された方形波交流電圧
となるようにオン・オフ制御を行い、かつ、第Ｎの上下
アーム回路のスイッチング素子は、基準正弦波から第１
の上下アーム回路の直列接続点と第２から第（Ｎ−１）
の上下アーム回路の直列接続点とのそれぞれの間に接続
した変圧器の二次巻線電圧の和を差し引いた制御信号を
用いてＰＷＭ制御するものである。
源の正極と負極との間にＮ（Ｎは３以上の整数）個並列
接続し、第１の上下アーム回路の直列接続点には（Ｎ−
１）個の変圧器の一次巻線の各一端を接続し、第２から
第Ｎの上下アーム回路の直列接続点には前記各変圧器の
一次巻線の各他端をそれぞれ接続し、各変圧器の二次巻
線を直列接続すると共に、第４の発明によれば、第Ｎの
上下アーム回路を構成するスイッチング素子としてスイ
ッチング損失の少ない高速スイッチング素子を用い、第
１の上下アーム回路はインバータ出力の基本波周波数の
半周期ごとに正極側及び負極側のスイッチング素子を交
互にオン・オフさせ、第２から第（Ｎ−１）の上下アー
ム回路のスイッチング素子は、それぞれ第１の上下アー
ム回路の直列接続点と第２から第（Ｎ−１）の上下アー
ム回路の直列接続点との各々の差電圧として、周波数が
インバータの出力周波数と等しく、かつお互いが特定の
位相差を保ちつつ、パルス幅制御された方形波交流電圧
となるようにオン・オフ制御を行い、かつ、第Ｎの上下
アーム回路のスイッチング素子は、基準正弦波から第１
の上下アーム回路の直列接続点と第２から第（Ｎ−１）
の上下アーム回路の直列接続点とのそれぞれの間に接続
した変圧器の二次巻線電圧の和を差し引いた制御信号を
用いてＰＷＭ制御するものである。
【００４９】これにより、従来技術のように飽和電圧が
大きいスイッチング素子に大きな電流を流す必要がなく
なり、変換器の発生損失を減少させることができる。ま
た、出力電圧波形は、図６に示したように従来の多重イ
ンバータの出力電圧波形に高周波のパルス列波形が重畳
された波形となるため、インバータ直流入力電圧の急変
や負荷の急変に対しての高速応答が可能になり、従来と
同等の出力性能を得ることができる。更に、容量のイン
バータ装置を構成する場合、従来に比べて高速スイッチ
ング素子の使用数を少なくできるため、変換効率がよく
なるばかりでなく、装置の低価格化を図ることができ
る。
大きいスイッチング素子に大きな電流を流す必要がなく
なり、変換器の発生損失を減少させることができる。ま
た、出力電圧波形は、図６に示したように従来の多重イ
ンバータの出力電圧波形に高周波のパルス列波形が重畳
された波形となるため、インバータ直流入力電圧の急変
や負荷の急変に対しての高速応答が可能になり、従来と
同等の出力性能を得ることができる。更に、容量のイン
バータ装置を構成する場合、従来に比べて高速スイッチ
ング素子の使用数を少なくできるため、変換効率がよく
なるばかりでなく、装置の低価格化を図ることができ
る。
【００５０】第５及び第６の発明によれば、Ｎ（Ｎは２
以上の整数）台のインバータの出力側に変圧器の一次巻
線をそれぞれ接続し、これらの変圧器の二次巻線を直列
接続してなる多重インバータにおいて、１台のインバー
タには他の（Ｎ−１）台のインバータに使用するスイッ
チング素子よりもスイッチング損失の小さな高速スイッ
チング素子を使用すると共に、前記（Ｎ−１）台のイン
バータはインバータ装置出力の基本波周波数により動作
させ、前記１台のインバータは基準正弦波から（Ｎ−
１）台のインバータの出力変圧器の二次巻線電圧の和を
差し引いた制御信号を用いてパルス幅変調制御するもの
である。
以上の整数）台のインバータの出力側に変圧器の一次巻
線をそれぞれ接続し、これらの変圧器の二次巻線を直列
接続してなる多重インバータにおいて、１台のインバー
タには他の（Ｎ−１）台のインバータに使用するスイッ
チング素子よりもスイッチング損失の小さな高速スイッ
チング素子を使用すると共に、前記（Ｎ−１）台のイン
バータはインバータ装置出力の基本波周波数により動作
させ、前記１台のインバータは基準正弦波から（Ｎ−
１）台のインバータの出力変圧器の二次巻線電圧の和を
差し引いた制御信号を用いてパルス幅変調制御するもの
である。
【００５１】これにより、従来に比べて飽和電圧の大き
なスイッチング素子に大きな電流を流す必要がなくな
り、変換器の発生損失が減少すると同時に高速スイッチ
ング素子の使用数減少によって装置の低価格化が可能に
なる。また、出力電圧波形が従来の多重インバータの出
力電圧波形に高周波のパルス列波形が重畳された波形と
なるため、インバータ直流入力電圧の急変や負荷の急変
に対しての高速応答が可能になり、従来と同等の出力性
能を得ることができる。
なスイッチング素子に大きな電流を流す必要がなくな
り、変換器の発生損失が減少すると同時に高速スイッチ
ング素子の使用数減少によって装置の低価格化が可能に
なる。また、出力電圧波形が従来の多重インバータの出
力電圧波形に高周波のパルス列波形が重畳された波形と
なるため、インバータ直流入力電圧の急変や負荷の急変
に対しての高速応答が可能になり、従来と同等の出力性
能を得ることができる。
【００５２】第７及び第８の発明によれば、Ｎ（Ｎは２
以上の整数）台のインバータの出力側を直列接続してな
る多重インバータにおいて、１台のインバータには他の
（Ｎ−１）台のインバータに使用するスイッチング素子
よりもスイッチング損失の小さな高速スイッチング素子
を使用すると共に、前記（Ｎ−１）台のインバータはイ
ンバータ装置出力の基本波周波数により動作させ、前記
１台のインバータは基準正弦波から（Ｎ−１）台のイン
バータの出力電圧の和を差し引いた制御信号を用いてパ
ルス幅変調制御するものである。
以上の整数）台のインバータの出力側を直列接続してな
る多重インバータにおいて、１台のインバータには他の
（Ｎ−１）台のインバータに使用するスイッチング素子
よりもスイッチング損失の小さな高速スイッチング素子
を使用すると共に、前記（Ｎ−１）台のインバータはイ
ンバータ装置出力の基本波周波数により動作させ、前記
１台のインバータは基準正弦波から（Ｎ−１）台のイン
バータの出力電圧の和を差し引いた制御信号を用いてパ
ルス幅変調制御するものである。
【００５３】これにより、出力電圧として高い電圧を得
る場合にも高速スイッチング素子として低耐圧の素子を
使用することができ、装置の低価格化に寄与することが
できる。また、複数台のインバータの出力側を直列接続
した後の電圧波形は、前記同様に従来の多重インバータ
の出力電圧波形に高周波のパルス列波形が重畳された波
形となるため、インバータ直流入力電圧の急変や負荷の
急変に対しての高速応答が可能になり、従来と同等の出
力性能を得ることができると共に、発生損失の低減、変
換効率の向上が可能になる。
る場合にも高速スイッチング素子として低耐圧の素子を
使用することができ、装置の低価格化に寄与することが
できる。また、複数台のインバータの出力側を直列接続
した後の電圧波形は、前記同様に従来の多重インバータ
の出力電圧波形に高周波のパルス列波形が重畳された波
形となるため、インバータ直流入力電圧の急変や負荷の
急変に対しての高速応答が可能になり、従来と同等の出
力性能を得ることができると共に、発生損失の低減、変
換効率の向上が可能になる。
【図１】第１の発明の一実施例を示す主回路構成図であ
る。
る。
【図２】第２の発明の一実施例を示す制御回路のブロッ
ク図である。
ク図である。
【図３】図２の動作波形を示す図である。
【図４】第３の発明の一実施例を示す主回路構成図であ
る。
る。
【図５】第４の発明の一実施例を示す制御回路のブロッ
ク図である。
ク図である。
【図６】図５の動作波形を示す図である。
【図７】第５及び第６の発明の一実施例を示す主回路構
成図である。
成図である。
【図８】第７及び第８の発明の一実施例を示す主回路構
成図である。
成図である。
【図９】従来の技術を示す主回路構成図である。
【図１０】図９の動作波形を示す図である。
【図１１】正弦波・三角波ＰＷＭ方式を説明するための
図である。
図である。
【図１２】損失低減のための従来のインバータの主回路
構成図である。
構成図である。
【図１３】図１２の動作波形を示す図である。
１ 直流電源
２，３，４，５，６，７ バイポーラトランジスタ
８，９，１０，１１，１２，１３，２３，２４ ダイオ
ード １４，１５，１８ 変圧器 １６ ＡＣフィルタ １７ 負荷 ２１，２２ ＭＯＳＦＥＴ ３１，３２ トランジスタインバータ ３３ ＭＯＳＦＥＴインバータ ３５，３６，３７ ＤＣ／ＤＣコンバータ ５１ 電圧検出回路 ５２ 加算器 ５３ 電圧設定器 ５４ ＰＩ調節器 ５５，５８ 位相器 ５６ 発振回路 ５７ 位相シフター ５９ パルス分配回路 ６０ 正弦波発生回路 ６１ 掛算器 ６２ 信号演算回路 ６３ 三角波発生回路 ６４ 変調器
ード １４，１５，１８ 変圧器 １６ ＡＣフィルタ １７ 負荷 ２１，２２ ＭＯＳＦＥＴ ３１，３２ トランジスタインバータ ３３ ＭＯＳＦＥＴインバータ ３５，３６，３７ ＤＣ／ＤＣコンバータ ５１ 電圧検出回路 ５２ 加算器 ５３ 電圧設定器 ５４ ＰＩ調節器 ５５，５８ 位相器 ５６ 発振回路 ５７ 位相シフター ５９ パルス分配回路 ６０ 正弦波発生回路 ６１ 掛算器 ６２ 信号演算回路 ６３ 三角波発生回路 ６４ 変調器
Claims (8)
- 【請求項１】 スイッチング素子とダイオードとを逆並
列接続してなるアームを二つ直列接続して上下アーム回
路を構成し、この上下アーム回路を直流電源の正極と負
極との間にＮ（Ｎは３以上の整数）個並列接続し、第１
の上下アーム回路の直列接続点には（Ｎ−１）個の変圧
器の一次巻線の各一端を接続し、第２から第Ｎの上下ア
ーム回路の直列接続点には前記各変圧器の一次巻線の各
他端をそれぞれ接続し、各変圧器の二次巻線を直列接続
したことを特徴とするインバータ。 - 【請求項２】 第１の上下アーム回路はインバータ出力
の基本波周波数の半周期ごとに正極側及び負極側のスイ
ッチング素子を交互にオン・オフさせ、第２から第Ｎの
上下アーム回路のスイッチング素子は、それぞれ第１の
上下アーム回路の直列接続点と第２から第Ｎの上下アー
ム回路の直列接続点との各々の差電圧として、周波数が
インバータの出力周波数と等しく、かつそれぞれが特定
の位相差を保ちつつ、パルス幅制御された方形波交流電
圧となるようにオン・オフ制御を行うことを特徴とする
請求項１記載のインバータ。 - 【請求項３】 スイッチング素子とダイオードとを逆並
列接続してなるアームを二つ直列接続して上下アーム回
路を構成し、この上下アーム回路を直流電源の正極と負
極との間にＮ（Ｎは３以上の整数）個並列接続し、第１
の上下アーム回路の直列接続点には（Ｎ−１）個の変圧
器の一次巻線の各一端を接続し、第２から第Ｎの上下ア
ーム回路の直列接続点には前記各変圧器の一次巻線の各
他端をそれぞれ接続し、各変圧器の二次巻線を直列接続
すると共に、Ｎ個の上下アーム回路のうち１個の上下ア
ーム回路を構成するスイッチング素子として、他の上下
アーム回路を構成するスイッチング素子よりもスイッチ
ング損失の少ない高速スイッチング素子を用いることを
特徴とするインバータ。 - 【請求項４】 スイッチング素子とダイオードとを逆並
列接続してなるアームを二つ直列接続して上下アーム回
路を構成し、この上下アーム回路を直流電源の正極と負
極との間にＮ（Ｎは３以上の整数）個並列接続し、第１
の上下アーム回路の直列接続点には（Ｎ−１）個の変圧
器の一次巻線の各一端を接続し、第２から第Ｎの上下ア
ーム回路の直列接続点には前記各変圧器の一次巻線の各
他端をそれぞれ接続し、各変圧器の二次巻線を直列接続
し、 第１の上下アーム回路はインバータ出力の基本波周波数
の半周期ごとに正極側及び負極側のスイッチング素子を
交互にオン・オフさせ、第２から第（Ｎ−１）の上下ア
ーム回路のスイッチング素子は、それぞれ第１の上下ア
ーム回路の直列接続点と第２から第（Ｎ−１）の上下ア
ーム回路の直列接続点との各々の差電圧として、周波数
がインバータの出力周波数と等しく、かつお互いが特定
の位相差を保ちつつ、パルス幅制御された方形波交流電
圧となるようにオン・オフ制御を行い、かつ、第Ｎの上
下アーム回路のスイッチング素子は、基準正弦波から第
１の上下アーム回路の直列接続点と第２から第（Ｎ−
１）の上下アーム回路の直列接続点とのそれぞれの間に
接続した変圧器の二次巻線電圧の和を差し引いた制御信
号を用いてパルス幅変調制御することを特徴としたイン
バータ。 - 【請求項５】 Ｎ（Ｎは２以上の整数）台のインバータ
の出力側に変圧器の一次巻線をそれぞれ接続し、これら
の変圧器の二次巻線を直列接続してなる多重インバータ
において、 １台のインバータには他の（Ｎ−１）台のインバータに
使用するスイッチング素子よりもスイッチング損失の小
さな高速スイッチング素子を使用することを特徴とした
多重インバータ。 - 【請求項６】 Ｎ（Ｎは２以上の整数）台のインバータ
の出力側に変圧器の一次巻線をそれぞれ接続し、これら
の変圧器の二次巻線を直列接続してなる多重インバータ
において、 （Ｎ−１）台のインバータはインバータ装置出力の基本
波周波数により動作させ、１台のインバータは基準正弦
波から（Ｎ−１）台のインバータの出力変圧器の二次巻
線電圧の和を差し引いた制御信号を用いてパルス幅変調
制御することを特徴とした多重インバータ。 - 【請求項７】 Ｎ（Ｎは２以上の整数）台のインバータ
の出力側を直列接続してなる多重インバータにおいて、 １台のインバータには他の（Ｎ−１）台のインバータに
使用するスイッチング素子よりもスイッチング損失の小
さな高速スイッチング素子を使用することを特徴とした
多重インバータ。 - 【請求項８】 Ｎ（Ｎは２以上の整数）台のインバータ
の出力側を直列接続してなる多重インバータにおいて、 （Ｎ−１）台のインバータはインバータ装置出力の基本
波周波数により動作させ、１台のインバータは基準正弦
波から（Ｎ−１）台のインバータの出力電圧の和を差し
引いた制御信号を用いてパルス幅変調制御することを特
徴とした多重インバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3211659A JPH0538155A (ja) | 1991-07-29 | 1991-07-29 | インバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3211659A JPH0538155A (ja) | 1991-07-29 | 1991-07-29 | インバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0538155A true JPH0538155A (ja) | 1993-02-12 |
Family
ID=16609465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3211659A Withdrawn JPH0538155A (ja) | 1991-07-29 | 1991-07-29 | インバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0538155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290919A (ja) * | 2008-05-27 | 2009-12-10 | Panasonic Corp | 電力変換装置 |
-
1991
- 1991-07-29 JP JP3211659A patent/JPH0538155A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290919A (ja) * | 2008-05-27 | 2009-12-10 | Panasonic Corp | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11456679B2 (en) | Voltage level multiplier module for multilevel power converters | |
| Ahmed et al. | A new configuration of single-phase symmetrical PWM AC chopper voltage controller | |
| JP5457449B2 (ja) | 電力変換装置 | |
| US6411530B2 (en) | Drive and power supply with phase shifted carriers | |
| JP4258739B2 (ja) | 直流電圧源、特に光電池直流電圧源の電気的な交流電圧を交流電圧に変換する方法 | |
| US8848405B2 (en) | Highly efficient half-bridge DC-AC converter | |
| US20170110977A1 (en) | Medium voltage hybrid multilevel converter and method for controlling a medium voltage hybrid multilevel converter | |
| WO2014073247A1 (ja) | 電力変換装置 | |
| JP2001522218A (ja) | 可変周波数型パルスインバータ及び該パルスインバータを備えた風力発電設備 | |
| JP2004266884A (ja) | スイッチング電源式電源装置およびそれを用いた核磁気共鳴イメージング装置 | |
| Thakre et al. | New topology for asymmetrical multilevel inverter: An effort to reduced device count | |
| JPH08322289A (ja) | ２相非同期モーター用電源回路装置 | |
| US11581820B1 (en) | Multi-level inverter with mixed device types | |
| JP2020102933A (ja) | スイッチング電源装置及びその制御方法 | |
| WO2019167244A1 (ja) | 電力変換装置および電動機システム | |
| JP6647471B1 (ja) | ３レベル電力変換装置 | |
| JP2010119169A (ja) | 電力変換装置 | |
| JPH0538155A (ja) | インバータ | |
| Gao et al. | A Si/SiC Hybrid Five-Level ANPC Full-Bridge DAB Converter with Dedicated Modulation Strategy | |
| JPH05308778A (ja) | 電気自動車駆動用インバータ | |
| JP2021168534A (ja) | 電力変換装置 | |
| JP3177085B2 (ja) | 電力変換装置 | |
| JP3195179B2 (ja) | 単相ｐｗｍコンバータ制御装置 | |
| JP2006149074A (ja) | インバータ回路 | |
| JPH10295082A (ja) | 単相インバータの制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |