JPH0537571A - 通信制御回路のデータ格納方法 - Google Patents

Abstract

(57)【要約】 【目的】 必要なデータのみを格納し、かつ、上記デー
タを格納するメモリの容量を削減する。 【構成】 多重バスＭＢに伝送されるメッセージのう
ち、必要なメッセージのデータＩＤを登録するＩＤテー
ブル２１を有し、メッセージを取り込むと、通信制御回
路１１は、データＩＤがＩＤテーブル２１に存在するか
判断し、データＩＤが存在し、かつ、出現頻度の大きい
場合には当該データＩＤの後に続くデータを、記憶回路
２２のデータＩＤに対応させた記憶領域に一時格納さ
せ、またデータＩＤが存在し、かつ、出現頻度の小さい
場合には当該データＩＤの後に続くデータを記憶回路２
３の記憶領域に一時格納させ、上記格納されたデータが
読み出されると、当該データが格納されていた格納領域
のステータスの領域２２ａ，２３ａを、データの格納変
更が可能な状態にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多重伝送路に接続され
てメッセージの伝送を行う通信制御回路に関し、特に受
信データを格納する通信制御回路のデータ格納方法に関
する。

【０００２】

【従来の技術】従来、この種の通信制御回路を有する多
重ノードは、図３に示すように、ペア電線等からなる多
重伝送路（多重バス）ＭＢに接続される通信制御回路
（ＬＳＩ）１１と、制御回路（ＣＰＵ）１２と入出力イ
ンターフェース（Ｉ／Ｆ）回路１３とから構成されてい
る。ＬＳＩ１１は、図４に示すように、受信したメッセ
ージのデータ及び該データを識別する識別子（データＩ
Ｄ）を格納する受信用バッファ回路１７を有し、多重バ
スＭＢからメッセージを受信すると、当該メッセージの
データ及びデータＩＤを受信用バッファ回路１７に格納
させ、ＣＰＵ１２に割込信号を出力して受信用バッファ
回路１７内のデータの読み込みを要求する。ＣＰＵ１２
は、上記割り込みに対し、Ｉ／Ｆ回路１３を介して行っ
ているスイッチ１４、モータ１５、その他の負荷装置１
６の制御を中断して、受信用バッファ回路１７のデータ
ＩＤを読み、その後に続くデータが自局に必要であるか
どうか判断して、上記データを取り込む割り込み処理を
行う。

【０００３】しかし、上記従来例では、メッセージの受
信のたびに、ＣＰＵ１２に割り込んでデータをＣＰＵ１
２の所定メモリに格納させるので、上記ＣＰＵ１２のデ
ータ格納に対する負荷が大きくなっていた。そこで、上
記受信用バッファ回路１７の代わりに、図５に示すよう
な、ＲＡＭ等のデータの読み書きが自由にできる記憶回
路１８を設けたものがある。この従来例では、上記記憶
回路１８の一部１８ｂに予め自局で必要とするデータに
対して割り付けられたデータＩＤを登録しておき、多重
バスＭＢから受け取ったメッセージのデータＩＤが、登
録されたデータＩＤと同じであるかどうか判断し、同じ
である場合には、上記受け取ったメッセージのデータを
データＩＤに対応する位置の回路１８ｃに記憶し、上記
登録されたデータＩＤごとに、ＣＰＵ１２がデータの読
み込みを行ったか否かを示す読み込みステータス１８ａ
の領域を設け、上記ＣＰＵ１２がデータの読み込みを行
わないと、上記データの書き込みができないものがあっ
た。この例では、各データＩＤごとにデータの格納領域
が設けられているので、ＬＳＩ１１は、ＲＡＭをアクセ
スするように、必要な受信データのみを格納することが
でき、ＣＰＵ１２にかかる負荷を軽減することができ
た。

【０００４】

【発明が解決しようとする課題】ところが、上記従来例
では、自局が必要とするデータＩＤに対応させてデータ
の格納領域を設けるので、メモリ容量が大きくなるとい
う問題点があった。本発明は、上記問題点に鑑みなされ
たもので、必要なデータのみを格納し、かつ、メモリ容
量を削減することができる通信制御回路のデータ格納方
法を提供することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を解決するため
に、本発明では、多重伝送路に接続され、かつ、前記多
重伝送路に伝送されるメッセージのうち、自局で必要な
メッセージのデータ識別子を登録する登録手段を有し、
メッセージを取り込むと、データ識別子が前記登録手段
に存在するか判断し、存在する場合には当該データ識別
子に対応するデータを所定の格納手段に格納する通信制
御回路のデータ格納方法において、前記格納手段は特定
のデータ識別子に対応するデータを、該データ識別子に
対応させて格納する第１の格納領域と、前記特定のデー
タ識別子以外の複数のデータ識別子に対応するデータを
順次格納する第２の格納領域とを有し、通信制御回路は
当該第１、第２の格納領域にデータを一時格納させ、前
記格納されたデータが読み出されると、当該データが格
納されていた格納領域を、データの格納変更が可能な状
態にする通信制御回路のデータ格納方法が提供される。

【０００６】

【作用】データ格納方法においては、例えば出現頻度の
大きいデータ識別子に対応するデータを第１の記憶領域
に格納し、また出現頻度の小さいデータ識別子に対応す
るデータを第２の記憶領域に格納し、ＣＰＵが上記デー
タを読み込んだ後、当該データの格納領域を格納変更が
可能な状態にする。

【０００７】従って、出現頻度の小さいデータ識別子に
対応するデータは、メモリ容量の小さい第２の格納領域
に順次格納でき、格納手段全体のメモリ容量を削減する
ことができる。

【０００８】

【実施例】本発明の実施例を図１の図面に基づき説明す
る。図１(a) は、各多重ノード間で伝送される信号のフ
レームであり、上記フレームは、メッセージの開始を示
すメッセージ開始符号ＳＯＭと、メッセージの優先度を
示すプライオリティＭＰと、送信するネットワークを示
す識別コードＮＩＤ（Network ID）と、データの内容
（機能）を示す識別コードＤＩＤ（Data ID ）と、デー
タ領域を示すデータ領域ＤＦと、エラーチェックのため
のエラーチェック符号ＥＲと、データの終了を示すデー
タ終了領域ＥＯＤと、管理肯定応答［ＡＮＣ（Acknowle
gement for Network Control）］領域と、メッセージの
終了を示すメッセージ終了符号ＥＯＭとから構成されて
いる。ここで、ＡＮＣ領域は、ネットワークに接続され
る全てのノードの受信応答信号領域であり、この領域
は、図１(b) に示すように、複数のタイムスロット（各
々１ビット）に分割され、かつ、上記各タイムスロット
がネットワークの各々の多重ノードにそれぞれ割り当て
られている。つまり、多重バスＭＢに常時接続される多
重ノードのタイムスロットを上記ＡＮＣ領域に特定して
割り当てると共に、オプションの多重ノード等の新たに
上記多重バスＭＢに接続される多重ノードのタイムスロ
ットを上記ＡＮＣ領域に特定して割り当てている。

【０００９】従って、各多重ノードは、メッセージを正
常に受信すると、当該メッセージ中のＡＮＣ領域の自局
に割り当てられたタイムスロットの位置で、１ビットの
ＡＣＫ信号を多重バスＭＢに出力する。これにより、送
信多重ノードは、自局が送信したメッセージがどのノー
ドに正常に受信されたか、いいかえれば、メッセージが
正常に受信できなかった多重ノードがあるか否かを知る
ことができる。

【００１０】図２は、本発明に係るデータ格納方法を用
いたＬＳＩの概略構成を示す構成図である。なお、図２
において、図３と同一の構成部分については、説明の都
合上、同一符号とする。図２において、ＬＳＩ１１は、
自局が必要とするデータに対して割り付けられたデータ
ＩＤを登録するＩＤテーブル２１と、多重バスＭＢから
受信したメッセージのデータＩＤが、登録されたデータ
ＩＤと同じであるかどうか判断し、両データＩＤが同じ
で、かつ、ＩＤテーブル２１ａに登録されたデータＩＤ
である場合に、上記受信したデータＩＤに続くデータを
該データＩＤに対応させて格納するＤＰＲＡＭ等からな
る記憶回路２２、及びＩＤテーブル２１ｂに登録された
データＩＤである場合に、上記受信したデータＩＤに続
くデータを格納するＦＩＦＯ（ファーストイン・ファー
ストアウト）メモリからなる記憶回路２３が設けられて
いる。また、上記記憶回路２２，２３には、上記登録さ
れたデータＩＤごとに、ＣＰＵ１２がデータの読み込み
を行ったか否かを示す読み込みステータスの領域２２
ａ，２３ａが設けられている。なお、上記読み込みステ
ータスの領域２２ａ，２３ａは、ＣＰＵ１２がデータの
読み込みを行った時又はＬＳＩ１１がデータを格納した
時に、ステータスの有無が変更されるようになってい
る。

【００１１】ＬＳＩ１１は、上記記憶回路２２，２３に
データを格納すると、ＣＰＵ１２に割込信号を送出し
て、データの読み込み要求を行う。まず、本実施例にお
いては、ＣＰＵ１２は自局が必要とするメッセージのデ
ータＩＤをＩＤテーブル２１に登録する。この時、出現
頻度の大きいメッセージのデータＩＤをＩＤテーブル２
１ａに、出現頻度の小さいメッセージのデータＩＤをＩ
Ｄテーブル２１ｂに登録するようにする。

【００１２】次に、図２に示したＬＳＩ１１の動作につ
いて説明する。まず、本実施例に係るＬＳＩ１１は、メ
ッセージを受信すると、上記メッセージのデータＩＤ
と、ＩＤテーブル２１に登録されているデータＩＤを比
較し、データＩＤが一致するかどうか判断する。ここ
で、一致するデータＩＤがない場合には、上記データＩ
Ｄに対応するデータの格納を停止する。また、一致する
データＩＤがある場合には、対応する領域２２ａに読み
込みステータスがあるか否か判断する。

【００１３】ここで、読み込みステータスがある場合に
は、ＣＰＵ１２によるデータの読み込みが終了し、デー
タの格納変更が可能と判断して、今回受信したデータを
該当する記憶回路２２，２３に格納する。すなわち、受
信したメッセージのデータＩＤが、ＩＤテーブル２１ａ
に登録されたデータＩＤの場合には、データを、上記デ
ータＩＤに対応させた記憶回路２２の格納領域に格納
し、当該格納領域に対応した領域２２ａのステータスを
無しの状態にする。また、受信したメッセージのデータ
ＩＤが、ＩＤテーブル２１ｂに登録されたデータＩＤの
場合には、データを、記憶回路２３に格納し、記憶回路
２３の領域２３ａのステータスを無しの状態にする。そ
して、いずれの場合も、ＬＳＩ１１は、受信の確認を示
すデータを多重バスＭＢに送信する。

【００１４】また、読み込みステータスがない場合に
は、ＣＰＵ１２がデータの読み込みがなされていないと
判断して、今回受信したデータの記憶回路２２又は２３
への書き込みを行わず、さらに受信の確認を示すデータ
の送信も行わない。上述した受信データ格納方法を、自
動車内の多重伝送に用いると、出現頻度の大きいデータ
ＩＤに対応するデータには、ある一定の周期で出力され
るサイクリックな信号、例えば車速データや水温センサ
等のセンサ信号が該当し、出現頻度の小さいデータＩＤ
に対応するデータには、例えばイベントドリブン型のス
イッチ信号が該当する。

【００１５】従って、本実施例では、受信したデータＩ
Ｄの出現頻度の大きさに応じて、対応するデータの格納
領域が異なるので、上記データを効率良く記憶回路２
２，２３に格納することができ、記憶回路全体のメモリ
容量を削減することができる。すなわち、出現頻度の大
きいメッセージは記憶回路２３に格納されるので、連続
して他のメッセージを受信した場合には記憶回路２２若
しくは記憶回路２３の他の領域に格納されるので、問題
なくバッファに格納することができる。同じデータＩＤ
のメッセージを連続して受信することは稀であり、また
出現頻度の小さい異なるメッセージを連続して受信する
ことも稀であるので、バッファ・オーバーラン発生の確
立を小さくすることができる。

【００１６】また、ＣＰＵ１２への読み込み要求は、自
局に必要なデータが格納された時にのみ行われ、これに
よりＣＰＵ１２の負荷は、減少し、ＣＰＵ１２は割込信
号が入力した時に上記記憶回路２２又は２３に記憶され
た最新のデータを読み出し、負荷装置１６であるアクチ
ュエータ等の制御を行うことができる。なお、本実施例
は、受信データのデータ格納方法について説明したが、
本発明はこれに限らず、送信データのデータ格納にも利
用することが可能である。この場合には、ＣＰＵ１２
は、送信データをデータＩＤに対応させてＬＳＩ１１の
記憶回路２２又は２３に書き込み、領域２２ａ，２３ａ
は、上記記憶回路２２，２３に格納されたデータの送信
要求又は当該データの送信終了を示す領域として機能す
る。

【００１７】すなわち、ＣＰＵ１２は、送信データが発
生した場合には、ＬＳＩ１１の領域２２ａ，２３ａの内
容を読み取って、送信終了の状態であれば、送信データ
をデータＩＤに対応する領域２２，２３に書き込み、対
応する領域２２ａ，２３ａを送信要求の状態にする。Ｌ
ＳＩ１１は、領域２２ａ，２３ａが送信要求の状態にな
った場合には、対応するデータの送信を開始し、送信が
完了すると領域２２ａ，２３ａを送信終了の状態にす
る。この時、ＣＰＵ１２は、送信頻度の高いデータを記
憶回路２２に設定しておけば、送信しようとする時に
は、対応する領域２２ａを送信要求の状態にするだけで
（送信データを再度書き込むことなく）当該データの送
信が開始されるので、ＣＰＵ１２の負荷を軽くすること
ができる。送信データを全て記憶回路２２に設定するよ
うにするとメモリ容量が膨大になるため、送信頻度の低
いデータは送信時に記憶回路２３に書き込むようにする
ことで、ＣＰＵ１２の負荷を増やすことなくメモリ容量
を削減することができる。

【００１８】この場合、記憶回路２３に書き込まれたデ
ータの優先度に比べ、後から発生したデータの方が優先
度の高い場合がある。そこで、本実施例では、ＣＰＵ１
２は、記憶回路２３に書き込んだ送信データＡの送信が
終了していない状態、例えば多重バスＭＢが使用中で送
信待ちの状態の時に、他の送信データＢが発生した場合
には、送信データＡと送信データＢとの優先度を比較
し、新たに発生した送信データＢが高い場合には、対応
する領域２３ａを強制的に送信終了の状態にして送信デ
ータＡの送信要求を中止した後に、送信データＢを記憶
回路２３に書き込んで、領域２３ａを送信要求の状態に
するようにする。

【００１９】同様に、記憶回路２２に設定したデータの
優先度に比べ、後から発生したデータの方が優先度の高
い場合がある。この時には、ＣＰＵ１２は、記憶回路２
２に書き込んだ送信データＡの送信が終了していない状
態、例えば多重バスＭＢが使用中で送信待ちの状態の時
に、他の送信データＢが発生した場合には、送信データ
Ａと送信データＢとの優先度を比較し、新たに発生した
送信データＢが高い場合には、対応する領域２２ａを強
制的に送信終了の状態にして送信データＡの送信要求を
中止した後に、送信データＢを記憶回路２３に書き込ん
で対応する領域２３ａを送信要求の状態にするようにす
る。

【００２０】従って、本実施例では、記憶回路に格納さ
れているデータを優先度の高いデータに変更することが
できるので、メモリ容量を削減できるとともに、優先度
の高いデータを先に送信することが可能になる。

【００２１】

【発明の効果】以上説明したように、本発明では、多重
伝送路に接続され、かつ、前記多重伝送路に伝送される
メッセージのうち、必要なメッセージのデータ識別子を
登録する登録手段を有し、メッセージを取り込むと、デ
ータ識別子が前記登録手段に存在するか判断し、存在す
る場合には当該データ識別子に対応するデータを所定の
格納手段に格納する通信制御回路のデータ格納方法にお
いて、前記格納手段は特定のデータ識別子に対応するデ
ータを、該データ識別子に対応させて格納する第１の格
納領域と、前記特定のデータ識別子以外の複数のデータ
識別子に対応するデータを順次格納する第２の格納領域
とを有し、通信制御回路は当該第１、第２の格納領域に
データを一時格納させ、前記格納されたデータが読み出
されると、当該データが格納されていた格納領域を、デ
ータの格納変更が可能な状態にするので、必要なデータ
のみを格納し、かつ、メモリ容量を削減することができ
る。

【図面の簡単な説明】

【図１】多重ノード間で伝送される信号のフレームの構
成を示す図である。

【図２】本発明に係るデータ格納方法を説明するための
通信制御回路の概略構成を示す構成図である。

【図３】多重ノードの概略構成を示す構成図である。

【図４】従来の受信データ格納方法を説明するための通
信制御回路の概略構成を示す構成図である。

【図５】従来の受信データ格納方法を説明するための通
信制御回路に設けた記憶回路の概略構成を示す構成図で
ある。

【符号の説明】

１１ 通信制御回路（ＬＳＩ） １２ 制御回路（ＣＰＵ） １３ 入出力インターフェース（Ｉ／Ｆ）回路 ２１ ＩＤテーブル ２２，２３ 記憶回路 ２２ａ，２３ａ 読み込みステータスの領域（送信終了
の領域） ＭＢ 多重伝送路（多重バス）

フロントページの続き (72)発明者 信時 宜和 広島県安芸郡府中町新地３番１号 マツダ 株式会社内 (72)発明者 平野 誠治 広島県安芸郡府中町新地３番１号 マツダ 株式会社内 (72)発明者 坂本 裕昭 広島県安芸郡府中町新地３番１号 マツダ 株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 多重伝送路に接続され、かつ、前記多重
   伝送路に伝送されるメッセージのうち、必要なメッセー
   ジのデータ識別子を登録する登録手段を有し、メッセー
   ジを取り込むと、データ識別子が前記登録手段に存在す
   るか判断し、存在する場合には当該データ識別子に対応
   するデータを所定の格納手段に格納する通信制御回路の
   データ格納方法において、前記格納手段は特定のデータ
   識別子に対応するデータを、該データ識別子に対応させ
   て格納する第１の格納領域と、前記特定のデータ識別子
   以外の複数のデータ識別子に対応するデータを順次格納
   する第２の格納領域とを有し、通信制御回路は当該第
   １、第２の格納領域にデータを一時格納させ、前記格納
   されたデータが読み出されると、当該データが格納され
   ていた格納領域を、データの格納変更が可能な状態にす
   ることを特徴とする通信制御回路のデータ格納方法。
2. 【請求項２】 前記格納手段は多重伝送路からの受信デ
   ータを格納することを特徴とする請求項１記載の通信制
   御回路のデータ格納方法。
3. 【請求項３】 前記格納手段は多重伝送路への送信デー
   タを格納することを特徴とする請求項１記載の通信制御
   回路のデータ格納方法。
4. 【請求項４】 前記メッセージは所定の優先度のデータ
   を有し、第２の格納領域がデータの格納変更が不可能な
   状態の時に、当該第２の格納領域に格納されるべきデー
   タが発生した場合には、該第２の格納領域に格納されて
   いるデータと該入力したデータとの優先度のデータを比
   較し、入力したデータの優先度が高い場合には、当該発
   生したデータを前記第２の格納領域に格納させることを
   特徴とする請求項３記載の通信制御回路のデータ格納方
   法。