JPH0536753A - フイルムキヤリア半導体装置 - Google Patents
フイルムキヤリア半導体装置Info
- Publication number
- JPH0536753A JPH0536753A JP3188501A JP18850191A JPH0536753A JP H0536753 A JPH0536753 A JP H0536753A JP 3188501 A JP3188501 A JP 3188501A JP 18850191 A JP18850191 A JP 18850191A JP H0536753 A JPH0536753 A JP H0536753A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- bump
- ilb
- film carrier
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ＩＣの高集積化に伴ないバンプが６００個以
上，バンプピッチが４０〜６０μｍのＩＣが開発されつ
つあり、バンプ間ピッチが狭ピッチになるに従ってＩＬ
Ｂ後の隣接するバンプ及びインナーリードの接触を防
ぐ。 【構成】バンプ１の厚さよりも厚い表面絶縁膜５をバン
プ１の周辺にＩＬＢ工程の前に配置する。 【効果】隣接するバンプ及びインナーリードの接触を防
止し、信頼性の低下及び製造歩留の低下を防止する。
上，バンプピッチが４０〜６０μｍのＩＣが開発されつ
つあり、バンプ間ピッチが狭ピッチになるに従ってＩＬ
Ｂ後の隣接するバンプ及びインナーリードの接触を防
ぐ。 【構成】バンプ１の厚さよりも厚い表面絶縁膜５をバン
プ１の周辺にＩＬＢ工程の前に配置する。 【効果】隣接するバンプ及びインナーリードの接触を防
止し、信頼性の低下及び製造歩留の低下を防止する。
Description
【０００１】
【産業上の利用分野】本発明はフィルムキャリア半導体
装置に関し、特に半導体ＩＣ上の電極とフィルムキャリ
アテープ上のインナーリードの接続及びインナーリード
ボンディング前後の表面コート膜厚に関する。
装置に関し、特に半導体ＩＣ上の電極とフィルムキャリ
アテープ上のインナーリードの接続及びインナーリード
ボンディング前後の表面コート膜厚に関する。
【０００２】
【従来の技術】従来、この種のフィルムキャリア半導体
装置は搬送及び位置決め用のスプロケットホールと半導
体ＩＣが入りかつ開孔部であるデバイスホールを有する
ポリイミド，ポリエステルまたはガラスエポキシ等の絶
縁フィルムをベースとし、このベースフィルム上に接着
材を介してＣｕ等の金属箔を接着し、この金属箔をエッ
チング等により所望の形状のリードと電気的選別用のパ
ッドとを形成し、このリードとＩＣの電極端子上に予め
設けた金属突起物であるバンプとを熱圧着法又は共晶法
によりＩＬＢを行ない、フィルムキャリアテープの状態
で電気選別やＢＴ試験を実施し、次にリードを所望の長
さに切断する。
装置は搬送及び位置決め用のスプロケットホールと半導
体ＩＣが入りかつ開孔部であるデバイスホールを有する
ポリイミド，ポリエステルまたはガラスエポキシ等の絶
縁フィルムをベースとし、このベースフィルム上に接着
材を介してＣｕ等の金属箔を接着し、この金属箔をエッ
チング等により所望の形状のリードと電気的選別用のパ
ッドとを形成し、このリードとＩＣの電極端子上に予め
設けた金属突起物であるバンプとを熱圧着法又は共晶法
によりＩＬＢを行ない、フィルムキャリアテープの状態
で電気選別やＢＴ試験を実施し、次にリードを所望の長
さに切断する。
【０００３】このとき、リードの数が多い多数ピンの場
合はリードのアウターリードボンディング部のばらけを
防止するためフィルムキャリアテープを構成しているポ
リイミド等の絶縁フィルムをアウターリードの外端に残
す方法が用いられることが多い。
合はリードのアウターリードボンディング部のばらけを
防止するためフィルムキャリアテープを構成しているポ
リイミド等の絶縁フィルムをアウターリードの外端に残
す方法が用いられることが多い。
【０００４】ついで、例えばプリント基板や一般リード
フレーム上のボンディングパットにアウターリードボン
ディングを行なう。
フレーム上のボンディングパットにアウターリードボン
ディングを行なう。
【０００５】上記のようなフィルムキャリア半導体装置
はボンディングがリードの数と無関係に一度で、同時に
可能であるためボンディングスピードが速いこと、また
ボンディング等の組立と電気的選別作業の自動化が容易
で、量産性が優れている等の利点を有している。
はボンディングがリードの数と無関係に一度で、同時に
可能であるためボンディングスピードが速いこと、また
ボンディング等の組立と電気的選別作業の自動化が容易
で、量産性が優れている等の利点を有している。
【０００６】上記のような半導体ＩＣのバンプ電極とフ
ィルムキャリアテープ上のインナーリードのボンディン
グ接続（つまりＩＬＢの方法）について説明する。
ィルムキャリアテープ上のインナーリードのボンディン
グ接続（つまりＩＬＢの方法）について説明する。
【０００７】図３（ａ），（ｂ）は従来のフィルムキャ
リアテープの一例の正面図及びＡ−Ａ線断面図である。
図において１０は半導体ＩＣ，２０は金属突起であるバ
ンプ，３０はフィルムキャリアテープ上のインナーリー
ド，４０は熱圧着治具であり、半導体ＩＣ上のバンプ２
０とインナーリード３０がそれぞれ位置合せされてか
ら、熱と荷重を負荷された熱圧着治具４０による一度の
熱圧着によって同時に接続される。
リアテープの一例の正面図及びＡ−Ａ線断面図である。
図において１０は半導体ＩＣ，２０は金属突起であるバ
ンプ，３０はフィルムキャリアテープ上のインナーリー
ド，４０は熱圧着治具であり、半導体ＩＣ上のバンプ２
０とインナーリード３０がそれぞれ位置合せされてか
ら、熱と荷重を負荷された熱圧着治具４０による一度の
熱圧着によって同時に接続される。
【０００８】ところが、このようなフィルムキャリア半
導体装置の製造方法は、バンプの数と無関係に一度で同
時に行なうため、熱と荷重を負荷される熱圧着治具は熱
分布の均一性と荷重を均一に負荷するためにインナーリ
ード部に接触する面は均一な面、つまり平坦度が要求さ
れ、ＩＣ上のバンプはその高さのバラツキを小さくする
こと、またフィルムキャリアテープのインナーリード部
もその厚さのバラツキを小さくすること等が要求され
る。
導体装置の製造方法は、バンプの数と無関係に一度で同
時に行なうため、熱と荷重を負荷される熱圧着治具は熱
分布の均一性と荷重を均一に負荷するためにインナーリ
ード部に接触する面は均一な面、つまり平坦度が要求さ
れ、ＩＣ上のバンプはその高さのバラツキを小さくする
こと、またフィルムキャリアテープのインナーリード部
もその厚さのバラツキを小さくすること等が要求され
る。
【０００９】一方でＩＣは高集積化，高機能化が進んで
ＩＣの外形サイズが大型化されており、これに伴ないＩ
Ｃの電極数も例えば３００〜６００個にのぼるものが開
発されつつある。
ＩＣの外形サイズが大型化されており、これに伴ないＩ
Ｃの電極数も例えば３００〜６００個にのぼるものが開
発されつつある。
【００１０】このようなＩＣのフィルムキャリア半導体
装置を従来のＩＬＢ方法で行なう場合には、多数のバン
プとインナーリードの接続もこの接続数にかかわらず一
度で同時に行なう方法であるため、１電極（１接続点）
当りの接続に必要な印加荷重はほとんど同じため多数ピ
ン化に比例して熱圧着治具に必要な荷重は大きくなって
しまい、例えば１接続当り０．１ｋｇとすると６００ピ
ンのＩＣでは６０ｋｇも必要となる。
装置を従来のＩＬＢ方法で行なう場合には、多数のバン
プとインナーリードの接続もこの接続数にかかわらず一
度で同時に行なう方法であるため、１電極（１接続点）
当りの接続に必要な印加荷重はほとんど同じため多数ピ
ン化に比例して熱圧着治具に必要な荷重は大きくなって
しまい、例えば１接続当り０．１ｋｇとすると６００ピ
ンのＩＣでは６０ｋｇも必要となる。
【００１１】また接続に必要な熱圧着治具の熱分布は、
ＩＣの外形サイズが１０〜１５ｍｍ□（すなわち一辺が
１０〜１５ｍｍの平方形）と大型化になっても均一であ
ることが必要とされその精度は±５〜７℃である。
ＩＣの外形サイズが１０〜１５ｍｍ□（すなわち一辺が
１０〜１５ｍｍの平方形）と大型化になっても均一であ
ることが必要とされその精度は±５〜７℃である。
【００１２】したがってＩＣの大型化・多ピン化に伴な
う熱圧着時の荷重の増大、熱圧着治具の熱分布の均一性
向上、熱圧着治具の平坦度向上等が必要となるため、以
下の欠点が顕著化してくる。
う熱圧着時の荷重の増大、熱圧着治具の熱分布の均一性
向上、熱圧着治具の平坦度向上等が必要となるため、以
下の欠点が顕著化してくる。
【００１３】すなわち、ＩＣ上のバンプの製造上の精
度、特に厚さのバラツキおよび熱圧着治具やＩＬＢ装置
の精度、特に傾き又は平坦度，平行度などの不備からＩ
ＬＢ時に数個から数１０個のバンプのみに瞬間的に荷重
や熱が集中して強大なストレスを受けてバンプが隣りの
バンプとショートをおこしたり、バンプがシリコン基板
または絶縁膜とバンプ界面からの剥離（ハガレ）をおこ
し接続強度の低下やＩＣそのものを破壊する。
度、特に厚さのバラツキおよび熱圧着治具やＩＬＢ装置
の精度、特に傾き又は平坦度，平行度などの不備からＩ
ＬＢ時に数個から数１０個のバンプのみに瞬間的に荷重
や熱が集中して強大なストレスを受けてバンプが隣りの
バンプとショートをおこしたり、バンプがシリコン基板
または絶縁膜とバンプ界面からの剥離（ハガレ）をおこ
し接続強度の低下やＩＣそのものを破壊する。
【００１４】また一方では、ＩＬＢ時の荷重や熱が不足
し、バンプとインナーリードの界面からの剥離が発生
し、これは接続強度の低下となる。この傾向はＩＣの大
型化，多ピン化に伴なって顕著化して、その信頼性を著
しく低下させることになる。
し、バンプとインナーリードの界面からの剥離が発生
し、これは接続強度の低下となる。この傾向はＩＣの大
型化，多ピン化に伴なって顕著化して、その信頼性を著
しく低下させることになる。
【００１５】このように従来の製造方法ではバンプとリ
ードの接続を一度で同時に行なう方法であるがために、
その接続信頼性を低下させる問題があり、バンプおよび
リードの特に厚さ方向の精度向上や熱圧着治具およびＩ
ＬＢ装置の特に平行度等に対する精度向上の対策はＩＣ
の大型化，多ピン化と共に非常に困難となっている。
ードの接続を一度で同時に行なう方法であるがために、
その接続信頼性を低下させる問題があり、バンプおよび
リードの特に厚さ方向の精度向上や熱圧着治具およびＩ
ＬＢ装置の特に平行度等に対する精度向上の対策はＩＣ
の大型化，多ピン化と共に非常に困難となっている。
【００１６】この問題に対してＩＣ上に配設された複数
個の電極つまりバンプとこのバンプのそれぞれと一対に
対応する複数個のフィルムキャリアテープのインナーリ
ードとの接続を複数回に分割して熱圧着する方法が開発
されている。
個の電極つまりバンプとこのバンプのそれぞれと一対に
対応する複数個のフィルムキャリアテープのインナーリ
ードとの接続を複数回に分割して熱圧着する方法が開発
されている。
【００１７】上記のようなＩＣのバンプ電極とフィルム
キャリアテープ上のインナーリードの接続、つまりシン
グルポイントＩＬＢの方法について説明する。図４
（ａ），（ｂ）は従来のフィルムキャリアテープの他の
例の正面図及びＢ−Ｂ線断面図である。１０は半導体Ｉ
Ｃ、２０はバンプ、３０はフィルムキャリアテープ上の
インナーリード、４１は熱圧着治具であり、半導体ＩＣ
上のバンプ２０とインナーリード３０がそれぞれ位置合
せされてから、熱と荷重を負荷された熱圧着治具４１に
より、各バンプと各インナーリードの一対がそれぞれ一
組ずつ順次繰り返し接続される。
キャリアテープ上のインナーリードの接続、つまりシン
グルポイントＩＬＢの方法について説明する。図４
（ａ），（ｂ）は従来のフィルムキャリアテープの他の
例の正面図及びＢ−Ｂ線断面図である。１０は半導体Ｉ
Ｃ、２０はバンプ、３０はフィルムキャリアテープ上の
インナーリード、４１は熱圧着治具であり、半導体ＩＣ
上のバンプ２０とインナーリード３０がそれぞれ位置合
せされてから、熱と荷重を負荷された熱圧着治具４１に
より、各バンプと各インナーリードの一対がそれぞれ一
組ずつ順次繰り返し接続される。
【００１８】このようなバンプとインナーリードの一組
ずつのＩＬＢ（以下シングルポイントＩＬＢ）の方法で
は、ＩＬＢ装置には複雑な機械的な機構が不要で、これ
に伴ないＩＬＢ装置の小型化，低価格化が可能となる上
に、熱圧着治具４１に負荷される熱と荷重は、ＩＣの外
形寸法に対して、熱圧着治具の外形寸法が非常に小さく
なり、例えばＩＣの外形寸法が１５ｍｍ□でも、熱圧着
治具の先端外形寸法は０．１ｍｍ□であるような場合、
この熱圧着治具先端部の熱分布は±１℃以内に納まり、
また熱圧着治具に負荷される荷重も数１０ｇから数１０
０ｇですむようになる。さらに熱圧着治具とＩＣ上のバ
ンプとの平行度も容易に調整できることはいうまでもな
い。
ずつのＩＬＢ（以下シングルポイントＩＬＢ）の方法で
は、ＩＬＢ装置には複雑な機械的な機構が不要で、これ
に伴ないＩＬＢ装置の小型化，低価格化が可能となる上
に、熱圧着治具４１に負荷される熱と荷重は、ＩＣの外
形寸法に対して、熱圧着治具の外形寸法が非常に小さく
なり、例えばＩＣの外形寸法が１５ｍｍ□でも、熱圧着
治具の先端外形寸法は０．１ｍｍ□であるような場合、
この熱圧着治具先端部の熱分布は±１℃以内に納まり、
また熱圧着治具に負荷される荷重も数１０ｇから数１０
０ｇですむようになる。さらに熱圧着治具とＩＣ上のバ
ンプとの平行度も容易に調整できることはいうまでもな
い。
【００１９】
【発明が解決しようとする課題】上述した従来のフィル
ムキャリア半導体装置は、バンプとこれに対応したイン
ナーリードを同時にあるいは一組ずつ順次、繰りかえし
ＩＬＢするものであるがＩＬＢが完了したとき、隣接す
るバンプあるいはインナーリードが相互に接触しないこ
とが要求される。この隣接するバンプあるいはインナー
リードが相互に接触した場合は電気的にショート不良と
なり、このショート不良の修理は非常に困難であるから
である。
ムキャリア半導体装置は、バンプとこれに対応したイン
ナーリードを同時にあるいは一組ずつ順次、繰りかえし
ＩＬＢするものであるがＩＬＢが完了したとき、隣接す
るバンプあるいはインナーリードが相互に接触しないこ
とが要求される。この隣接するバンプあるいはインナー
リードが相互に接触した場合は電気的にショート不良と
なり、このショート不良の修理は非常に困難であるから
である。
【００２０】一方でＩＣは高集積化，高機能化が進んで
ＩＣの外形サイズが大型化されており、これに伴ないＩ
Ｃの電極数も例えば２００〜６００個さらには７００〜
１０００個にのぼるものが開発されつつある。
ＩＣの外形サイズが大型化されており、これに伴ないＩ
Ｃの電極数も例えば２００〜６００個さらには７００〜
１０００個にのぼるものが開発されつつある。
【００２１】ここで例えばＩＣの外形サイズを１５ｍｍ
□とすれば電極数が６００個のとき、この電極つまりバ
ンプのピッチは約１００μｍとなりバンプのサイズは約
６０μｍ□となる。さらにＩＣの外形サイズが１５ｍｍ
□でバンプ数が１０００個のとき、バンプピッチは約６
０μｍとなりバンプサイズは約４０μｍ□となる。つま
りそれぞれの場合、バンプ間のスペースは約４０μｍと
約２０μｍとなる。
□とすれば電極数が６００個のとき、この電極つまりバ
ンプのピッチは約１００μｍとなりバンプのサイズは約
６０μｍ□となる。さらにＩＣの外形サイズが１５ｍｍ
□でバンプ数が１０００個のとき、バンプピッチは約６
０μｍとなりバンプサイズは約４０μｍ□となる。つま
りそれぞれの場合、バンプ間のスペースは約４０μｍと
約２０μｍとなる。
【００２２】従来バンプとインナーリードとの接続つま
りＩＬＢにおいて、バンプとインナーリードの材料には
数種類の組合せが可能で例えばバンプとしてはＡｕ，Ｃ
ｕまたは半田等又、インナーリードの表面処理にはＡ
ｕ，Ｓｎ，半田メッキ等が使用され、これらの中で最も
接続信頼性が高い組合せはバンプがＡｕメッキでインナ
ーリードの表面処理が同じくＡｕメッキである。
りＩＬＢにおいて、バンプとインナーリードの材料には
数種類の組合せが可能で例えばバンプとしてはＡｕ，Ｃ
ｕまたは半田等又、インナーリードの表面処理にはＡ
ｕ，Ｓｎ，半田メッキ等が使用され、これらの中で最も
接続信頼性が高い組合せはバンプがＡｕメッキでインナ
ーリードの表面処理が同じくＡｕメッキである。
【００２３】このＡｕ−ＡｕのＩＬＢには熱圧着法が適
用されるがＡｕ−Ａｕ熱圧着接続法はバンプとインナー
リード部それぞれに熱と圧力を印加し、それぞれ塑性変
形を伴なう熱拡散を利用して接続される技術であり、従
って確実なＩＬＢを行なうとするとバンプとインナーリ
ードはそれぞれ塑性変形をさせる必要があることからバ
ンプ間のピッチが狭ピッチ（例えば４０〜６０μｍピッ
チ）になるに従ってＩＬＢ後の隣接するバンプ及びイン
ナーリードの接触が発生しやすくなり、その接続信頼性
を低下させる問題が顕著化してくる。
用されるがＡｕ−Ａｕ熱圧着接続法はバンプとインナー
リード部それぞれに熱と圧力を印加し、それぞれ塑性変
形を伴なう熱拡散を利用して接続される技術であり、従
って確実なＩＬＢを行なうとするとバンプとインナーリ
ードはそれぞれ塑性変形をさせる必要があることからバ
ンプ間のピッチが狭ピッチ（例えば４０〜６０μｍピッ
チ）になるに従ってＩＬＢ後の隣接するバンプ及びイン
ナーリードの接触が発生しやすくなり、その接続信頼性
を低下させる問題が顕著化してくる。
【００２４】図５は上述の問題に対する対策の一例で図
５（ｂ）に示すように表面絶縁膜をインナーリードボン
ディングの前に配設してあるが、電極つまりバンプ厚よ
りも表面絶縁膜ｄが薄いために、図５（ｃ）に示すよう
にＩＬＢ後にバンプ１とインナーリードがそれぞれ塑性
変形した場合に、少なくとも表面絶縁膜５をインナーリ
ード表面の上面にまで変形させることが困難であるた
め、隣接する相互のインナーリードの接触防止は困難で
あるという問題点があった。
５（ｂ）に示すように表面絶縁膜をインナーリードボン
ディングの前に配設してあるが、電極つまりバンプ厚よ
りも表面絶縁膜ｄが薄いために、図５（ｃ）に示すよう
にＩＬＢ後にバンプ１とインナーリードがそれぞれ塑性
変形した場合に、少なくとも表面絶縁膜５をインナーリ
ード表面の上面にまで変形させることが困難であるた
め、隣接する相互のインナーリードの接触防止は困難で
あるという問題点があった。
【００２５】
【課題を解決するための手段】本発明のフィルムキャリ
ア半導体装置は、ＩＣ上に配設された複数個の電極つま
りバンプと、このバンプのそれぞれと一対に対応する複
数個のフィルムキャリアテープのインナーリードとの接
続を同時あるいは複数回に分割して熱圧着し製造される
フィルムキャリア半導体装置において、電気的絶縁性を
有しＩＣ上の突起状電極より厚い表面カバー膜をＩＬＢ
前に配設し、ＩＬＢ後のバンプ及びインナーリードが相
互に接触しないような構造を備えている。
ア半導体装置は、ＩＣ上に配設された複数個の電極つま
りバンプと、このバンプのそれぞれと一対に対応する複
数個のフィルムキャリアテープのインナーリードとの接
続を同時あるいは複数回に分割して熱圧着し製造される
フィルムキャリア半導体装置において、電気的絶縁性を
有しＩＣ上の突起状電極より厚い表面カバー膜をＩＬＢ
前に配設し、ＩＬＢ後のバンプ及びインナーリードが相
互に接触しないような構造を備えている。
【００２６】
【実施例】次に、本発明について図面を参照して説明す
る。図１（ａ）〜（ｅ）は本発明の第１の実施例の部分
的な正面図、Ａ−Ａ及びＢ−Ｂ線断面図とＩＬＢ後のＡ
−Ａ及びＢ−Ｂ線断面図である。１はバンプ、２は下地
メタル、３はＩＣ、４はＩＬＢリードおよび５は表面膜
である。
る。図１（ａ）〜（ｅ）は本発明の第１の実施例の部分
的な正面図、Ａ−Ａ及びＢ−Ｂ線断面図とＩＬＢ後のＡ
−Ａ及びＢ−Ｂ線断面図である。１はバンプ、２は下地
メタル、３はＩＣ、４はＩＬＢリードおよび５は表面膜
である。
【００２７】このＩＣ上に配設されたバンプ１とそれぞ
れ一対に対応するインナーリード４をＩＬＢ装置内に設
けられた機械的な位置出し機構やパターンマッチング等
の認識機構により位置合せし、熱圧着治具（図示せず）
によりバンプ１とインナーリード４とを接続する。
れ一対に対応するインナーリード４をＩＬＢ装置内に設
けられた機械的な位置出し機構やパターンマッチング等
の認識機構により位置合せし、熱圧着治具（図示せず）
によりバンプ１とインナーリード４とを接続する。
【００２８】バンプと表面絶縁膜の構造は図１（ａ）〜
（ｃ）に示すような構造で表面絶縁膜が、バンプの厚さ
よりも約５〜１５μｍ厚い状態となっておりＩＬＢ後の
バンプとインナーリードは変形してもこの表面絶縁膜中
に埋まる状態となる。
（ｃ）に示すような構造で表面絶縁膜が、バンプの厚さ
よりも約５〜１５μｍ厚い状態となっておりＩＬＢ後の
バンプとインナーリードは変形してもこの表面絶縁膜中
に埋まる状態となる。
【００２９】以上説明したようにＩＣ上のバンプの厚さ
よりも表面絶縁膜を厚く形成することにより、従来の問
題点であるＩＣ上に配設されるバンプ間のピッチが例え
ば４０〜６０μｍという狭ピッチになったとき発生しや
すいＩＬＢ後の隣接するバンプ及びインナーリードの接
触を防止し、信頼性の低下及び製造歩留の低下を防止す
ることが可能となる。
よりも表面絶縁膜を厚く形成することにより、従来の問
題点であるＩＣ上に配設されるバンプ間のピッチが例え
ば４０〜６０μｍという狭ピッチになったとき発生しや
すいＩＬＢ後の隣接するバンプ及びインナーリードの接
触を防止し、信頼性の低下及び製造歩留の低下を防止す
ることが可能となる。
【００３０】図２は本発明の第２の実施例の部分的な正
面図、Ｃ−Ｃ及びＤ−Ｄ線断面図とＩＬＢ後のＣ−Ｃ及
びＤ−Ｄ線断面図である。ここで１はバンプ、２は下地
メタル、３はＩＣ、４はＩＬＢ後のインナーリードおよ
び５は表面絶縁膜である。バンプ１とインナーリード４
は位置合せを行ったあと熱圧着治具（図示せず）により
接続される。
面図、Ｃ−Ｃ及びＤ−Ｄ線断面図とＩＬＢ後のＣ−Ｃ及
びＤ−Ｄ線断面図である。ここで１はバンプ、２は下地
メタル、３はＩＣ、４はＩＬＢ後のインナーリードおよ
び５は表面絶縁膜である。バンプ１とインナーリード４
は位置合せを行ったあと熱圧着治具（図示せず）により
接続される。
【００３１】図２（ａ）〜（ｃ）に示す本実施例のよう
な構造をもつＩＣつまり、バンプ周辺に配設される表面
絶縁膜がバンプの厚さよりも約５〜１５μｍ厚く、か
つ、表面絶縁膜の開口部寸法がバンプ上面寸法よりも例
えば約１５〜２０μｍ程大きくなっている。
な構造をもつＩＣつまり、バンプ周辺に配設される表面
絶縁膜がバンプの厚さよりも約５〜１５μｍ厚く、か
つ、表面絶縁膜の開口部寸法がバンプ上面寸法よりも例
えば約１５〜２０μｍ程大きくなっている。
【００３２】このような寸法にすることにより、ＩＬＢ
後のバンプとインナーリードは変形してもこの表面絶縁
膜中に埋まる状態となる上にバンプとインナーリードの
位置合せ精度に余裕を持つことが可能となる。つまりバ
ンプ上面よりインナーリードが横方向に例えば５〜１０
μｍ程度位置ズレが生じている場合でも表面絶縁膜部に
影響されずバンプ上面とインナーリード下面つまり接合
可能領域が十分に得られるからである。
後のバンプとインナーリードは変形してもこの表面絶縁
膜中に埋まる状態となる上にバンプとインナーリードの
位置合せ精度に余裕を持つことが可能となる。つまりバ
ンプ上面よりインナーリードが横方向に例えば５〜１０
μｍ程度位置ズレが生じている場合でも表面絶縁膜部に
影響されずバンプ上面とインナーリード下面つまり接合
可能領域が十分に得られるからである。
【００３３】これによりＩＬＢによるショート不良等の
接続信頼性低下を防止し安定したインナーリードボンデ
ィングが可能なフィルムキャリア半導体装置が得られ
る。
接続信頼性低下を防止し安定したインナーリードボンデ
ィングが可能なフィルムキャリア半導体装置が得られ
る。
【００３４】
【発明の効果】以上説明したように本発明は、ＩＣ上の
バンプとフィルムキャリアテープ上のインナーリードと
の接続を熱圧着法又は共晶法にて行なうフィルムキャリ
ア半導体装置において、バンプの厚さよりも厚い表面絶
縁膜をバンプ周辺に配設する構造とする。
バンプとフィルムキャリアテープ上のインナーリードと
の接続を熱圧着法又は共晶法にて行なうフィルムキャリ
ア半導体装置において、バンプの厚さよりも厚い表面絶
縁膜をバンプ周辺に配設する構造とする。
【００３５】その結果、ＩＬＢ時の熱と荷重により生じ
るバンプとインナーリードの塑性変形が生じてもＩＣ上
に配設されるバンプ間のピッチが例えば４０〜６０μｍ
という狭ピッチになったときに発生しやすいＩＬＢ後の
隣接するバンプ及びインナーリードの接触を防止し接続
信頼性の低下及び製造歩留の低下を防止することができ
るという効果を有する。
るバンプとインナーリードの塑性変形が生じてもＩＣ上
に配設されるバンプ間のピッチが例えば４０〜６０μｍ
という狭ピッチになったときに発生しやすいＩＬＢ後の
隣接するバンプ及びインナーリードの接触を防止し接続
信頼性の低下及び製造歩留の低下を防止することができ
るという効果を有する。
【図１】（ａ）〜（ｅ）はそれぞれ本発明の第１の実施
例の正面図，Ａ−Ａ線断面図，Ｂ−Ｂ線断面図，ＩＬＢ
後のＡ−Ａ線断面図およびＢ−Ｂ線断面図である。
例の正面図，Ａ−Ａ線断面図，Ｂ−Ｂ線断面図，ＩＬＢ
後のＡ−Ａ線断面図およびＢ−Ｂ線断面図である。
【図２】（ａ）〜（ｄ）はそれぞれ本発明の第２の実施
例の正面図，Ｃ−Ｃ線断面図，Ｄ−Ｄ線断面図，および
ＩＬＢ後のＤ−Ｄ線断面図である。
例の正面図，Ｃ−Ｃ線断面図，Ｄ−Ｄ線断面図，および
ＩＬＢ後のＤ−Ｄ線断面図である。
【図３】（ａ），（ｂ）はそれぞれ従来のフィルムキャ
リア半導体装置の製造方法の一例を説明するための半導
体装置の正面図および断面図である。
リア半導体装置の製造方法の一例を説明するための半導
体装置の正面図および断面図である。
【図４】（ａ），（ｂ）はそれぞれ従来のフィルムキャ
リア半導体装置の製造方法の他の例を説明するための半
導体装置の正面図および断面図である。
リア半導体装置の製造方法の他の例を説明するための半
導体装置の正面図および断面図である。
【図５】（ａ）〜（ｃ）は従来のフィルムキャリア半導
体装置の問題点を説明するためのそれぞれ表面絶縁膜を
除いたバンプ部断面図，表面絶縁膜を配設した場合のバ
ンプ部の断面図およびＩＬＢ後のバンプとインナーリー
ド部の断面図である。
体装置の問題点を説明するためのそれぞれ表面絶縁膜を
除いたバンプ部断面図，表面絶縁膜を配設した場合のバ
ンプ部の断面図およびＩＬＢ後のバンプとインナーリー
ド部の断面図である。
１ バンプ
２ 下地メタル
３ 半導体ＩＣ
４ ＩＬＢリード
５ 表面絶縁膜
Claims (2)
- 【請求項１】 半導体ＩＣに配設された複数個の電極と
この電極のそれぞれに対応する複数個のフィルムキャリ
アテープのインナーリードとの接続を熱圧着等により行
なうフィルムキャリア半導体装置において、前記半導体
ＩＣに配設された複数個の電極の厚さよりも厚い表面絶
縁膜を前記電極周辺に配設したことを特徴とするフィル
ムキャリア半導体装置。 - 【請求項２】 複数個の電極周辺に表面絶縁膜をインナ
ーリードボンディング工程の前に配設し、かつインナー
リードボンディング工程後には前記表面絶縁膜の厚さが
電極とインナーリードの厚さ以上になるべき厚さを有す
ることを特徴とする請求項１記載のフィルムキャリア半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188501A JP2953125B2 (ja) | 1991-07-29 | 1991-07-29 | フィルムキャリア半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188501A JP2953125B2 (ja) | 1991-07-29 | 1991-07-29 | フィルムキャリア半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0536753A true JPH0536753A (ja) | 1993-02-12 |
| JP2953125B2 JP2953125B2 (ja) | 1999-09-27 |
Family
ID=16224835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3188501A Expired - Lifetime JP2953125B2 (ja) | 1991-07-29 | 1991-07-29 | フィルムキャリア半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2953125B2 (ja) |
-
1991
- 1991-07-29 JP JP3188501A patent/JP2953125B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2953125B2 (ja) | 1999-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0357618B2 (ja) | ||
| JPH0332914B2 (ja) | ||
| US7470568B2 (en) | Method of manufacturing a semiconductor device | |
| JP2002151626A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4379102B2 (ja) | 半導体装置の製造方法 | |
| US6537850B1 (en) | Method for fabricating semiconductor components with terminal contacts having alternate electrical paths | |
| KR100198682B1 (ko) | 반도체 디바이스 제조방법 | |
| JPS6150339A (ja) | 半導体装置の製造方法 | |
| JPH0558657B2 (ja) | ||
| JPS63124434A (ja) | 半導体装置の製造方法 | |
| JPH0536753A (ja) | フイルムキヤリア半導体装置 | |
| JP2936811B2 (ja) | フィルムキャリア半導体装置の製造方法 | |
| JP2006013553A (ja) | 半導体集積回路装置 | |
| JP2001118994A (ja) | 半導体装置 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2727848B2 (ja) | フィルムキャリア半導体装置の製造方法 | |
| US20230217600A1 (en) | Testing substrate and manufacturing method thereof and probe card | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2751726B2 (ja) | フィルムキャリア半導体装置の製造方法 | |
| JP2001015627A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS6343897B2 (ja) | ||
| JPH03148146A (ja) | フィルムキャリア半導体装置の製造方法 | |
| JPH10303254A (ja) | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 | |
| JPH088352A (ja) | 半導体装置および半導体実装基板の製造方法 | |
| JP2001085557A (ja) | 配線基板、半導体装置、それを用いた電子装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990615 |